JPS62291914A - 化合物半導体層の形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 〈産業上の利用分野〉 本発明は化合物半導体層の形成方法に関するものであり
、特にシリコン基板を用いてこの基板上に高品質の化合
物半導体層を形成する方法に関するものである。

〈従来の技術〉 ＧａＡｓ、ＩｎＰ等の化合物半導体はその優れた特徴を
活して高性能、高機能デバイスに利用されつつある。し
かし化合物半導体結晶は一般に高価であり、大面積の高
品質基板結晶を得にくい等の問題点は解決されていない
。このような問題点を克服するための試みとして、安価
で良質、軽量なシリコンを基板としてこのシリコン基板
上に化合物半導体層を積層し、さらに積層された化合物
半導体層に前述のデバイスを構成して半導体装置を製造
することが試みられている。

このようなシリコン基板を用いて化合物半導体装置を製
造する方法は従来からいくつか提案されているが、未だ
結晶品位等の点でバルク結晶に劣るのが現状である。

例えばシリコン（Ｓｉ）基板上に単結晶ＧａＡｓ層を形
成する試みとして、現在衣のような方法が試みられてい
る。

即ち、シリコン（Ｓｉ）基板上にＧ　ａ　Ａ　ｓ層を形
成する際に、あらかじめ予備堆積層を形成しておき、次
に通常の成長条件下でＧ　ａ　Ａ　ｓをエピタキシャル
成長するいわゆる二段階成長法である。予備堆積層とし
ては、通常の成長条件よりも低温で形成したＧａＡｓ層
、Ｇｅ層、あるいはＧａＡｓＰとＧａＰ及びＧａＡ　ｓ
を交互に積層した緩衝層などが用いられている。

その−例としてＧａＡｓ層を予備堆積層とした二段階成
長法の成長プロセスを以下に述べる。

まずシリコン（Ｓｉ）基板上にＭＯＣＶＤ法あるいはＭ
ＢＥ法を用いて４５０℃以下の温度で約１０ＯＡのＧａ
Ａｓ層を形成しその後、通常のＧａＡｓのエピタキシャ
ル成長温度（６００℃〜７５０℃）まで基板を昇温した
後、ＧａＡｓ層を成長する。

第４図は二段階成長法で得られたシリコン（Ｓｉ）基板
ｌ上のＧａＡｓ層２の構造を示す模式図であり、３は予
備堆積層である。

予備堆積層３として上記したいずれのものを用いた場合
も、ＳｉとＧａＡｓの界面領域では、ＳｉとＧａＡｓの
格子定数の差（〜４％）により高密度の不整合転位が発
生し、その一部は成長中に成長方向に伝搬し、成長層を
貫通する。特に成長終了後成長温度から室温への降温中
シリコン（Ｓｉ）基板１とＧａＡｓ層２間の膨張係数の
大きな相違による応力は成長方向への転位の伝搬を大き
く促進するため、転位は表面近傍の活性層形成領域まで
到達しＧａＡｓ層２にデバイスを作製する場合に最もデ
バイス性能を左右する。

ＳｉとＧａＡｓの界面領域で発生した不整合転位の密度
は約１０１０ａ、−２であり、ＧａＡｓを３μｍ積層し
た後のＧａＡｓ表面まで到達した転位の密度は約Ｉ　Ｑ
　８ｃｒ２であることが透過電子顕微鏡による観察（Ｔ
ＥＭ）と溶融ＫＯＨな用いたエッチピッチ密度（ＥＰＤ
）の測定結果から判明している。

転位は少数キャリアの再結合中心として作用するため、
高密度転位を有する結晶中では、少数キャリア寿命の大
幅な減少を引き起こす。従って、少、数キャリアを用い
る化合物半導体装置では、その性能を著しく低下させる
ことになる。

この高密度転位を低減させる方法として、ツァウル（Ｔ
ｓａｕｒ　）らは成長中断及び熱サイクルの併用法を提
案している（　１６　ｔｈ、ＩＥＥＥ　ＰＶＳＣ。

１９８２）。

ｍ５図（Ａｌ〜ｆｃｌはこの方法の１サイクルの工程を
説明するための図であり、シリコン（Ｓｉ）基板１上に
予備堆積層３としてＧｅを用いたものを示しており、第
５又聞では予備堆積層３に存在する転位の一部がＧａＡ
ｓ層２１に到達していることを示しており、以後の同図
ＦＢ＋に示す成長中断時に基板温度７００℃から室温ま
で降下させ、転位間の相互作用により転位ループを形成
し、以後の第２成長層２２（第５図（））では転位が低
減すると彼らはしている。さらに彼らは上記第５図（Ａ
１−（Ｃ１に示したプロセスの１０回以上の繰り返しで
はじめて転位低減効果を確認している。

〈発明が解決しようとする問題点〉 しかし実際に上記した従来より提案されるプロセスを製
造に適用する場合は、以下で述べるプロセス所要時間の
問題がある。

例えば昇温・降温時間が比較的短いとされる高周波加熱
・水冷反応管方式の有機金属気相成長ル無しの通常の方
法で厚さ約３μｍのＧａ　Ａｓ成長層を形成するに必要
な時間は約１時間であるのに比べて、１０回の熱サイク
ルを実施した場合は、７時間以上となり成長プロセスの
所要時間が極端に長くなる。さらに２０回の熱サイクル
の実施での所要時間は１２時間以上にも及び、この方法
による結晶性改善には時間に対する能率面で大きな製造
上の障害が存在することが明らかである。

本発明は、上記の点１こ鑑みて創案されたもので、従来
のシリコン基板上へ化合物半導体層を成長させる際の問
題点を解決した改善された新規な化合物半導体層の形成
方法を提供することを目的としている。

く問題点を解決するための手段及び作用〉上記の目的を
達成するため、本発明の化合物半導体層の形成方法は、
シリコン基板上に化合物半導体層を成長させる化合物半
導体層の成長途中ての成長を中断する工程と、成長つＺ
／λの温度を降温下限温度を３００℃以上として降温さ
せる降温工程とを含んでなるように構成している。

即ち、本発明はシリコン（Ｓｉ）基板上に化合物半導体
層を形成する方法において、基板と化合物半導体層間に
存在する不整合転位と熱応力による転位の伝搬な、従来
の方法に比べて短時間で効率よく界面近傍に閉じ込め、
上層の化合物半導体装置活性層形成領域中の転位の低減
化をはかることにより、高品質、低価格かつ軽量化を可
能とする化合物半導体装置を提供し得るようにしたもの
であり、本発明において用いられる成長途中で熱応力を
加えることによって成長層の結晶性改善をはかるための
方法は、次のように理解することができる。

即ち、転位の発生、伝搬は局所的な応力集中により促進
されるので成長中断後の降温中に、シリコン（Ｓｉ）基
板とＧａＡｓ層中の熱膨張係数の差に基づ（熱応力が成
長層に加わると予備堆積層近傍の転位が結晶層表面まで
伝搬されるとともに結晶中の熱応力の一部を解放する。

再度昇温後、第２ＧａＡｓ層を成長させて降温した場合
、第１成長層内の転位は相互にループを形成するか、あ
るいは成長層中に存在する不純物等による点欠陥が転位
上に固着することにより、転位の伝搬は妨げられる（こ
れを転位が不動化するという）。このようにして第２成
長層まで伝搬する転位密度は第１層中のそれに比べて低
減させることが可能である。

従って降温時の成長層への熱応力の印加による強制的な
転位ループ形成と、昇温時の熱応力の軽減による転位の
不動化を繰り返すことにより成長表面近傍の活性層領域
に到達する転位の低減をはかることが可能となる。

本発明は上記の理解５こ基づき、強制的な転位の導入に
よる転位ループ形成及び転位の不動化に最も有効な熱サ
イクル温度範囲を選ぶこと番こよりプロセス所要時間の
大幅な短縮をはかり、製造技術としての採用を可能とす
るものであり、特に不発、明は次の ■　降温温度幅が大きい程、転位の運動（ループ形成〕
に有効な成長層中の熱応力は太き（なる。

■　転位速度は温度低下により急速に減少する。

■　結晶中には不純物等による点欠陥が含まれているが
、転位の不動化温度は明らかにされていない。

点に鑑みて、降温下限温度を３００℃以上に設定して適
正化したことを特徴としている。

〈実施例〉 以下、実施例に基づき本発明を詳述する。なお、以下の
実施例はＧａＡｓ半導体層の形成について説明している
が、本発明はこれに限定さ几るものではなく、例えばＧ
ａｐ、ＩｎＰあるいはＧムＩｎＡ３等の混晶等の他の■
・■族化合物半環体層の形成に際しても同様に適用でき
るものであることは言うまでもない。

実施例１ 高周波加熱・水冷反応管を用いてＭＯＣＶＤ法による２
段階成長を行い、７００℃でＳｉ　（１００）基板上に
ＧａＡｓ単結晶を３μｍ成長させ、成長層表面近傍の転
位密度を平面Ｔ　Ｅ　Ｍまたは溶融ＫＯ）（によるＥＰ
Ｄ測定法を用いて評価した。

本発明の熱サイクル条件適用例として成長停止時間の短
縮のため熱サイクルの降温下限温度ＴＤ＝　３００−’
Ｃ１初期降温速度を約り℃／秒とし、成長層厚０．１μ
ｍ毎の１０回の降温・昇温熱サイクルを実施した（第１
図〕。試料表面近傍の転位密度を測定し、従来の方法に
基づき熱サイクル降温下限温度ＴＤ＝９０℃として実施
した（第３図（ａ））試料と比較すると第１表に示した
様に熱サイクルを実施しない試料の転位密度ｌＸ１０８
ｆｆ”から、ＴＤ＝９０℃、ＴＤ＝３ＱＯ℃のいづれの
熱サイクル実施試料も転位密度は２Ｘ１０７ｃｍ２まで
低減しており転位密度低減化はＴＤ−９０〜３００℃の
間では同等であることがわかった。すなわち３００℃以
下室温近傍までの長時間を要する降温プロセスは転位低
減にはほとんど寄与していないことがわかった。しかし
ＴＤを４５０℃以上とした場合転位密度の低減効果は減
少した。

また温度降下を行わずに成長中断を１０回、各７分間行
なった場合転位密度の低減は見られｆλかつた。

実施例２ 本発明の効果を確認するために昇温範囲を高温側にずら
せた場合、すなわち成長中断後第２図の温度プログラム
に従い昇温上限温度Ｔ　ｖ　−８５０℃までの昇温後降
温下限温度ＴＤ＝４５０℃まで４００℃の温度範囲で降
温した試料についても転位密度は２　Ｘ　１０−７ｆｆ
　”であり、低減効果が確認できた。この場合も成長プ
ロセス所要時間はＴＤ〜９０℃の場合と比較して約１／
３に低減できた。

第１表 以上で示したように本発明によれば、シリコン（Ｓｉ）
基板上のＧａＡｓ層の転位密度低減は従来のように長時
間を要する成長中断、熱サイクルプロセス（第３図）を
用いることなく、降温下限温度を３００℃以上とした第
１図及び第２図のプロセスを用いて短時間で効率よく転
位密度の低減化をはかることが可能となる。

シリコン（Ｓｉ）基板上に形成された化合物半導体の本
発明の方法による転位密度低減化により、各種電子デバ
イス、光デバイスの半導体基板として利用することがで
き、特に上記化合物半導体にＰＮ接合を形成して太陽電
池を構成することによりすぐれた効果を示す。即ち受光
面側は光電変換効率の高いＧａＡｓ層またはＩｎＰ層を
用いて形成し、この化合物半導体層を支持する基板を比
較的軽く、強度に優れたＳｉ基板を用いて構成すること
ができ、効率９重量の点で非常に有利な太陽電池を得る
ことができる。

一１？Ｊ、”上のように本発明によれば、シリコン（Ｓ
ｉ）→１ 基板上に従来の方法に比べて、高品質の化合物半導体単
結晶層を能率良く形成することができるようになり、そ
の結果、化合物半導体装置の低価格化、軽量化に大きく
貢献することができる。

【図面の簡単な説明】

第１図及び第２図は、それぞれ本発明の化合物半導体層
の形成方法による転位密度低減法の温度プログラムの実
施例を示す図、第３図は従来の成長中断と熱サイクルに
よる転位密度低減法による温度プログラムを示す図、１
第４図は、シリコン基板上への化合物半導体層形成法を
説明するための基板構造模式図、第５図（３）乃至ｆｃ
ｌは従来の成長中断と熱サイクルによる転位密度低減を
説明するための模式図である。 ■・・・シリコン基板、２・・・Ｇ　ａ　Ａ　ｓ層、３
・・・予備堆積層。 代理人　弁理士　杉　山　毅　至（他１名）第１図 叫Ｍ Ｔｕｇθ５０’ＣＴｏ”４５０’Ｃ 第２図 、成長 一１田 ＴｏＩ９０’ 第３図 第４図 第５図

Claims (1)

1. 【特許請求の範囲】 １、シリコン基板上に化合物半導体層を成長させる化合
   物半導体層の成長途中での成長を中断する工程と、 成長ウェハの温度を降温下限温度を３００℃以上として
   降温させる降温工程と を含んでなることを特徴とする化合物半導体層の形成方
   法。 ２、前記成長を中断する工程と成長ウェハを降温させる
   工程との間に成長ウェハを昇温させる昇温工程を更に含
   んでなることを特徴とする特許請求の範囲第１項記載の
   化合物半導体層の形成方法。