FR2647957A1 - Procede de realisation de dispositifs semi-conducteurs du groupe iii-v sur un substrat en silicium - Google Patents

Procede de realisation de dispositifs semi-conducteurs du groupe iii-v sur un substrat en silicium Download PDF

Info

Publication number
FR2647957A1
FR2647957A1 FR8907098A FR8907098A FR2647957A1 FR 2647957 A1 FR2647957 A1 FR 2647957A1 FR 8907098 A FR8907098 A FR 8907098A FR 8907098 A FR8907098 A FR 8907098A FR 2647957 A1 FR2647957 A1 FR 2647957A1
Authority
FR
France
Prior art keywords
growth
temperature
gaas
layer
series
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR8907098A
Other languages
English (en)
Inventor
Jerome Beaucour
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Laboratoires dElectronique Philips SAS
Original Assignee
Laboratoires dElectronique et de Physique Appliquee
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Laboratoires dElectronique et de Physique Appliquee filed Critical Laboratoires dElectronique et de Physique Appliquee
Priority to FR8907098A priority Critical patent/FR2647957A1/fr
Publication of FR2647957A1 publication Critical patent/FR2647957A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Abstract

Procédé de réalisation de dispositifs semi-conducteurs intégrés du groupe III-V, incluant la réalisation, sur un substrat en silicium Si, d'une première couche d'arséniure de gallium GaAs dite de nucléation, suivie d'une seconde couche d'arséniure de gallium GaAs, puis d'une structure contrainte de matériau III-V, et incluant des cycles thermiques, caractérisé en ce que la structure contrainte est constituée de deux couches épitaxiales du même composé III-V disposées en alternance et réalisée au cours d'une dite première série de cycles thermiques dont chaque cycle comprend deux phases de croissance à respectivement deux températures distinctes et stables durant l'opération de croissance. Application : circuits hyperfréquences et optoélectroniques.

Description

'PROCEDE DE REALISATION DE DISPOSITIFS SEMICONDUCTEURS DU
GROUPE III-V SUR UN SUBSTRAT EN SILICIUM".
Descriotion
L'invention concerne un procédé de réalisation de dispositifs semiconducteurs du groupe III-V incluant la réalisation de couches épitaxiales de matériau III-Y sur un substrat en silicium, au cours de laquelle sont effectués des cycles de température.
L'invention trouve son application dans la réalisation de dispositifs optoélectroniques intégrés, ou bien de dispositif hyperfréquences intégrés, par exemple dans le domaine des télécommunications.
Un tel procédé de réalisation est connu d'une première publication intitulée RMBE Growth of GaAs on Si using thermally strained layeras" par J.W. LEE "Intern. Symp. GaAs and Related Compounds, Las Vegas, Nevada, 1986" publiée dans SInst. Phys. Conf. Ser. n083, chapter 3, P.111".
Ce document décrit un procédé pour réaliser une couche d'arséniure de gallium (GaAs) sur un substrat en silicium (Si). Avant le dépôt de la couche de GaAs proprement dite (couche chapeau), plusieurs étapes interviennent visant d'une part à contraindre un matériau déposé, pour obtenir l'accord de maille entre le GaAs et le Si, et visant d'autre part à éliminer au mieux les dislocations qui en résultent.
Le document cité enseigne à réaliser, préalablement à la couche chapeau, une couche épitaxiale contrainte en faisant varier la température durant le dépit epitaxial d'un matériau unique, en l'occurence GaAs. Cette étape entraine une variation dynamique des contraintes dans la couche épitaxiale ainsi réalisée, avec la même période que le cycle thermique appliqué au substrat. Les températures du cycle thermique varient entre 425"C et 6250C. Le taux de croissance est constant durant toute la croissance de la couche contrainte. L'épaisseur de couche déposée lors d'un cycle est de 60nm.
La couche chapeau épaisse en GaAs est ensuite réalisée. Puis l'ensemble du dispositif est soumis à un recuit à 850"C pour diminuer le taux des dislocations qui se sont propagées à partir de la couche contrainte.
Un tel recuit final est extrêmement néfaste car il permet la diffusion du silicium dans toutes les couches déjà formées, si bien que notamment la couche cnapeau est fortement dopée.
Or, il faut savoir que le problème technique qui se pose au réalisateur de circuits intégrés en GaAs ou autres composés III-V réalisés sur un substrat en silicium (Si) réside dans le fait que les composés III-V, et en particulier le
GaAs n'ont ni le même paramètre de maille ni le même coefficient de dilatation thermique que le silicium.
Il se trouve que les substrats en silicium sont beaucoup moins couteux que les substrats en arséniure de gallium (GaAs) habituellement associés aux composants optoélectroniques ou aux composants hyperfréquences ainsi qu'aux circuits intégrés comportant de tels composants. L'utilisation de substrats en silicium procure aussi l'avantage de permettre la réalisation de ces composants en synergie de fabrication avec des circuits intégrés sur silicium déjà bien développés depuis des années et pour cette raison peu onéreux.
Selon le document cité, pour résoudre le problème de l'adaptation d'une couche épitaxiale (couche chapeau) en
GaAs au substrat en silicium, une couche de nucléation d'épaisseur 5nm est d'abord réalisée, à 580"C, sur-le substrat préalablement désoxydé à lOOO"C. Cette couche contient des dislocations dues au désaccord des paramètres de maille de Si et de GaAs. La couche épitaxiale contrainte par cycle thermique qui est réalisée sur la couche de nucléation est destinée à empecher la propagation de ces dislocations dans la couche chapeau ultérieure. Le recuit final à 850du est destiné à éliminer les dislocations qui y seraient néanmoins apparues.
Cependant, les résultats publiés dans le document cité et l'étude d'échantillons réalisés selon la méthode décrite montrent que la qualité cristalline de la couche chapeau est très éloignée de celle d'une couche de GaAs réalisée directement sur un substrat du même matériau GaAs (homostructure). Notamment la double diffraction des rayons X révèle l'existence d'un grand nombre de défauts cristallins et l'observation en microscopie électronique en transmission montre que beaucoup de dislocations se propagent au-delà de la couche thermiquement contrainte.
Il est d'autre part connu un procédé de réduction des dislocations qui apparaissent lors de la réalisation d'une couche de GaAs sur Si par la publication intitulée Disloca- tion reduction in GaAs on Si by Thermal Cycles and InGaAs/GaAs strained-layer Superlattices' par Hiroshi OKAMOTO et Alii dans "Japanese Journal of Applied Physics, Vol.26, ne12, December 1987, pp.L 1950-L1952". Selon cette seconde publication, sur le substrat désoxydé à 1000"C, une couche de nucléation en
GaAs, d'épaisseur 10nom, est réalisée à 400ex. Puis à 700 C, on dépose une couche épitaxiale épaisse de 1,75um en GaAs, sur laquelle une structure contrainte formée d'un super-réseau de 10 couches alternées de GaAs/GaInAs est réalisée. Après l'interruption de la croissance, l'échantillon est soumis à des cycles thermiques entre 300 et 900 C. Enfin, la couche chapeau en GaAs est réalisée à 7000C.
Il s'avère cependant que la caractérisation par double diffraction de rayons X d'une couche en GaAs obtenue selon le procédé décrit dans le second document cité révèle l'existence d'un grand nombre de défauts cristallins ; et que de nombreuses dislocations se propagent encore dans la couche épitaxiale supérieure (couche chapeau).
Un des buts de l'invention est de réaliser une couche épitaxiale de matériau III-V sur un substrat en silicium, au moyen d'un procédé tel que la couche épitaxiale III-V ait une qualité cristaline comparable à celle que l'on obtient dans un monostructure, par exemple dans une couche épitaxiale de GaAs réalisée sur un substrat de GaAs.
Selon l'invention, ce but est atteint au moyen d'un procédé tel que décrit dans le préambule et comportant en outre les caractéristiques de la revendication 1.
L'invention sera mieux comprise au moyen de la description suivante illustrée par les figures la et lb annexées qui représentent le sequencement des différentes étapes constituant le procédé de réalisation selon l'invention dans une première mise en oeuvre et dans une seconde mise en oeuvre respectivement.
Dans une première mise en oeuvre, illustrée par la figure la, le procédé de réalisation selon l'invention comporte par exemple le déroulement des étapes suivantes
a) Formation d'un substrat en silicium. Ce substrat peut
présenter une surface (001) désorientée de 3 à 4" vers
la direction < 110 > . Il est connu qu'une telle désorien
tation favorise la reprise épitaxiale.
b) Nettoyage chimique du substrat, puis introduction dans
un réacteur d'épitaxie où il est porté à une température
d'environ 10000C pendant environ lOmn sous atmosphère
d'hydrogéne pour éliminer l'oxydation résiduelle
(Fig.1a, référence 1).
c) Réalisation d'une monocouche (avec une épaisseur d'envi
ron 1 atome) d'arsenic sur la surface du substrat en si
licium ainsi préparée. Ce dépôt est réalisé dans le ré
acteur d'épitaxie, par introduction d'un flux d'arsine,
alors que le substrat est encore à 10000C (Fig.la, réfé
rence 2).
d) Réalisation d'une couche de nucléation en arséniure de
gallium (GaAs) de l'ordre de 4 à 5nm à une température
considérée comme basse, de l'ordre de 450"C. A cet effet
le réacteur et l'échantillon sont refroidis à la tempé
rature choisie et la croissance épitaxiale est réalisée
sous flux d'hydrogène et d'arsine et de triméthylgallium
par exemple (Fig.1a, référence 3).
e) Cristallisation de la couche de nucléation en portant
l'échantillon à environ 650"C et en le maintenant à la
température choisie pendant environ 10mn sous flux d'hy
drogène et d'arsine (Fig.1a, référence 4).
f) Réalisation d'une couche épitaxiale épaisse d'environ
lijm, en GaAs, à la température stabilisée autour de
650ex (Fig.1a, référence 5).
g) Réalisation d'une homostructure en GaAslGaAs thermique
ment contrainte par le procédé de cycle de croissance
spécifique à l'invention et qui comprend les sous-étapes
suivantes (Fiq.1a, référence 6).
g1) Première sous-étape du cycle thermique de croissance
lors de laquelle on porte l'échantillon à une tempé
rature dite haute de l'ordre de 800 à 900in, par
exemple 8500C, et on réalise la croissance épitaxia
le d'une couche d'arséniure de gallium (GaAs) d'é
paisseur de l'ordre de 200nm, par exemple sous flux
d'hydrogène, d'arsine et de trimétylgallium. Dans la
gamme 800 à 900"C, on choisira de préférence la tem
pérature la plus haute en tenant compte toutefois du
fait que plus la température choisie est élevée,
plus la pression partielle d'arsine (AsH3) dans
l'hydrogène (H2) doit étre éievée. En effet, si la
pression d'arsine est insuffisante, alors il y a dé
sorption du matériau (Fig. la, référence 6a).
g2) Seconde sous-étape du cycle thermique de croissance
lors de laquelle on refroidit l'échantillon à une
température dite basse, de l'ordre de 300 à 400"C,
en atmosphère d'hydrogène et d'arsine et sans dé-
Dot. En pratique il est suffisant de descendre à une
température de l'ordre de 400"C. Le fait de descen
dre à une température plus basse (300 C par exemple)
n'améliore que très faiblement les résultats et rend
le cycle beaucoup plus long. Donc, sur le plan in
dustriel, il en résulte un inconvénient qui n'est
pas compensé par un avantage considéré comme suffi
sant. Cette sous-étape sert à introduire des
traintes thermiques qui sont indispensables pour fa
voriser la recombinaison des dislocations qui se
propagent à partir de l'interface (Fig.la, référence
6b).
g) Troisième sous-étape du cycle thermique de croissan
ce lors de laquelle on porte l'échantillon à une
température dite intermédiaire de l'ordre de 550"C,
et on réalise la croissance épitaxiale d'une couche
d'arséniure de gallium (GaAs) d'épaisseur de l'ordre
de 200nm, sous flux d'hydrogène d'arsine et de tri
méthylgallium (Fig.1a, référence 6c).
Ces trois sous-étapes sont répétées dans l'ordre plusieurs fois, par exemple 4 fois (donc en tout 5 cycles).
On termine de préférence le dernier cycle par la sousétape g2) basse température sans croissance.
h) Réalisation d'une couche épitaxiale chapeau en un maté
riau TII-V.
La structure thermiquement contrainte selon l'invention réalisée lors de l'étape g) a une fonction apparentée à la fonction de la structure de super-réseau décrite dans le second document cité. Mais elle présente de nombreux avantages vis-à-vis de cette structure de super-réseau.
Tout d'abord la structure contrainte selon l'invention est une homostructure GaAs/GaAs et non pas une hétérostructure
GaAs/GaInAs. Elle est donc beaucoup plus facile à réaliser.
Ensuite la sous-étape g1) haute température permet d'effectuer le recuit des couches déjà réalisées. Comme cette étape prend place à un moment où la couche chapeau n'est pas encore réalisée, il n'y a pas diffusion du silicium dans la couche chapeau et l'inconvénient inhérent au procédé décrit dans le premier document cité est évité.
Enfin la qualité cristalline de la couche chapeau réalisée sur cette homostructure contrainte est bien supérieure à celle qui est obtenue au moyen des procédés connus.
Dans une seconde mise en oeuvre, illustrée par la figure lb, on peut optimiser le procédé selon l'invention en faisant précéder la réalisation de lhomostructure (GaAs/GaAs) contrainte réalisée dans le cycle de croissance de l'étape g), par un cycle thermique f') appliqué à l'échantillon à l'issue de l'étape f) de formation de la couche épaisse de GaAs (voir la figure lb, référence 8). On notera que de préférence, toutes les autres étapes a) à h) sont identiques à celles qui ont été décrites précédemment
fi) Réalisation dans le réacteur, sous flux d'hydrogène
et d'arsine, d'un cycle thermique, entre une tempé
rature dite haute choisie dans la fourchette 800 à
900"C, et une température dite basse choisie dans la
fourchette 300 à 400"C, en commençant ce cycle de
préférence par une température dite haute et en le
finissant de préférence par une température dite
basse (Fig.1b, référence 8).
La méthode de croissance épitaxiale pour mettre en oeuvre l'invention peut étre par exemple la méthode dite MOVPE dans un réacteur en quartz. Pour réaliser le nettoyage chimique du substrat en silicium dans l'étape b), on peut utiliser une solution de HF, H202, puis rincer dans l'eau et sécher dans un flux de N2.
Durant la croissance épitaxiale des couches à ladite haute température et température dite intermédiaire (respectivement les sous-étapes g1) et gz) le taux de croissance est maintenu à une valeur faible de l'ordre de 1vm/h, ce qui permet d'allonger la durée du recuit qui se produit simultanément. A l'issue de la réalisation de l'homostructure, la couche chapeau de matériau III-V qui peut etre par exemple une couche de GaAs d'épaisseur 4 à Sium, est réalisée avec un taux de croissance plus élevé, par exemple 4um/heure (Fig.la et Fig.lb, référence 7).
La qualité d'une couche chapeau en GaAs réalisée au moyen du procédé selon l'invention a été comparée à la qualité d'une couche épitaxiale de GaAs réalisée sur un substrat en
GaAs (homostructure GaAs/GaAsi.
On a trouvé que le taux des dislocations après quatre microns d'épaisseur était de l'ordre de 5.106 cm2. Ce taux de dislocations est un ordre de grandeur moins élevé que ce qui est obtenu par les procédés connus de l'état de la technique (révélation par observation au microscope électronique en transmission de la surface).
La caractérisation par photoluminescence a montré que les pics avaient une largeur de l'ordre de 2,1met, ce qui est comparable à l'homostructure GaAs/GaAs pour laquelle on trouve couramment une largeur de pic de l'ordre de 2meV.
Par diffraction des rayons X, on a trouvé un pic de largeur environ 90 arc seconde, alors que cette méthode de caractérisation donnait 105 arc seconde pour une couche obtenue par le procédé décrit dans le second document cité.
On notera que pour réaliser les croissances épitaxiales on a utilisé l'hydrogène comme flux vecteur. Un autre gaz neutre pourrait éventuellement étre utilisé. De mémè qu'il est loisible d'utiliser une autre méthode de croissance épitaxiale que la méthode MOVPE.
La couche chapeau peut être en GaAs ou en tout autre matériau III-V, ou bien peut etre constituée d'une couche de
GaAs surmontée d'autres couches de matériaux III-V différents. On peut ainsi oraliser sur un substrat Si tout circuit intégré, habituellement réalisé sur un substrat en GaAs. C'est pourquoi le procédé selon l'invention est particulièrement intéressant pour la réalisation de circuits intégrés hyperfréquences ou optoélectroniques.

Claims (13)

Revendications
1. Procédé de réalisation de dispositifs semiconducteurs intégrés du groupe III-V, incluant la réalisation, sur un substrat en silicium (Si), d'une première couche d'arséniure de gallium (GaAs) dite de nucléation, suivie d'une seconde couche d'arséniure de gallium (GaAs), puis d'une structure contrainte de matériau III-V, et incluant des cycles thermiques, caractérisé en ce que la structure contrainte est constituée de deux couches épitaxiales du même composé III-V disposées en alternance et réalisée au cours d'une dite première série de cycles thermiques dont chaque cycle comprend deux phases de croissance à respectivement deux températures distinctes et stables durant l'opération de croissance.
2. Procédé selon la revendication 1, caractérisé en ce que chaque cycle thermique inclut, entre chaque phase de croissance à température distincte, une phase où la température est stabilisée à une valeur inférieure à la plus basse des deux températures de croissance.
3. Procédé selon la revendication 2 caractérisé en ce que ladite première série de cycles commence par une phase de croissance à la température la plus élevée, et se termine par une phase sans croissance à la température la plus basse.
4. Procédé selon l'une des revendications précédentes caractérisé en ce que entre la première couche dite de nucléation en arséniure de gallium (GaAs) et le substrat en silicium (Si), est disposée une couche monoatomique d'arsenic (As).
5. Procédé selon l'une des revendications précédentes caractérisé en ce que le composé III-V pour réaliser la structure de deux couches alternées est l'arséniure de gallium (GaAs).
6. Procédé selon la revendication 5, caractérisé en ce que dans la première série de cycles thermiques, la phase de croissance à température stabilisée la plus haute est réalisée dans le domaine entre 800 et 900"C, et la phase de croissance à température stabilisée inférieure est réalisée à environ 550ex .
7. Procédé selon la revendication 6 dans la mesure ou elle dépend de la revendication 2, caractérisé en ce que la phase sans croissance a température stabilisée la plus basse est réalisée dans le domaine entre 300 et 400"C.
8. Procédé selon l'une des revendication précédentes, caractérisé en ce qu'entre la réalisation de ladite seconde couche d'arséniure de gallium (GaAs) et la réalisation de la structure contrainte, on réalise unedite seconde série de cycles thermiques, chaque cycle comprenant deux phases durant lesquelles la température est stabilisée respectivement à la plus haute et à la plus basse température de la première série de cycles thermiques sans opération de croissance épitaxiale.
9. Procédé selon la revendication 8, caractérisé en ce que la seconde série de cycles thermiques commence par une phase à la plus haute température et se termine par une phase à la plus basse température.
10. Procédé selon l'une des revendications précédentes, caractérisé en ce que le substrat est désoxydé avant tout dépôt de couches, à une température de z 1000"C, dans le réacteur d'épitaxie, pendant environ 10 mn, sous flux d'arsine et d'un gaz vecteur, par exemple l'hydrogène.
11. Procédé selon l'une des revendications précédentes caractérisé en ce que chacune des deux couches épitaxiales constituant la structure contrainte a une épaisseur de 200nm.
12. Procédé selon 11 une des revendications précédentes caractérisé en ce que la couche de nucléation a une épaisseur de 4 à 5nm.
13. Procédé selon l'une des revendications précédentes caractérisé en ce que la première série de cycles thermiques avec croissances comprend 5 à 6 cycles, et la seconde série de cycles thermiques sans croissance quand elle existe, comprend 5 à 6 cycles.
FR8907098A 1989-05-30 1989-05-30 Procede de realisation de dispositifs semi-conducteurs du groupe iii-v sur un substrat en silicium Pending FR2647957A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR8907098A FR2647957A1 (fr) 1989-05-30 1989-05-30 Procede de realisation de dispositifs semi-conducteurs du groupe iii-v sur un substrat en silicium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8907098A FR2647957A1 (fr) 1989-05-30 1989-05-30 Procede de realisation de dispositifs semi-conducteurs du groupe iii-v sur un substrat en silicium

Publications (1)

Publication Number Publication Date
FR2647957A1 true FR2647957A1 (fr) 1990-12-07

Family

ID=9382167

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8907098A Pending FR2647957A1 (fr) 1989-05-30 1989-05-30 Procede de realisation de dispositifs semi-conducteurs du groupe iii-v sur un substrat en silicium

Country Status (1)

Country Link
FR (1) FR2647957A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997009738A1 (fr) * 1995-09-05 1997-03-13 Spire Corporation Diminution des dislocations dans la structure d'un semi-conducteur heteroepitaxial

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4632712A (en) * 1983-09-12 1986-12-30 Massachusetts Institute Of Technology Reducing dislocations in semiconductors utilizing repeated thermal cycling during multistage epitaxial growth
EP0232082A2 (fr) * 1986-01-24 1987-08-12 University of Illinois Procédé de dépôt d'un matériau semi-conducteur et dispositif formé par ce procédé
JPS62291914A (ja) * 1986-06-11 1987-12-18 Sharp Corp 化合物半導体層の形成方法
EP0291346A2 (fr) * 1987-05-13 1988-11-17 Sharp Kabushiki Kaisha Structure laminaire de composés semi-conducteurs
WO1989004549A2 (fr) * 1987-11-13 1989-05-18 Kopin Corporation Procede de recuit pour depot iii-v

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4632712A (en) * 1983-09-12 1986-12-30 Massachusetts Institute Of Technology Reducing dislocations in semiconductors utilizing repeated thermal cycling during multistage epitaxial growth
EP0232082A2 (fr) * 1986-01-24 1987-08-12 University of Illinois Procédé de dépôt d'un matériau semi-conducteur et dispositif formé par ce procédé
JPS62291914A (ja) * 1986-06-11 1987-12-18 Sharp Corp 化合物半導体層の形成方法
EP0291346A2 (fr) * 1987-05-13 1988-11-17 Sharp Kabushiki Kaisha Structure laminaire de composés semi-conducteurs
WO1989004549A2 (fr) * 1987-11-13 1989-05-18 Kopin Corporation Procede de recuit pour depot iii-v

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
APPLIED PHYSICS LETTERS, Vol. 54, no 2, 9 Janvier 1989, Page 140-142 T.E. CRUMBAKER et al.: "Growth of InP on Si substrates by molecular beam epitaxy" *
PATENT ABSTRACTS OF JAPAN, Vol. 12, no 189 ÄE616], 18 decembre 1987 & JP-A-62-291914 ÄSHARP] *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997009738A1 (fr) * 1995-09-05 1997-03-13 Spire Corporation Diminution des dislocations dans la structure d'un semi-conducteur heteroepitaxial
US6010937A (en) * 1995-09-05 2000-01-04 Spire Corporation Reduction of dislocations in a heteroepitaxial semiconductor structure

Similar Documents

Publication Publication Date Title
EP1115920B1 (fr) Procede d&#39;obtention d&#39;une couche de germanium monocristallin sur un substrat de silicium monocristallin, et produits obtenus
EP1290721B1 (fr) Procede de preparation d&#39;une couche de nitrure de gallium
EP0930382B1 (fr) Procédé d&#39;obtention d&#39;une couche de germanium ou de silicium monocristallin sur respectivement, un substrat de silicium ou germanium monocristallin, et produits multicouches obtenus
EP0336831B1 (fr) Procédé de réalisation d&#39;une alternance de couches de matériau semiconducteur monocristallin et de couches de matériau isolant
US4876219A (en) Method of forming a heteroepitaxial semiconductor thin film using amorphous buffer layers
EP1938362B1 (fr) Procede de fabrication d&#39;un element en couches minces
FR2534068A1 (fr) Procede de fabrication d&#39;une heterostructure comprenant une matiere heteroepitaxiale a constituants multiples
US20060073681A1 (en) Nanoheteroepitaxy of Ge on Si as a foundation for group III-V and II-VI integration
FR2774214A1 (fr) PROCEDE DE REALISATION D&#39;UNE STRUCTURE DE TYPE SEMI-CONDUCTEUR SUR ISOLANT ET EN PARTICULIER SiCOI
EP0390661A1 (fr) Procédé de modulation dirigée de la composition ou du dopage de semiconducteurs, notamment pour la réalisation de composants électroniques monolithiques de type planar, utilisation et produits correspondants
EP0565414B1 (fr) Procédé de réalisation de couches minces hétéroépitaxiales, et de dispositifs électroniques
WO1998027578A1 (fr) Fils atomiques de grande longueur et de gande stabilite, procede de fabrication de ces fils, application en nano-electronique
FR2548219A1 (fr) Procede de formation d&#39;une couche de matiere a constituants multiples
EP0477096A1 (fr) Procédé d&#39;épitaxie sélective et de gravure de matèriau III-V ou II-VI dans un même bâti de croissance OMCVD
EP0199638A1 (fr) Procédé de fabrication sur un support isolant d&#39;un film de silicium monocristallin orienté et à défauts localisés
EP3809450A1 (fr) Procede d&#39;hetero-integration d&#39;un materiau semi-conducteur d&#39;interet sur un substrat de silicium
EP0480804B1 (fr) Procédé de croissance de couches hétéroépitaxiales
FR2921200A1 (fr) Heterostructures semi-conductrices monolithiques epitaxiees et leur procede de fabrication
FR2647957A1 (fr) Procede de realisation de dispositifs semi-conducteurs du groupe iii-v sur un substrat en silicium
EP0083540B1 (fr) Procédé de depôt par épitaxie en phase liquide d&#39;un composé ternaire
WO2000077846A1 (fr) Procede de fabrication d&#39;un substrat de silicium comportant une mince couche d&#39;oxyde de silicium ensevelie
EP0345859A1 (fr) Procédé de réalisation de couches épitaxiales
WO2020127603A1 (fr) Substrat semi-conducteur avec couche intermediaire dopee n
JPH04199507A (ja) ３―Ｖ族化合物半導体へのｎ型不純物固相拡散方法
FR2675948A1 (fr) Materiaux semi-conducteurs a structure heteroepitaxiee et contrainte controlee, leur mode d&#39;elaboration et leurs applications.