JPS62291797A - 半導体記憶回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の詳細な説明 〔産業上の利用分野〕 本発明は半導体記憶回路に関し、特に写真蝕刻用マスク
によって記憶内容を決定する読出し専用半導体記憶装置
を含む半導体記憶回路に関する。

〔従来の技術〕

従来、半導体記憶回路のうち、製造工程中の写真蝕刻工
程に使用するマスクによって記憶内容が決定される種類
のものは、マスクＲＯＭと呼ばれている。マスクＲＯＭ
のうち、記憶内容読出し以前に、プリチャージ用トラン
ジスタをクロック信号により導通させて、ディジット線
をプリチャージし、次に、クロック信号によりプリチャ
ージ用トランジスタを非導通にし、アドレス線を介して
メモリトランジスタのゲートに信号を与て、放電するか
しないかで記憶内容を判定するものを同１１！１型マス
クＲＯＭと呼んでいる。同期型マスクＲＯＭでは、プリ
チャージ電圧は電源電圧とほぼ等しくなっていた。

第２図は従来の同期型マスクＲＯＭの一例の主要部の回
路図である。

メモリトランジスタは行列に配置されるがそのうちの４
個のみ示す。メモリトランジスタＴ１〜Ｔ４がディジッ
ト線りと接続するがしないかは写真蝕刻工程のマスクに
よって決定される。

このマスクＲＯＭの動作は次のとおりである。

（１）まず、記憶内容の読出し以前にクロックφを高レ
ベルに上げ、プリチャージ用ｌ・ランジスタＴｏを導通
させディジット線りをおよそ電源電圧ＶＣＣに等しいプ
リチャージにしておく。

（２）次に、読出しを行なう時点でクロックφを低レベ
ルに下げ、プリチャージ用トランジスタＴｏを非導通に
する。

（３）次に、アドレス線Ａのうち１本を選択し、高レベ
ルとするとメモリセルの内容がディジット線に読出され
る。すなわち、メモリトランジスタＴ１〜Ｔ４のうちの
一つのトランジスタのトレインがディジット線りに接続
されているならば、ディフッ１〜線りの電荷はグランド
に放電される。また、メモリトランジスタのドレインが
ディジットＶｉＤに接続されていないならば、ディジッ
ト線りの電荷はそのまま残される。メモリトランジスタ
のトレインをディジッ１へ線りに接続するか否かは予め
写真蝕刻用マスクで決定されている。

（４）最終的にディジット線はＹセレクタを介してセン
ス増幅器Ｃに接続され、センス増幅器の基準電位と比較
する事により、その電位が高レベル”　Ｉ（”か低レベ
ル“°Ｌ“°かが判定される。

〔発明が解決しようとする問題点〕

以上説明した従来の同期型マスクＲＯＭの動作において
は二つの問題点が有る。

（１）第１は、記憶内容の読出し時に、本来ディジット
線に保持されているべき電荷が、例えば近接したディジ
ット線が放電する際などにディジット線間の浮遊容量に
よって放電してしまう事である。

第３図は第２図に示す回路におけるディフッ１−線の放
電を説明する図である。

第３図において、ＶＤはディジット線電圧、ｖＰはプリ
チャージ電圧、■８はセンス増幅器Ｃの基準電位、Ｋは
プリチャージされた電荷を保持している状態のディジッ
）・線の電位、Ｌは本来電荷を保持しているディジット
線が近接したディジット線の影響により放電していると
きの電位変化、Ｍはメモリトランジスタの導通により放
電したときのディジット線の電位変化をそれぞれ示す、
ｔｌは放電開始時間を示す。

上述のように、浮遊容量等によってディジット線が放電
してしまう結果、本来電荷を保持しているべきディジッ
ト線の電位ＶＤがセンス増幅器の基準電位Ｖやよりも小
さくなると、センス増幅器は実際の記憶内容と異なる内
容を判定してしまう事になる。また、この様な現象はプ
リチャージ電位ＶＰと基準電位■λの差が小さくなる比
較的低い電＃を電圧で顕著となる。

（２）第２は、本来放電されるべきディジット線の電荷
をＲＯＭセルトランジスタが十分放電出来ない事である
。ディジット線電位はＲＯＭセルトランジスタを介して
グランドに接続された瞬間からディフッ１〜線容量とメ
モリセルトランジスタの抵抗値で決まる時定数で接地電
位に向がって変化し始めるが、メモリ容量の増大に伴な
いディジット線容量が増加すると一定時間内に十分ディ
ジット線が放電されない事がある。

第４図は第２図に示す回路のディジット線の容量による
放電状態の変化を説明する図である。

第４図において、Ｐ、Ｏ，Ｎの順にディジット線の容量
が大きくなっていることを示す。容量の増大に伴って放
電しにくくなる。尚、１．は放電開始時間を示す。

一定時間内にディジット線が放電されないと、本来放電
されるべき、ディジット線の電位がセンス増幅器Ｃの基
準電位■１よりも大きくなり、センス増幅器Ｃは実際の
記憶内容と異なる内容を判定してしまう事になる。また
、この様な現象はプリチャージ電位と基準電位の差が大
きくなる比較的高い電源電圧で顕著となる。

〔問題点を解決するための手段〕

本発明の半導体記憶回路は、ディジット線と電源との間
に接続するプリチャージ用トランジスタと、行列に配置
され選択されたとき前記ディジット線と接続するかしな
いかで記憶内容が決定されるメモリトランジスタとを有
する半導体記憶装置において、前記電源と前記プリチャ
ージ用１〜ラン・ジスタＴ　＋３との間に電圧安定化回
路を設けることにより構成される。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例の回路図である。

この実施例は、ディジット線りと電源ＶＣＣとの間に接
続するプリチャージ用トランジスタＴ。

と、行列に配置され写真蝕刻用マスクによってディジッ
ト線りと接続するかしないかが決定され、それにより記
憶内容が決定されるメモリトランジスタＴ１〜Ｔｏとを
有する半導体記憶装置において、電源ＶＣＣとプリチャ
ージ用トランジスタＴｏとの間に電圧安定化回路Ｂを設
けることにより構成されている。

電圧安定化回路Ｂは、電源ＶＣＣと接地電位点との間に
抵抗ＧとツェナーダイオードＥとを接続し、ＭＯＳトラ
ンジスタＦのドレインを電源■ｃｃに接続し、ゲー１−
をツェナーダイオードＥのカソードに接続したもので構
成されている。この例では、ＭＯＳトランジスタＦとし
てＮチャネル・エンハンスメント型ＭＯ８）ランジスタ
を想定している。

ツェナーダイオードのツェナー電圧をＶＺ、Ｍｏ　ｓ　
ｔ−ランジスタＦの相互コンダクタンスをＧｍ、ソース
・ゲート間電圧をＶｏ、Ｌきい値電圧をＶ、電圧安定化
回路の出力電圧をＶ。、出力電流を１とする。電圧安定
化回路Ｂの出力電圧■ｏは次式で表わされる。

Ｖｏ＝Ｖ２−Ｖ。

＝ｖｚ−（Ｉ／Ｇｍ＋Ｖ丁）・・・（１）但し、出力電
流Ｉはディジット線をプリチャージするだけのものであ
る為、ＭＯＳ）ランジスタＦの相互コンダクタンスＧｍ
に比して十分小さい。

故に＜１）式は以下の様に書き替える事が可能である。

Ｖ、＝ＶＺ−Ｖ↑・・・（２） すわわち安定化回路の出力電圧Ｖｏはツェナーダイオー
ドＥのツェナー電圧Ｖ２とＭｏｓトランジスタＦのしき
い値電圧ＶＴで決まる一定値に安定化される。

電圧安定化回路は本例の他にも様々な方法で実現する事
が可能である。

〔発明の効果〕

以上説明したように、本発明は電源とプリチャージ用ト
ランジスタとの間に電圧安定化回路を設け、安定な電圧
をプリチャージ用トランジスタに供給するようにしたの
で、従来の同期型マスクＲＯＭにあった記憶内容の誤判
定が発生しないような基準電圧を容易に選択できるよう
になり、より広い範囲の電源電圧に対してより安定に動
作する半導体記憶回路を得ることができるという効果が
ある。

【図面の簡単な説明】

第１図は本発明の一実施例の回路図、第２図はｆｆｅ来
の同期型マスクＲＯＭの一例の回路図、第３図は第２図
に示す回路のディジット線の放電を説明する図、第４図
は第２図に示す回路のディフッ１〜線の容量による放電
状態の変化を説明する図である。 八−・・アドレス線、Ｂ・・・電圧安定化回路、Ｃ・・
・センス増幅器、Ｄ・・・ディジット線、Ｅ・・・ツェ
ナーダイオード、Ｆ・・・Ｍ　ＯＳ　ｌ−ランジスタ、
Ｇ・・・抵抗。 代理人　弁理士　　　内　原　　　音 Ａアドレスギ装 茅　１　図 Ａアドレス煉 ｖ２　図 Ｄ Ｄ 第４図

Claims (1)

【特許請求の範囲】
1. ディジット線と電源との間に接続するプリチャージ用ト
   ランジスタと、行列に配置され選択されたとき前記ディ
   ジット線と接続するかしないかで記憶内容が決定される
   メモリトランジスタとを有する半導体記憶装置において
   、前記電源と前記プリチャージ用トランジスタとの間に
   電圧安定化回路を設けたことを特徴とする半導体記憶装
   置。