JPS622896A - Stepping motor control system - Google Patents

Stepping motor control system

Info

Publication number
JPS622896A
JPS622896A JP14037985A JP14037985A JPS622896A JP S622896 A JPS622896 A JP S622896A JP 14037985 A JP14037985 A JP 14037985A JP 14037985 A JP14037985 A JP 14037985A JP S622896 A JPS622896 A JP S622896A
Authority
JP
Japan
Prior art keywords
stepping motor
register
timer
cpu
phase excitation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14037985A
Other languages
Japanese (ja)
Other versions
JPH0477559B2 (en
Inventor
Yasushi Kuwabara
康 桑原
Yasuhiko Shimizu
保彦 清水
Hideo Watanabe
英男 渡辺
Hikoshi Nagasawa
長沢 彦士
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP14037985A priority Critical patent/JPS622896A/en
Publication of JPS622896A publication Critical patent/JPS622896A/en
Publication of JPH0477559B2 publication Critical patent/JPH0477559B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02PCONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P8/00Arrangements for controlling dynamo-electric motors of the kind having motors rotating step by step
    • H02P8/14Arrangements for controlling speed or speed and torque
    • H02P8/18Shaping of pulses, e.g. to reduce torque ripple

Abstract

PURPOSE:To enable to control a motor without considerably increasing a load of a CPU at high speed rotation time by circularly shifting a shift register by a clock which outputs a timer at high speed rotation time. CONSTITUTION:Since a CPU 1 has a timing margin at low speed rotation time, the CPU 1 can directl handle phase-excitation data. Accordingly, a stepping motor 2 is finely controlled by a half-step drive (1-2-phase excitation) of rull-step drive (1-phase or 2-phase excitation). Full step data are loaded to a shift register 6 at high speed rotation time, the register 6 is circularly shifted by a control signal, and the motor 2 is rotated by a clock input from a timer 5. In this case, the CPU 2 does not necessarily set new phase excitation data in the register 6.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はマイクロプロセッサ(以下CPUと称す)によ
りスチッピングモータを制御するステッピングモータ制
御方式に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a stepping motor control system in which a stepping motor is controlled by a microprocessor (hereinafter referred to as CPU).

(従来の技術) 従来この種の方式には第4図から第6図に示すものがあ
った。
(Prior Art) Conventionally, there have been systems of this type as shown in FIGS. 4 to 6.

第4図の方式は、CPU41のメモリに格納しているス
テッピングモータの回転角度を決める相励磁データをレ
ジスタCに順次セットする事によりステッピングモータ
43を回転させる方式である。
The method shown in FIG. 4 is a method in which the stepping motor 43 is rotated by sequentially setting the phase excitation data stored in the memory of the CPU 41, which determines the rotation angle of the stepping motor, in the register C.

第5図の方式は、第4図の方式と同様CPU51が相励
磁データを第2レジスタ54に順次セットしてステッピ
ングモータ53t−回転させる方式であるが、第2レジ
スタ54及びタイマ55を加える事により CP U 
51の負荷の軽減とステッピングモータ53の回転ムラ
を防いでいる。第7図にその制御を行った場合のタイム
チャートを示す。
The method shown in FIG. 5 is similar to the method shown in FIG. 4, in which the CPU 51 sequentially sets phase excitation data in the second register 54 and rotates the stepping motor 53t, but a second register 54 and a timer 55 are added. By CPU
This reduces the load on the stepping motor 51 and prevents uneven rotation of the stepping motor 53. FIG. 7 shows a time chart when this control is performed.

第5図の方式による制御を第7図のタイムチャートに基
づいて詳細に説明すると、先ずCPU 51は、相切替
の時間を決めるタイマ値nをタイマ55にセットする。
The control according to the method shown in FIG. 5 will be explained in detail based on the time chart shown in FIG. 7. First, the CPU 51 sets a timer value n to the timer 55, which determines the phase switching time.

次に第1回目の回転角を決める相励磁データφ1を第ル
ジスタ52にセットする。ここでCP U 51は他の
業務を実行する事ができる。
Next, phase excitation data φ1 that determines the first rotation angle is set in the first registor 52. Here, the CPU 51 can execute other tasks.

その間タイマ55はカウントダウンを続け、セットされ
た内容が0になった時点でカウント終了信号を出力する
。カウント終了信号は第2レジスタ54へ第2レジスタ
セツト信号として働き、先にCPU51にセットされた
相励磁データφlを第2レジスタ54にロードし、同時
に第2レジスタ54の出力に接続されているステッピン
グモータ55に出力する事により、一定角度回転せしめ
る。一方、カウント終了信号はCPU51には割込み信
号57として入力し、CPU51にはステッピングモー
タ皐が一定角度回転した事を知らせる。CPU51は割
込み信号によりー回目の回転と同様次の回転の為の相切
替時間nfタイマ55に又相励磁データφ2を第1Vジ
スタ52にセットする。この繰返しによりステッピング
モータ53の回転制御が可能となる。
Meanwhile, the timer 55 continues counting down, and outputs a count end signal when the set content reaches 0. The count end signal acts as a second register set signal to the second register 54, loads the phase excitation data φl previously set in the CPU 51 into the second register 54, and at the same time loads the stepping signal connected to the output of the second register 54. By outputting to the motor 55, it is rotated by a certain angle. On the other hand, the count end signal is input to the CPU 51 as an interrupt signal 57, notifying the CPU 51 that the stepping motor has rotated by a certain angle. The CPU 51 uses the interrupt signal to set the phase switching time nf timer 55 and the phase excitation data φ2 in the first V register 52 for the next rotation as in the -th rotation. This repetition makes it possible to control the rotation of the stepping motor 53.

第6図の方式は専用のステッピングモータ制御部62t
−設けてステッピングモータ63の制御を行う方式であ
る。
The method shown in Fig. 6 is a dedicated stepping motor control section 62t.
- This is a system in which the stepping motor 63 is controlled by providing the stepping motor 63.

本方式では次の様なパラメータで制御を行う。In this method, control is performed using the following parameters.

■ 相励磁方式(1相励磁、■−2相励磁、又は2相励
磁) ■ モータ回転方向(正転又は逆転) ■ 相励磁切換えタイミング (発明が解決しようとする問題点) しかしながら上記の3方式にはそれぞれ以下に述べる問
題点があった。
■ Phase excitation method (1-phase excitation, ■-2-phase excitation, or 2-phase excitation) ■ Motor rotation direction (forward or reverse rotation) ■ Phase excitation switching timing (problem to be solved by the invention) However, the above three methods Each had the following problems.

先ず、第4図の方式はハードウェアが最も少ないが、C
PU41がレジスタ42に相励磁データをセットした時
点がステッピングモータ430回転角を変化させるタイ
ミングとなる為、CPU41が他の業務(上位CPUと
のインタフェース等)を行っている時等は正確なタイミ
ングを作るのがむずかしくなる。したがって、この方式
は、ステッピングモータ430回転がおそ〈且つCPU
41の負荷の軽い目的への使用に限定される。
First, the method shown in Figure 4 requires the least hardware, but C
The timing when the PU 41 sets the phase excitation data in the register 42 is the timing to change the rotation angle of the stepping motor 430, so when the CPU 41 is performing other tasks (interfacing with the host CPU, etc.), it is necessary to set the exact timing. It becomes difficult to make. Therefore, in this method, the stepping motor 430 rotations are slow and the CPU
41 and is limited to use for light-duty purposes.

第5図の方式は、ステッピングモータ53に相データを
与えるタイミングはタイマ55によって行う為、第4図
の方式に比較してステッピングモータ53ヲ回転させる
為のCPU51の負荷は軽くなり。
In the method shown in FIG. 5, the timing for applying phase data to the stepping motor 53 is determined by the timer 55, so the load on the CPU 51 for rotating the stepping motor 53 is lighter than in the method shown in FIG.

比較的高速回転制御に向いている。しかし、タイ−r5
5により、第ルジスタ52の相励磁データが第2レジス
タ54に移される度に、CPU51が次の相励磁データ
をセットする必要がある。したがって。
Suitable for relatively high-speed rotation control. However, Thailand-r5
5, each time the phase excitation data of the first register 52 is transferred to the second register 54, the CPU 51 needs to set the next phase excitation data. therefore.

ステッピングモータ53ft高速に回転させたい時には
負荷が増える為、CPU51の処理データが多い場合に
は高速回転させられない事態が生じることがある。
When the stepping motor 53ft is desired to rotate at high speed, the load increases, so if there is a large amount of data to be processed by the CPU 51, a situation may arise where the stepping motor cannot be rotated at high speed.

第6図の方式は専用のLSIt−使用する為。The method shown in FIG. 6 uses a dedicated LSIt.

CPU61の負荷が最も軽くなるが、目的に合ったLS
Iを入手するのが難しい欠点があり、又高価にもなシが
ちで、更にCPU61とのインターフェースを作る為に
・・−ドウエアが増える場合もある。
The load on the CPU61 is the lightest, but it is the LS that suits the purpose.
It has the disadvantage that it is difficult to obtain I, and it tends to be expensive, and furthermore, in order to create an interface with the CPU 61, the amount of hardware may increase.

本発明は、以上述べた高速回転時のCPUの負荷の増大
、又は専用LSIの使用といった従来技術の問題点を解
決し、汎用のICを用い、且つ高速回転時にCPUの負
荷を余り増加させないで制御を行なうことが可能なステ
ッピングモータ制御方式を提供することを目的とする。
The present invention solves the problems of the conventional technology, such as the increase in CPU load during high-speed rotation and the use of a dedicated LSI, as described above, and uses a general-purpose IC without significantly increasing the CPU load during high-speed rotation. An object of the present invention is to provide a stepping motor control method that can perform control.

(問題点を解決するための手段) 本発明はマイクロプロセッサによりステッピングモータ
の回転制御を行うステッピングモータ制御方式に係るも
ので、前記従来技術の問題点を解決するため、ステッピ
ングモータの回転角度を決める相励磁データの切替タイ
ミングを作成するタイマと、マイクロプロセッサにより
相励磁データがセットされるレジスタと、タイマとレジ
スタの −各出力に接続されるシフトレジスタとを設け
、低速回転時にはレジスタにセットされている相励磁デ
ータをタイマの出力する切替タイミングでシフトレジス
タにロードし、高速回転時にはタイマの出力するクロッ
クでシフトレジスタに循環シフトを行わせ、シフトレジ
スタの出力に基づきステッピングモータを駆動させるよ
うにした。
(Means for Solving the Problems) The present invention relates to a stepping motor control method in which the rotation of a stepping motor is controlled by a microprocessor, and in order to solve the problems of the prior art described above, the rotation angle of the stepping motor is determined. A timer that creates the switching timing of phase excitation data, a register in which the phase excitation data is set by the microprocessor, and a shift register connected to each output of the timer and register are provided. The phase excitation data is loaded into the shift register at the switching timing output by the timer, and during high-speed rotation, the shift register performs a circular shift using the clock output by the timer, and the stepping motor is driven based on the output of the shift register. .

(作用) ステッピングモータの低速回転を行う時には。(effect) When rotating a stepping motor at low speed.

タイマがセットされ、マイクロプロセッサによりレジス
タに相励磁データがセットされる0そしてこの相励磁デ
ータはタイマの作成した相励磁タイミングでシフトレジ
スタにロードされ、該シフトレジスタの出力に基づいて
ステッピングモータを作動させる。したがってきめ細か
い制御がなされる〇 一方、高速回転を行う時には、タイマの出力するクロッ
クによりフトレジスタが循環シフトとなり、マイクロプ
ロセッサからレジスタに相励磁データがセットされるこ
となく、ステッピングモータの高速駆動がなされる。
The timer is set, and the microprocessor sets phase excitation data in the register.This phase excitation data is loaded into the shift register at the phase excitation timing created by the timer, and the stepping motor is operated based on the output of the shift register. let Therefore, fine-grained control is possible.On the other hand, when performing high-speed rotation, the foot register is circularly shifted by the clock output from the timer, and the stepper motor can be driven at high speed without phase excitation data being set in the register from the microprocessor. It will be done.

したがって、高速回転時にマイクロプロセッサの負荷が
軽減され、また各手段は汎用のLSIもしくはICで実
現できるので安価に制御ができ、前記従来技術の問題点
が解決される。
Therefore, the load on the microprocessor is reduced during high-speed rotation, and since each means can be realized by a general-purpose LSI or IC, control can be performed at low cost, and the problems of the prior art described above are solved.

(実施例) 第1図は本発明の実施例を示す回路図である。(Example) FIG. 1 is a circuit diagram showing an embodiment of the present invention.

同図において1はステッピングモータ2を制御スるCP
Uで、インテル社製8085等のLSIにょシ構成され
為。ステッピングモータ2としてハコこでは2相モータ
を用いるものとする。CPUIのデータバス3には、ス
テッピングモータ2の相励磁データを格納する為のレジ
スタ4と、相励磁データを切換えるタイミングを設定す
るタイマ5を設ける。レジスタ4とタイマ5はインテル
社製8253等のLSItl−使用して1チツプで構成
する事が可能である。レジスタ4とステッピングモータ
2の間にはシフトレジスタ6が設けられる。このシフト
レジスタ6はステッピングモータ2を直接制御する相励
磁データを格納し、並列入力並列出力、双方向シフト可
能となっている。シフトレジスタ6はテキサスインスッ
ルメント社製の5N74194等のLSIにより構成で
きる。シフトレジスタ6の入力データの4ビツト及び制
御信号の2ビツトの計6ビツトはレジスタ4の出力端子
から供給され、シフトレジスタ6の出力の4ピントはス
テッピングモータ2に供給される。タイマ5の出力はシ
フトレジスタ6のクロック入力(CK)と、CPULの
割込み人力(IN’f’)K接続される。
In the figure, 1 is a CP that controls the stepping motor 2.
U is configured with LSI such as Intel 8085. As the stepping motor 2, a two-phase motor is used in this case. A data bus 3 of the CPUI is provided with a register 4 for storing phase excitation data of the stepping motor 2 and a timer 5 for setting the timing for switching the phase excitation data. The register 4 and the timer 5 can be configured in one chip using LSItl such as 8253 manufactured by Intel Corporation. A shift register 6 is provided between the register 4 and the stepping motor 2. This shift register 6 stores phase excitation data for directly controlling the stepping motor 2, and is capable of parallel input/parallel output and bidirectional shifting. The shift register 6 can be constructed from an LSI such as 5N74194 manufactured by Texas Instruments. A total of 6 bits, 4 bits of input data and 2 bits of a control signal, of the shift register 6 are supplied from the output terminal of the register 4, and 4 pins of the output of the shift register 6 are supplied to the stepping motor 2. The output of the timer 5 is connected to the clock input (CK) of the shift register 6 and the interrupt input (IN'f')K of the CPUL.

なお、第1図において、7はデータ線、8はレジスタ制
御線、9はタイマ終了信号線である。また第2図はシフ
トレジスタ6の接続を詳細1=示す図、第3図はシフト
レジスタの動作説明のための図である。
In FIG. 1, 7 is a data line, 8 is a register control line, and 9 is a timer end signal line. Further, FIG. 2 is a diagram showing details of the connection of the shift register 6, and FIG. 3 is a diagram for explaining the operation of the shift register.

次に本実施例によるステッピングモータの制御動作につ
いて説明する。
Next, the control operation of the stepping motor according to this embodiment will be explained.

先ず、低速回転を行う時には、CPUIに時間的余裕が
ある為シフトレジスタ60制御信号5o−8tt−8o
=i、5t=tにセットする事により、第5図と同様の
回路構成となる為、第7図と同様の制御となる。この場
合、CPUIが相励磁データを直接扱う事ができるので
、ステッピングモータ2をノ・−フステップ駆動(l−
2相励磁)又はフルステップ駆動(l相又は2相励磁)
といったきめ細かな制御で作動させることができる。
First, when performing low-speed rotation, since the CPU has time, the shift register 60 control signal 5o-8tt-8o
By setting =i, 5t=t, the circuit configuration becomes the same as that shown in FIG. 5, and therefore the control becomes the same as that shown in FIG. 7. In this case, since the CPU can directly handle the phase excitation data, the stepping motor 2 is driven by no-step drive (l-
2-phase excitation) or full step drive (l-phase or 2-phase excitation)
It can be operated with fine-grained control.

次に高速回転を行う場合につき説明する。この場合、フ
ルステップ駆動(1相又は2相励磁)を行った方が1ス
テップ角度がハーフステップ時の倍になり有利である。
Next, the case of high-speed rotation will be explained. In this case, full-step driving (one-phase or two-phase excitation) is more advantageous because the one-step angle is double that of half-step driving.

その為、シフトレジスタ6にフルステップデータをロー
ドし、制御信号S。。
Therefore, full step data is loaded into the shift register 6 and the control signal S is sent. .

Stt”5o=1 、 S、=O(逆回転の場合にはS
。=0゜S、=1)にセットすれば、シフトレジスタ6
は循環シフトとなり、タイマ5からのクロック入力でス
テッピングモータ2を回転させる事ができる。
Stt”5o=1, S,=O (S in case of reverse rotation
. =0°S, =1), shift register 6
is a circular shift, and the stepping motor 2 can be rotated by the clock input from the timer 5.

この場合、CPU1はシフトレジスタ6に新しい相励磁
データをセットする必要がなくなる。また、タイマ5と
してインテル社製8253等のLSIt−使用し、該L
SIのタイマ機能にある連続カウントモードを用いれば
タイマ値セット等のタイマ制御が不要となる。このよう
にすると、CPUIはただタイマ5からの割込みにょシ
回転角度数だけをカウントするだけとな!り、CPU1
のステッピングモータ2を制御する為の負荷が減少し、
その分高速回転制御が可能になる。
In this case, the CPU 1 does not need to set new phase excitation data in the shift register 6. In addition, an LSIt such as Intel 8253 is used as the timer 5, and the LSIt-
If the continuous count mode of the SI timer function is used, timer control such as setting a timer value becomes unnecessary. In this way, the CPU only counts the number of rotation angles due to the interrupt from timer 5! ri, CPU1
The load for controlling the stepping motor 2 is reduced,
Therefore, high-speed rotation control becomes possible.

以上述べてきた実施例によれば、汎用のLSIもしくは
IC11:使用し、低速回転時のハーフステップ駆動か
ら、フルステップ駆動による高速回転に迄る幅広いステ
ッピングモータの回転制御が可能になる。更に、上記で
は2相ステツピ/グモータを例として説明したが、レジ
スタ4のビット数及びシフトレジスタ6の数及びピット
数を増やす事により、2相ステツピングモータ以外の例
えば。
According to the embodiments described above, by using a general-purpose LSI or IC 11, it is possible to control the rotation of a stepping motor in a wide range from half-step drive at low-speed rotation to high-speed rotation at full-step drive. Further, in the above explanation, a two-phase stepping/stepping motor has been described as an example, but by increasing the number of bits of the register 4, the number of shift registers 6, and the number of pits, it can be applied to other motors other than the two-phase stepping motor.

4相又は5相ステツピングモータの幅広い速度制御が可
能である。
A wide range of speed control is possible for 4-phase or 5-phase stepping motors.

(発明の効果) 以上説明したように1本発明によれば、高速回転時にC
PUの負荷を余り増加させることなくステッピングモー
タの制御を行なうことが可能となる。また、専用のLS
I″t−用いずに汎用LSIもしくはICを利用して制
御が行なえるので経済的効果がある。
(Effects of the Invention) As explained above, according to the present invention, C
It becomes possible to control the stepping motor without significantly increasing the load on the PU. In addition, a dedicated LS
Since control can be performed using a general-purpose LSI or IC without using I''t, there is an economical effect.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の実施例の回路図、第2図はシフトレジ
スタの接続を示す図、第3図社シフトレジスタの制御ビ
ットに対応した動作説明図、第4図〜第6図は従来のス
テッピングモータ駆動回路を示す図、第7図は第5図の
回路のタイミングチャートである。 ■・・・マイクロプロセッサ(CPU)2・・・ステッ
ピングモータ 4・・・レジスタ 5・・・タイマ 6・・・シフトレジスタ
Figure 1 is a circuit diagram of an embodiment of the present invention, Figure 2 is a diagram showing the connection of the shift register, Figure 3 is an explanatory diagram of the operation corresponding to the control bits of the shift register, and Figures 4 to 6 are conventional diagrams. FIG. 7 is a timing chart of the circuit shown in FIG. 5. ■...Microprocessor (CPU) 2...Stepping motor 4...Register 5...Timer 6...Shift register

Claims (1)

【特許請求の範囲】 マイクロプロセッサによりステッピングモータの回転制
御を行うステッピングモータ制御方式において、 ステッピングモータの回転角度を決める相励磁データの
切替タイミングを作成するタイマと、マイクロプロセッ
サにより相励磁データがセットされるレジスタと、 タイマとレジスタの各出力に接続されるシフトレジスタ
とを設け、 低速回転時にはレジスタにセットされている相励磁デー
タをタイマの出力する切替タイミングでシフトレジスタ
にロードし、 高速回転時にはタイマの出力するクロックでシフトレジ
スタに循環シフトを行わせ、 シフトレジスタの出力に基づきステッピングモータを駆
動させることを特徴とするステッピングモータ制御方式
[Claims] In a stepping motor control method in which the rotation of a stepping motor is controlled by a microprocessor, there is provided a timer for creating switching timing of phase excitation data that determines the rotation angle of the stepping motor, and a timer for setting the phase excitation data by the microprocessor. A register is provided, and a shift register is connected to each output of the timer and register. During low speed rotation, the phase excitation data set in the register is loaded into the shift register at the switching timing of the timer output, and during high speed rotation, the phase excitation data set in the register is loaded into the shift register. A stepping motor control method characterized by causing a shift register to perform a circular shift using a clock output from the stepper, and driving a stepping motor based on the output of the shift register.
JP14037985A 1985-06-28 1985-06-28 Stepping motor control system Granted JPS622896A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14037985A JPS622896A (en) 1985-06-28 1985-06-28 Stepping motor control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14037985A JPS622896A (en) 1985-06-28 1985-06-28 Stepping motor control system

Publications (2)

Publication Number Publication Date
JPS622896A true JPS622896A (en) 1987-01-08
JPH0477559B2 JPH0477559B2 (en) 1992-12-08

Family

ID=15267446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14037985A Granted JPS622896A (en) 1985-06-28 1985-06-28 Stepping motor control system

Country Status (1)

Country Link
JP (1) JPS622896A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03226299A (en) * 1990-01-31 1991-10-07 Nec Corp Step motor controller

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03226299A (en) * 1990-01-31 1991-10-07 Nec Corp Step motor controller

Also Published As

Publication number Publication date
JPH0477559B2 (en) 1992-12-08

Similar Documents

Publication Publication Date Title
JPS622896A (en) Stepping motor control system
US7536533B2 (en) MCU based motor controller with pre-load register and DMA controller
JPS60237892A (en) Control circuit for stepping motor
JPH1141989A (en) Drive gear for stepping motor and monitor camera system using it
JPS61221596A (en) Pulse motor control circuit
JPH0614798B2 (en) Drive unit for pulse motor
JP3289921B2 (en) Programmable controller
JP2000139099A (en) Motor controller
JP3245185B2 (en) Driving device for stepping motor
JPH0759398A (en) Method for driving stepping motor
JPH0614593A (en) Step motor control circuit
JPH0343869B2 (en)
JPS60113695A (en) Drive circuit for pulse motor
JP3251344B2 (en) Pulse output circuit
JP2771617B2 (en) Stepping motor drive control method
KR100221829B1 (en) Pattern data generating apparatus for stepping motor drive
KR880003316Y1 (en) Arrangement for starting stepping motor
JPS63148896A (en) Stepping motor driving system
JP3166679B2 (en) PWM control circuit
JPH01198300A (en) Driver for step motor
JPH08214597A (en) Control method and controller of motor
JP2002272188A (en) Apparatus for driving stepping motor
JPH01274695A (en) Stepping motor driving gear
JPH0579664U (en) Pulse output circuit in microcomputer
JPH02188195A (en) Drive controller for stepper motor