JPS62287709A - パルス発生回路 - Google Patents
パルス発生回路Info
- Publication number
- JPS62287709A JPS62287709A JP13234986A JP13234986A JPS62287709A JP S62287709 A JPS62287709 A JP S62287709A JP 13234986 A JP13234986 A JP 13234986A JP 13234986 A JP13234986 A JP 13234986A JP S62287709 A JPS62287709 A JP S62287709A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- circuit
- capacitor
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 13
- 230000003247 decreasing effect Effects 0.000 abstract 2
- 238000007599 discharging Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 238000000605 extraction Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Landscapes
- Details Of Television Scanning (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
産業上の利用分野
本発明は、たとえばスポットキラー回路に供給する単一
パルス信号の発生回路に関するものである。
パルス信号の発生回路に関するものである。
従来の技術
従来のパルス発生回路では、第４図４に示す入力信号を
第５図の単安定マルチバイブレータ回路２１によって第
４図すに示す単一パルス信号に変換して出力することが
よく行なわれている。
第５図の単安定マルチバイブレータ回路２１によって第
４図すに示す単一パルス信号に変換して出力することが
よく行なわれている。
しかしある種の目的に対しては、単一パルスを電源スィ
ッチのオフ時に必要とする場合が生ずる。
ッチのオフ時に必要とする場合が生ずる。
たとえば、スポットキラー回路である。電源スイツチオ
フ時、ＣＲＴに高圧が残ることよりビームがＣＲＴ表示
面中央に衝突し、表示面が損傷されるのを防止するため
に、電源スイツチオンと同時にスポットキラー回路を働
かせてＣＲＴに残る高圧を放電させスポットが生じるの
を防止するようにしている。
フ時、ＣＲＴに高圧が残ることよりビームがＣＲＴ表示
面中央に衝突し、表示面が損傷されるのを防止するため
に、電源スイツチオンと同時にスポットキラー回路を働
かせてＣＲＴに残る高圧を放電させスポットが生じるの
を防止するようにしている。
そこで、電源スィッチのオフ時に単一パルスを得る回路
として従来は、たとえば第６図ａ、ｂに示す様に、電源
スイツチオフ時の電圧降下が始まる時刻の異なるそれぞ
れ第７図の電源回路３１及び３２を用いて第７図の単一
パルス発生回路３３を動作させ、その出力端に第６図Ｃ
の出力電圧を得ている。
として従来は、たとえば第６図ａ、ｂに示す様に、電源
スイツチオフ時の電圧降下が始まる時刻の異なるそれぞ
れ第７図の電源回路３１及び３２を用いて第７図の単一
パルス発生回路３３を動作させ、その出力端に第６図Ｃ
の出力電圧を得ている。
発明が解決しようとする問題点
ところがこのような従来の回路では、回路構成が複雑な
うえ、それぞれ電圧が降下するタイミングの異なる２つ
の電源回路が必要であシ、コスト高になるという問題点
があった。
うえ、それぞれ電圧が降下するタイミングの異なる２つ
の電源回路が必要であシ、コスト高になるという問題点
があった。
本発明はかかる点に鑑みてなされたもので、簡易な構成
で、すなわち一つの電源回路によって電源スィッチのオ
フ時に単一パルスを発生することのできるパルス発生回
路を提供することを目的とする。
で、すなわち一つの電源回路によって電源スィッチのオ
フ時に単一パルスを発生することのできるパルス発生回
路を提供することを目的とする。
問題点を解決するだめの手段
本発明は上記問題点を解決するため、電源スイツチオン
時、電源回路よりダイオードを通してコンデンサを充電
せしめ、電源スイツチオフ時、エミッタが上記コンデン
サに接続され、ベースに上記電源回路の出力電圧が印加
されるトランジスタを導通させて、この導通時、上記コ
ンデンサの充電電荷をこのトランジスタを通して放電せ
しめ、そのコレクタより単一パルスを得るようにしたも
のである。
時、電源回路よりダイオードを通してコンデンサを充電
せしめ、電源スイツチオフ時、エミッタが上記コンデン
サに接続され、ベースに上記電源回路の出力電圧が印加
されるトランジスタを導通させて、この導通時、上記コ
ンデンサの充電電荷をこのトランジスタを通して放電せ
しめ、そのコレクタより単一パルスを得るようにしたも
のである。
作用
本発明は上記した構成により、電源スイツチオフ時に単
一パルスを得ることが出来、電源回路も１つで済むため
構成が簡素化され、コスト的にも有利となる。
一パルスを得ることが出来、電源回路も１つで済むため
構成が簡素化され、コスト的にも有利となる。
実施例
第１図は本発明の単一パルス発生回路の一実施例を示す
回路図である。第１図において１は商用電源、２は電源
スィッチ、３は上記商用電源１を直接あるいは変圧後整
流するとともに安定化した電源回路、４は電源回路３の
出力端子、６は電源回路３のアース端子、６は電源回路
３の出力端子４に接続された負荷抵抗、７はダイオード
、８はダイオード７のカソードに接続されたコンデンサ
９はＰＮＰ型トランジスタ、１ｏはトランジスタ９のコ
レクタに接続された抵抗、１１はトランジスタ９のコレ
クタより引出された出力パルス取り出し端子である。ダ
イオード７はトランジスタ９のベース・エミッタ間に、
電源電圧に対して順方向に接続している。
回路図である。第１図において１は商用電源、２は電源
スィッチ、３は上記商用電源１を直接あるいは変圧後整
流するとともに安定化した電源回路、４は電源回路３の
出力端子、６は電源回路３のアース端子、６は電源回路
３の出力端子４に接続された負荷抵抗、７はダイオード
、８はダイオード７のカソードに接続されたコンデンサ
９はＰＮＰ型トランジスタ、１ｏはトランジスタ９のコ
レクタに接続された抵抗、１１はトランジスタ９のコレ
クタより引出された出力パルス取り出し端子である。ダ
イオード７はトランジスタ９のベース・エミッタ間に、
電源電圧に対して順方向に接続している。
次に回路の動作を信号の流れにそって説明する。
電源スィッチ２を閉じると電源回路３の出力端子４には
Ｅ７の電圧が出力される。この電圧ＩＣ７はダイオード
７全通して瞬時にコンデンサ８に充電される。このコン
デンサ８の両端の電圧はダイオード７の順方向電圧Ｖ、
、Ｉｃｖより引いた値となる。次に電源スィッチ２を開
くと、電源回路３の出力端子４に抵抗６が接続されてい
る為、この出力端子４の電圧は第２図すに示すようにあ
る時定数でもって降下する。この出力端子４の出力電圧
が” −ｖＤｌより低下するとトランジスタ９が導通
し、コンデンサ８の充電電荷がトランジスタ９のエミッ
タ、コレクタ、抵抗１ｏを通り放電する。この時、出力
端子１１に第２図ａに示すノ（ルスが得られる。このパ
ルスを、たとえばエミッタを接地し、コレクタを陰極線
管のカソードに接続したスポットキラー用トランジスタ
のベースに加えると、このトランジスタ全導通させてス
ポットキラー動作をさせることができる。
Ｅ７の電圧が出力される。この電圧ＩＣ７はダイオード
７全通して瞬時にコンデンサ８に充電される。このコン
デンサ８の両端の電圧はダイオード７の順方向電圧Ｖ、
、Ｉｃｖより引いた値となる。次に電源スィッチ２を開
くと、電源回路３の出力端子４に抵抗６が接続されてい
る為、この出力端子４の電圧は第２図すに示すようにあ
る時定数でもって降下する。この出力端子４の出力電圧
が” −ｖＤｌより低下するとトランジスタ９が導通
し、コンデンサ８の充電電荷がトランジスタ９のエミッ
タ、コレクタ、抵抗１ｏを通り放電する。この時、出力
端子１１に第２図ａに示すノ（ルスが得られる。このパ
ルスを、たとえばエミッタを接地し、コレクタを陰極線
管のカソードに接続したスポットキラー用トランジスタ
のベースに加えると、このトランジスタ全導通させてス
ポットキラー動作をさせることができる。
第３図は本発明の他の実施例で、トランジスタにＮＰＮ
型トランジスタ９′を用いた例全示している。回路の動
作原理は第１図の実施例と同様であるので動作説明は省
略する。もちろん、第１図の例と同様の作用効果を得る
ことができるものである。
型トランジスタ９′を用いた例全示している。回路の動
作原理は第１図の実施例と同様であるので動作説明は省
略する。もちろん、第１図の例と同様の作用効果を得る
ことができるものである。
発明の効果
以上のように、本発明によれば、きわめて、簡易な回路
構成で、電源スイツチオン時に単一パルスを発生でき、
実用的にきわめて有用である。
構成で、電源スイツチオン時に単一パルスを発生でき、
実用的にきわめて有用である。
第１図は本発明の一実施例におけるパルス発生回路を示
す回路図、第２図は第１図の動作説明のための要部波形
図、第３図は本発明の他の実施例のパルス発生回路を示
す回路図、第４図及び第５図は単安定回路の要部波形図
及びブロック図、第６図及び第７図は従来例の単一パル
ス発生回路の要部波形図及び回路図である。 ３・・・・・・電源回路、４・・・・・・出力端子、６
，１０・・・・・・抵抗、７・・・・・・ダイオード、
８・・・・・・コンデンサ、９・・・・・・トランジス
タ。 −囚 憾 憾 第４図 第６図 第７図
す回路図、第２図は第１図の動作説明のための要部波形
図、第３図は本発明の他の実施例のパルス発生回路を示
す回路図、第４図及び第５図は単安定回路の要部波形図
及びブロック図、第６図及び第７図は従来例の単一パル
ス発生回路の要部波形図及び回路図である。 ３・・・・・・電源回路、４・・・・・・出力端子、６
，１０・・・・・・抵抗、７・・・・・・ダイオード、
８・・・・・・コンデンサ、９・・・・・・トランジス
タ。 −囚 憾 憾 第４図 第６図 第７図
Claims (1)
- 電源回路の出力端に接続され電源電圧が発生されると導
通してコンデンサを充電するダイオードと、上記電源電
圧がベースに加えられ、エミッタが上記コンデンサに接
続され上記コンデンサが充電された状態で電源電圧が出
力されなくなると、電源電圧より上記ダイオードの順方
向電圧を引いた値よりベース電圧が低下すると導通する
トランジスタとを設け、このトランジスタの導通時にそ
のコレクタより単一パルスを得るようにしたパルス発生
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13234986A JPS62287709A (ja) | 1986-06-06 | 1986-06-06 | パルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13234986A JPS62287709A (ja) | 1986-06-06 | 1986-06-06 | パルス発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62287709A true JPS62287709A (ja) | 1987-12-14 |
Family
ID=15079274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13234986A Pending JPS62287709A (ja) | 1986-06-06 | 1986-06-06 | パルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62287709A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100539057B1 (ko) * | 1998-12-18 | 2006-03-03 | 페어차일드코리아반도체 주식회사 | 싱글 펄스 발생기_ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4921404U (ja) * | 1972-05-26 | 1974-02-23 |
-
1986
- 1986-06-06 JP JP13234986A patent/JPS62287709A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4921404U (ja) * | 1972-05-26 | 1974-02-23 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100539057B1 (ko) * | 1998-12-18 | 2006-03-03 | 페어차일드코리아반도체 주식회사 | 싱글 펄스 발생기_ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3780339A (en) | High speed switching circuit for driving a capacitive load | |
| US4288738A (en) | Dual-mode amplifier | |
| JPS62287709A (ja) | パルス発生回路 | |
| US4234826A (en) | Synchronous switched vertical deflection driven during both trace and retrace intervals | |
| US4002923A (en) | Touch actuated electronic switch | |
| US4164687A (en) | Television kinescope protection circuit | |
| US3714502A (en) | Circuit for controlling an intensity of a scanning in an electromagnetic deflection type cathode ray tube | |
| JP3044858U (ja) | Ｃｒｔ駆動回路 | |
| US4555641A (en) | Pulse signal control circuits with improved turn-off characteristic | |
| JP3270047B2 (ja) | 垂直偏向回路装置 | |
| JPS5838683Y2 (ja) | テレビジョン受像機の垂直ブランキングパルス作成回路 | |
| KR970064150A (ko) | 수직 편향 회로 | |
| US4293803A (en) | Vertical deflection circuit | |
| JPH0322778Y2 (ja) | ||
| JPS5812204Y2 (ja) | プラズマ表示板駆動回路 | |
| JPS6121894Y2 (ja) | ||
| US4126815A (en) | Delayed kinescope blanking pulse generator | |
| US3979605A (en) | Integrating circuit for separating a wide pulse from a narrow pulse | |
| JPS5832382Y2 (ja) | カラ−テレビジョン受像機の切替装置 | |
| CN207249602U (zh) | 复位电路 | |
| JPS60220691A (ja) | 信号発生回路 | |
| JPS5838685Y2 (ja) | 垂直帰線パルス整形回路 | |
| SU1034152A1 (ru) | Генератор импульсов | |
| JPS587725Y2 (ja) | パルス遅延回路 | |
| JPS5826850B2 (ja) | アステ−ブルマルチバイブレ−タ |