JPS62284272A

JPS62284272A - 電子構成要素のリ−ドの振動に対する完全性を確認するための装置

Info

Publication number: JPS62284272A
Application number: JP62122372A
Authority: JP
Inventors: ロバート・ホースト・ジャブス
Original assignee: Westinghouse Electric Corp
Current assignee: CBS Corp
Priority date: 1986-05-19
Filing date: 1987-05-19
Publication date: 1987-12-10
Also published as: GB2190752B; GB2190752A; GB8711529D0; US4697461A; JPH0511896B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】３、発明の詳細な説明免ｉ］１１この発明は、電子構成要素のリードの振動に対する完全
性（ｓｅｉｓｍｉｃ　ｉｎｔｅｇｒｉｔｙ）を確認する
ための装置に関し、特に、老化した電気的要素、すなわ
ち特に原子カプラントにおける電気回路に数年問取り付
けられていた構成要素が、振動異変に耐えるに充分なリ
ードの完全性を有しているか否かを決定するために使用
され得る装置に関する。

電子要素、すなわち抵抗器、コンデンサ等の老化もしく
は劣化、及び地震のような振動異変中、該電子要素の完
全性に与えるかかる劣化の影響は、今日まで良く研究さ
れてこなかった。しかしながら、電子要素の劣化、及び
その完全性は、種々の型のプラント、特に原子カプラン
トに取り付けられている安全装置に対して非常に重要で
あり、なぜならば、冗長装置の共通モード故障が地震中
に起こり得る点まで、劣化したｌｆｉ構は電子要素を退
けないにちがいないからである。

劣化した電気的もしくは電子的構成要素が、振動性応力
を受けたときに、それらの電気的完全性を維持するかど
うかを決定するために行われる検査の結果、構成要素リ
ードの故障は、ｉ動異変に対しておそらく助かることの
できないこれらのいくつかの構成要素で観察される主な
故障モードである。すなわち、振動性応力を受けた構成
要素に対して与えられる再発（ｒｅｃｕｒｒｉｎｇ）故
障モードの１つは、構成要素本９体からのリードの分離
であるということが分かった。さらに、このリード故障
は、個々の特定のＩｌｔ要素に対して孤立しているよう
に見え、そしてどの群の構成要素にとっても一般的でな
いように見える。従って、特にイヤ動装置にすでに取り
付けられている構成要素に関して、そのような構成要素
のリード故障を検出するちょうど良い方法を決定するに
際して問題がある。

構成要素リード故障を検出するための１つの方法は、作
動装置、特に原子カプラントに１０年間という間取り付
けられている装置を振動的に検査することである。しか
しながら、この検査方法は、実際的ではない。なせなら
ば、このような検査は、一層の地震によって誘導される
力にも耐えられるための能力もしくは可能性が問題とさ
れる場合に対しては、装置の質を低下させ得るからであ
る。

もう１つの検査方法は、このリードの完全性の故障現象
を前もって見いだすことを試みるように、広範囲の電子
的構成要素に関する劣化及び振動の促進検査を周Ｉｔｒ
ｌ的に行うことである。しかしながら、このような検査
プログラムによって集められた結果は、数年前に手に入
り収り付けられた構成要素を使用する装置に対しては、
明らかに適用されないであろう、従って、すでに取り付
けられている構成要素のリードの完全性を検査するため
に、リードの完全性を決定する意味有る検査でもって、
構成要素のリードを周期的に検査することが必要である
ように思える。

北ｊし１１１− 従って、この発明の目的は、検査のために構成要素を取
り除く必要無しで、作動装置の回路にすて収り付けられ
ている電気的構成要素のリードの振動に対する完全性を
検査することのできる装置を提供することである。

この発明のさらなる目的は、構成要素を結果として故障
させてしまう過度応力を該構成要素に与えないようにし
て、劣（ヒした電子的構成要素のリードの振動に対する
完全性を確認するための装置を提供することである。

上述の目的は、回路内に接続された電子構成要素のリー
ドに力を与え、該与えられた力の大きさに対応する第１
の出力信号を生成する第１の手段（１）を備えた、電子
構成要素のリードの振動に対する完全性を確認するため
の装置において、前記第１の出力信号に応答して、与え
られた力の大きさが所望のあらかじめ設定された値にあ
るときに第２の出力信号を出力する第２の手段（５）と
、前記第２の出力信号に応答して、該第２の出力信号があ
らかじめ設定された所望期間存在するときに指示を出力
する第３の手段（４７）と、前記第１の出力信号に応答
し、前記第１の手段によって与えられた力があらかじめ
設定された最大の値を超えたならば、該与えられた力が
解放されるようにして前記第１の手段に接続される第４
の手段（９）と、前記第２の出力信号に応答して、前記所望期間の後、前
記第２の出力信号がもう１つのあらかじめ設定された期
間存在したとき、前記第１の手段によって与えられた力
が解放されるようにする第５の手段（５９）と、を備えたことを特徴とする電子構成要素のリードの振動
に対する完全性を確認するための装置によって達成され
る。

好ましくは、あらかじめ設定される値は、地震によって
リードに及ぼされる最大の予想される力に対応し、そし
てあらかじめ設定される期間は、かかる最大の力の予想
される期間に対応する。

この発明の開示された好適な実施例によれば、装置は、
少なくとも部分的に手で保持される手動装置であり、そ
して第１の手段によって与えられている力の大きさを指
示するために、第１の出力信号に応答する指示手段を含
んでおり：ここに、第１の手段は、力を与えるために電
子的構成要素のリードに接続可能であるように一端にフ
ック分有するプローブと、プローブに接続されて前記第
１の出力信号を生成する負荷セルと、負荷セルが配置さ
れているハウジングと、負荷セル及びプローブを通常ハ
ウジングに接続するための解放可能な接続手段とを備え
；そして第４及び第５の手段は、各々解放可能接続手段
に接続されてそれを制御し、ハウジングから第１の手段
を分離するようにする。

この発明は、添付図面と共に為される以下の好適な実施
例の説明から、より詳細に理解されるであろう。

好適な一方例の詳細なＵ第１図に示されるように、この発明による回路は、電気
回路に接続されている例えば抵抗器もしくはコンデンサ
のような電気要素のリードに力を与え、そして該与えら
れた力に対応する電気的出力信号を提供するためのプロ
ーブ１を含んでいる。

プローブ１からの出力信号は増幅器３を介して、複数個
の比較器５．７、及び９の各々の信号入力に与えられる
。比較器５．７及び９のそれぞれの基準入力には、−緒
に編成されている、各比較器に１つづつの例えば複数個
の多重−接点スイッチであって良い回路１１を介して、
それぞれの遷択可能かつ調整可能な設定点値が供給され
る。ヒステリシスが与えられている比較器５は、この発
明によれば検査回路装置のための主比較器であり、従っ
てその基準入力には、プローブ１によって構成要素リー
ドに与えられよう望まれる力に対応した設定点値、例え
ば０．９１Ｋｇ　（２ボンド）の力に対応する設定点値
が与えられており、それ故、比較器５は、この望まれる
力が与えられているときにのみ出力信号を生成するであ
ろう、実際には別々の高及び低比較器によって実現され
得る高／低スレショールド比較器７は、構成要素リード
に所望の適切な力を与える際にプローブ１のオペレータ
を助けるために設けられている。従って、高＼低スレシ
ョールド比較器７には、比較器５に与えられる設定点値
のすぐ上及びすぐ下の２つの設定点値、例えばそれぞれ
１．１Ｋｇ　（２，５ボンド）及び０．６８Ｋｇ　（１
，５ボンド）に対応する値が与えられ、それ故、高／低
スレショールド比較器７は、プローブ１によって与えら
れている力がこれらのスレショールド値のいずれかを超
えたとき出力信号を生成する。比較器７からの出力信号
は、プローブ１によって与えられている力が所望の力の
値より上であるかもしくは下であるかを指示する、例え
ば２つの発光ダイオードを含む指示器１３に与えられる
。比較器７及び指示器１３の代わりに、もしくはそれら
に加うるに、増幅器３の出力をアナログ／ディジタル変
換器１５を介してディジタル読み出し指示器１７に接続
することによって、プローブ１によって与えられている
力の直接の読み出しが与えられる。

過度の力がプローブ１によって構成要素リードに与えら
れるのを避けるために、高比較器９には、比較器５に対
して上述された設定点値に対して過度の力、例えば１．
８Ｋｇ　（４ボンド）に対応する設定点値が与えられ、
そしてその与えられた力がこの過度の力の値を超えたと
いうことをその入力信号が示したときに出力信号を生成
する。比較器９からの出力信号は、電力増幅器もしくは
ドライバ回路１つへ与えられ、次に該ドライバ回路１つ
はプローブ１に作用する回路装置２１を附勢し、プロー
ブ１によって構成要素リードに与えられている力を該回
路装Ｗ２１が解放するようにする。

ここまで説明した第１図の回路の動作を一層明瞭に理解
するために、プローブ１の好適な実施例を示す第２図を
参照する。ここに、１０−ブ１は、例えばオペレータに
よって握られて良いものである。第２図に示されるよう
に、プローブ１は本質的゛には棒２３を含んでおり、該
棒２３は、一端で構成要素リードと係合するための例え
ばフック２５のような手段を有し、その他端は、増幅器
３に対して入力信号を生成する、例えばひずみゲージの
ような負荷セル２７に螺状接続される。好ましくは、棒
２３は適当な絶縁材料で形成され、すなわちフック２５
を含んでいる一端が負荷セル２７に接続された一端から
電気的に接続されるように構成されている。負荷セル２
７の反対側の一端は、円周溝３１が設けられているキー
パ−（ｋｅｅｐｅｒ）　２９に螺状接続される。負荷セ
ル２７及びキーパ−２９を含むプローブ１の部分は、プ
ローブ・ハウジングの一端に形成された開口もしくは孔
３３内に配置され、従って、プローブ１の部分は開口３
３内で軸方向に移動可能である。キーパ−２９、従って
プローブ１をハウジング３５に定着させるために、一対
のソレノイド３７（プローブの図示実施例においては、
力の解放回路２１を構成する）が、ハウジング３５内に
装着されており、それ故、ソレノイドのそれぞれのプラ
ンジャは通常、ソレノイド３７が消勢されているとき、
キーパ−２９の円周溝３１に係合する。従って、第２図
に示されるソレノイド３７が消勢された位置にある場合
、電気的構成要素のリードをフック２５に係合させ、次
にプローブ・ハウジング３５を引っ張ることによって、
電気的構成要素リードに生成される力は、負荷セル２７
が該与えられた力に対応する出力信号を出力するように
し、この出力信号は、負荷セル・ケーブル３つを介して
増幅器３の入力に与えられる６そうでなく、ソレノイド
３７が電力増幅器１つによって附勢された場合には、プ
ローブ１とハウジング３５との間の機械的接続は解放さ
れ、その結果、プローブ・フック２５によって構成要素
リードに及ぼされていた力もまた、開放される。

さて、第１図に戻ると、上述したように主比較器５は、
プローブ１によって構成要素リードに与えられている力
が所望の力に対応したとき、出力信号を生成する。リー
ドの完全性を検査するために、上述したようにリードが
例えば３秒のあらかじめ設定された時間間隔の間、所望
の力に耐え得るかどうかを決定しなければならない、こ
の目的のため、主比較器５の出力は、カウンタ可能化も
しくはゲート回路４１の制御入力に接続され、該回路４
１は、発振器４３の出力と、１つもしくは複数のカウン
タ４５の入力との間に接続されている。正しい力がプロ
ーブ１によって与えられているということを示す出力信
号を主比較器５が生成している限り、発振器４３からの
出力パルスは、カウンタ可能化もしくはグー１〜回路４
１を介してカウンタ４５へ通され、該カウンタ４５がパ
ルスを連続的に計数するようにする。

カウンタ４５の状態は、タイミング論理回路４７によっ
て連続的に監視され、該タイミング論理回路４７は、カ
ウンタ４５が検査のための所定のもしくはあらかじめ設
定された例えば３秒の時間間隔に対応する計数状態に達
したときはいつも出力信号を生成する。タイミング論理
回路４７からの出力信号は次に、検査が完了した、すな
わち所望の力が所望の時間間隔らしくは期間、電気的構
成要素のリードに与えられたという指示を提供するため
に、指示装置に与えられる。第１図に示されるように、
タイミング論理回路４７からの出力信号は、スピーカ５
１を介して可聴指示を生成するよう音発生器４９を附勢
するため、及び発光ダイオード（ＬＥＤ）のような視覚
指示器５５をオンするラッチ回路５３を附勢するため、
の双方に使用される。好ましくは、タイミング論理回路
４７は、例えば２秒の短い期間だけ出力信号を生成し、
それ故、音発生器４９は、この期間の間附勢されるだけ
である。他方、ラッチ５３と１、従って指示器５５によ
って与えられる視覚指示とは、与えられた力が主比較器
５のスレショールド・レベル以下、例えば解放されたと
いうことを示す主比較器５からの出力信号によって、ラ
ッチ５３がリセットされるまで附勢されたままである。

検査の終わりに、カウンタ４５をリセットするために、
主比校２Ｓ５の出力はまた、リセット倫理回路５７を介
してカウンタ４５のリセット入力に接続される。さらに
、リセット論理回路５７はまた、主比較器５が出力信号
を生成するためにトリガされた後のいずれかの時点で、
プローブのオペレータによって与えられている力が主比
較器５に組み入れられているヒステリシスより低い値に
下げられるべきであるならば、自動的にカウンタ４５を
リセットする。従って、このような場合。

リセット論理回路５７は、カウンタ４５が自動的にリセ
ットされ、かつタイミング　サイクルが始めから再度開
始されるようにし、このようにして検査結果の正確さを
確実にしている。

最後に、与えられた力、すなわち所望のあらがしめ定め
られた力が過度のＩＣｌ３間、構成要素リードに与えら
れず、かつ構成要素リードを損傷する可能性がないのを
確実にするために、カウンタ４５の状態は超過計数論理
回路５９によって追加的に連続監視され、該超過計数論
理回路は、カウンタ４５の状態が検査のために使用され
た期間より大きいもう１つの与えられた期間に対応した
ときはいつでも出力信号を生成する１例えば６秒に対応
する計数状懲において生成され得る超過計数論理回路５
９からの出入信号は、電力増幅器１９に与えられ、該電
力増幅器１９を附勢してソレノイド３７（第２図）を附
勢し、プローブ１がハウジング３５から外されて、構成
要素リードに与えられている力を解放するようにする。

さて、第３図及び第４図は一緒になって、第１図にブロ
ック形態で示した回路を実現するための回路図の好適な
実施例を示しており、図中、同一要素を表し得るものに
は同ｌＺ参照数字を使用している。第３図及び第４図を
参照すると、負荷セル２７（第２図）の信号端子は増幅
ＰＩ３の入力に与えられ、第３図に示されるように、該
増幅器３は演算増幅１１によって実現されている。好ま
しくは、示されているように、増幅器３には、増幅器の
ゼロ調節を可能にするための回路６１と、増幅器の入力
端子を横切って接続され、かつ増幅器３の換算を可能と
するように選沢されている抵抗器６３とが設けられてい
る。示されたように、比較器５．７、及び９の各々は、
同様にそれぞれの演算増幅器で実現されているか、もし
くは高／低スレショ−ルド比較器７の場合においては、
低スレショールド値及び高スレショールド値のためのそ
れぞれ２つの演算増幅器７′と７”によって実現されて
いる。それぞれの比較器５．７及び９の演算増幅器は、
各々が、増幅器３の出力に接続された正の入力と、図示
された回路においては９ボルトであ＋る作動電圧Ｖの電源に接続された負の入力とを有してい
る。さらに示されているように、比較器５．７及び９を
形成している各々の演算増幅器の負の入力は、種々の比
較器に対して所望の設定点を提供するように、例えば主
比較器５に接続された多位置スイッチ６５のような、そ
れぞれの多位置スイッチに接続されている。示されるよ
うに、第１図のブロック１１に対応するそれぞれの多位
置スイッチの可動接点は、すべて機械０り）に−緒に接
続され、それ故、対応の適当な所望の設定点が同時に各
々の比較器に供給される。第３図から分かるように比較
器５は、所望のヒステリシスを与えるようにその出力と
その負の入力との間に接続されたフィードバック回路６
７を有しているという点において残りの比較器とは異な
っている。

高及び低比較器７″及び７″の出力は各々、それぞれの
指示器回路１３゛に接続されており、各指示器回路１３
゛は、トランジスタ７１のエミッターコレクタ通路に接
続された発光ダイオード６９を含んでいる。他方、高比
較器９の出力は、作動電圧源を横切ってソレノイド３７
（第２図）のコイル７５と直列に接続されたエミッター
コレクタ通路を有するもう１つのトランジスタ７３のベ
ースに接続されている。

第３図に示すように、増幅器３の出力は、第１図のアナ
ログ−ディジタル変換２″に１５に接続されて良く、こ
の場合、２つの比較器７″及び７”とそれらに関連の指
示器とは、所望ならば除去されて良い。

主比較器５の出力は、第１図の可能化回路４１を構成す
るＡＮＤゲート（第４図）の一方の入力に接続される。

ＡＮＤゲート４１の他方の入力は、例えば集積回路ＭＭ
５３６９のような集積回路４３゛の出力、すなわち端子
番号１に接続され、集積回路４３°は、端子番号５及び
６に接続されたクリスタル回路と一緒になって、第１図
の発振器４３を構成しており、その出力に６０Ｈｚの方
形波を出力する。ＡＮＤゲート４１からの出力信号は、
第１図のカウンタ４５を一緒になって構成している３つ
の直列接続されたカウンタ７７．７９及び８１の最初の
カウンタのカウント入力に与えられる。３つのカウンタ
７７．７９及び８１は各々、例えば集積回路番号７４Ｃ
９０のようなそれぞれの集積回路によって実現されてお
り、該集積回路は、第４図に示すように接続されたとき
、カウンタ７７が６で除算を行い、そしてカウンタ７９
が１０で除算を行うようにする。３つのカウンタ７７．
７９及び８１は、比較２ｉｉ５（第３図）の出力と、３
つのカウンタ回路７７．７つ及び８１の適当な端子との
間に接続されたインバータ５７によってリセットされる
。

第４図に示されるように、第１１］のタイミング論理回
路４７は、カウンタ８１の適当な端子に接続された３つ
の入力を各々が有している一対のＡＮＤゲート８３及び
８５と、該ＡＮＤゲート８３及び８５の出力に接続され
た入力を有しているＯＲゲート８７とによって形成され
ている。ＡＮＤゲート８３及び８５をカウンタ８１に図
示のように接続することによって、ＯＲゲート８７は、
カウンタ８１が３秒に対応する計数値に達したとき出力
信号を生成し、この出力信号をその後２秒間維持する。

ＯＲゲート８７からの出力信号は、第１図の音発生器４
つを構成している音発生器集積回路番号５５５のような
ｆ、積回路のビン番号４に与えられ、そして該集積回路
の出力ピン番号３はスピーカ５１に接続されている。Ｏ
Ｒゲート８７の上刃はまた第１図のラッチ５３を構成し
ている、例えばＩＣ７４Ｃ７４のようなもう１つの集積
回路にも接続され、そして該集積回路の出力ビン番号６
はもう１つの発光ダイオード指示回路、すなわち指示？
；５５に接続されている。ラッチ５３を形成している集
積回路のリセット端子、すなわちピン番号１は、適当な
時刻においてラッチ５３をリセットするために、同様に
比較器５（第３図）の出力に接続される。最後に第１図
の超過計数論理回路５９は、カウンタ８１が６秒に対応
する計数に達したとき■力信号を出すように、カウンタ
８１のそれぞれのビンに適当に接続される３つの入力を
有した唯１つのＡＮＤゲートによって実現される。ＡＮ
Ｄゲート５つの出力は適当な時間においてソレノイド・
コイル７５を附勢するように、トランジスタ７３（第３
図）のベースに接続される。

理解され得るように、上述の装置は、検査に先立って構
成要素を収り外す必要がなく、かつ要素に過度の力を与
えることなく、作動装置の電気回路にすでに取り付けら
れている電気的構成要素のリードの完全性を検査するた
めの簡単でかつ信頼性のある装置を提供している。この
ような構成要素の振動の完全性を（ｓｅｉｓｍｉｃ　ｉ
ｎｔｅｇｒｉｔｙ）を検査もしくは確認するために、地
震によってその構成要素のリードに及ぼされる予想され
る最大の力に対応する所望の大きさの力が、例えばフッ
ク２５にリードを係合させることによって、そして所望
の力が生成されて比較器がトリガされるまで、ハウジン
グ３５に引つ張りを及ぼすことによって、最初にリード
に与えられる。この所望の力は次に、例えば地震の最大
の力のおおよその期間に対応するあらかじめ設定された
期間、所望の与えられた力が要素レベルに与えられたと
いうことを指示器５１及び５５の１つもしくは双方が示
すことによって指示が提供されるまで、オペレータによ
って維持される。検査のために与えられた、もしくはあ
らかじめ設定された期間は、概して、おおよその期間に
、地震の強い活動もしくは最大の力の余裕を加えた約２
から４秒の範囲である。構成要素のリードに与えられる
べき所望の力は、構成要素の大きさに基づいである範囲
まで変化するであろう。

しかしながら所望の力は、概して、小さい構成要素に対
しては０．９１Ｋｇ　（約２ボンド）から、大きい構成
要素に対しては２．３Ｋｇ　（約５ボンド）までの範囲
である。

構成要素リードの振動の完全性を確認する指示が行われ
た後、与えられた力は取り除かれるか、解放されるかす
る。もちろん、もし所望のあらかじめ設定された力が、
あらかじめ設定された期間、リードに与えられることが
できないならば、これは、構成要素が地震の発生時故障
してしまったであろうので取り替えの必要があったとい
う指示であり、この取り替えは今完全状態において行う
ことができる。検査下の構成要素が、不必要に損傷され
がちな過度の力を受けることから保護するために、もし
所望の大きさの力が１７１認の指示が提供された後、さ
らなる期間、与えられているならば、もしくは、もし過
度の力が検査手続き中、いつでも与えられているならば
、与えられた力は自動的に解放される。

この発明の上述の記載は、種々の変更、変化及び適用が
可能であり、このことは、この発明の意味及び範囲内に
おいても理解されるよう意図されている。

【図面の簡単な説明】

第１図は、この発明の好適な実施例による電子的構成要
素のリードの地震に対する完全性を確認するための装置
を示すブロック回路図、第２図は、第１図に示されたこ
の発明の好適な実施例における、力を与えて測定する装
置、すなわちプローブ及びプローブ力解放機構を示す断
面構成図、第３図及び第４図は一緒になって、第１図に
示されたこの発明の好適な実施例を詳細に示す回路図で
ある６図において、１はプローブ、５は１比１１ｉ！　
２Ｂ、７は高／低スレショールド比’１１　器、９は高
比串交器、１１は切換可能設定点、１３は指示器、１７
はディジタル読み出し指示器、２１は力解放回路、２３
は棒、２５はフック、２７は負荷セル、２つはキーパ−
１３５はハウジング、３７はソレノイド、４３は発振器
、４５はカウンタ、４７はタイミング論理回路、５７は
リセット論理回路、５つは超過計数論理回路である。

Claims

【特許請求の範囲】

（１）回路内に接続された電子構成要素のリードに力を
与え、該与えられた力の大きさに対応する第１の出力信
号を生成する第１の手段（１）を備えた、電子構成要素
のリードの振動に対する完全性を確認するための装置に
おいて、前記第１の出力信号に応答して、与えられた力の大きさ
が所望のあらかじめ設定された値にあるときに第２の出
力信号を出力する第２の手段（５）と、前記第２の出力信号に応答して、該第２の出力信号があ
らかじめ設定された所望期間存在するときに指示を出力
する第３の手段（４７）と、前記第１の出力信号に応答
し、前記第１の手段によって与えられた力があらかじめ
設定された最大の値を超えたならば、該与えられた力が
解放されるようにして前記第１の手段に接続される第４
の手段（９）と、前記第２の出力信号に応答して、前記所望期間の後、前
記第２の出力信号がもう１つのあらかじめ設定された期
間存在したとき、前記第１の手段によって与えられた力
が解放されるようにする第５の手段（５９）と、を備えたことを特徴とする電子構成要素のリードの振動
に対する完全性を確認するための装置。
（２）前記第１の手段は：電子構成要素のリードに係合
して力を与える係合手段、及び前記係合手段に接続され
て前記与えられた力を測定し、前記第１の出力信号を生
成する負荷セルを含んだ力プローブと；ハウジングと；
前記負荷セルを含んだ前記プローブの部分を通常前記ハ
ウジングに接続する解放可能接続手段と；を備え、前記
第４及び第５の手段は各々、前記解放可能接続手段に接
続されてそれを制御し、それが前記ハウジングから前記
プローブを外すようにする特許請求の範囲第１項記載の
電子構成要素のリードの振動に対する完全性を確認する
ための装置。
（３）前記係合手段は、一端で前記構成要素リードに係
合するためのフックを有する棒を備え、前記負荷セルは
前記棒の他端に接続されて軸方向に相対移動するように
前記ハウジング内に延び、前記プローブはさらに、前記
負荷セルに接続されてそれと一緒に移動するキーパーを
含み、そして前記解放可能接続手段は、前記ハウジング
に装着されると共に前記第４及び第５の手段からの出力
信号に応答して、通常前記ハウジングと相対的な前記負
荷セルの軸方向の移動を阻止するように前記キーパーに
係合する手段を含んでいる特許請求の範囲第２項記載の
電子構成要素のリードの振動に対する完全性を確認する
ための装置。