JPS62283699A - Manufacture of multilayer interconnection board - Google Patents

Manufacture of multilayer interconnection board

Info

Publication number
JPS62283699A
JPS62283699A JP12679486A JP12679486A JPS62283699A JP S62283699 A JPS62283699 A JP S62283699A JP 12679486 A JP12679486 A JP 12679486A JP 12679486 A JP12679486 A JP 12679486A JP S62283699 A JPS62283699 A JP S62283699A
Authority
JP
Japan
Prior art keywords
layer
forming
group
formula
gold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12679486A
Other languages
Japanese (ja)
Inventor
達哉 中島
愛 英夫
鶴田 直宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Chemical Industry Co Ltd
Original Assignee
Asahi Chemical Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Chemical Industry Co Ltd filed Critical Asahi Chemical Industry Co Ltd
Priority to JP12679486A priority Critical patent/JPS62283699A/en
Publication of JPS62283699A publication Critical patent/JPS62283699A/en
Pending legal-status Critical Current

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Polymerisation Methods In General (AREA)
  • Macromonomer-Based Addition Polymer (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 3、発明の詳細な説明 〔産業上の利用分野〕 本発明は、多層配線基板の製造方法に関し、特に高密度
実装を要求されるコンピューター等のプリント回路基板
や、LSI実装用の回路モジュール等に使用される多層
基板を、高性能高信頼性でかつ経済的に製造する方法に
関する。
Detailed Description of the Invention 3. Detailed Description of the Invention [Field of Industrial Application] The present invention relates to a method for manufacturing a multilayer wiring board, and is particularly applicable to printed circuit boards such as computers that require high-density packaging, and LSI The present invention relates to a method for economically manufacturing a multilayer board used for circuit modules and the like for mounting with high performance and high reliability.

〔従来の技術〕[Conventional technology]

従来、コンピューターや通信機器等に使用される回路基
板としては、ガラス繊維にエポキシ樹脂やポリイミド樹
脂を含浸させたものの両面に銅箔を設けた基板があり、
又、配線密度を上げるため内層にも導体パターン層を設
け、各層の導体パターンをスルーホールメッキで接続さ
せた多層プリント回路基板がある。或いは、アルミナセ
ラミックやガラス等の無機絶縁基板の面上に印刷方式に
て金属パターン層を形成した厚膜配線基板、更には樹脂
基材や無機絶縁基板の面上にメッキや蒸着等の方式にて
金属パターン層を形成した、所謂薄膜配線基板が用いら
れている。
Conventionally, circuit boards used in computers, communication equipment, etc. have been made of glass fiber impregnated with epoxy resin or polyimide resin, with copper foil on both sides.
Furthermore, there is a multilayer printed circuit board in which a conductor pattern layer is also provided on the inner layer to increase the wiring density, and the conductor patterns in each layer are connected by through-hole plating. Alternatively, a thick film wiring board with a metal pattern layer formed by a printing method on the surface of an inorganic insulating substrate such as alumina ceramic or glass, or a method such as plating or vapor deposition on the surface of a resin base material or inorganic insulating substrate. A so-called thin film wiring board in which a metal pattern layer is formed is used.

これらの方式の場合、導体パターン層の上下間の接続の
為に絶縁層をドリル又はパンチングにより穴開は加工を
行い、この大円をメッキ法や導電性を有する材料で穴埋
めする方法がとられてきたが、ドリル径やパンチングピ
ンの微小化の限界から超高密度配線が困難となっている
In these methods, holes are made by drilling or punching in the insulating layer for connection between the top and bottom of the conductor pattern layer, and the holes are then filled with plating or a conductive material. However, ultra-high-density wiring has become difficult due to the limits of miniaturization of drill diameters and punching pins.

近年超大型コンピューターの高速演算化の為に超高密度
配線技術の要求が高く、これに対して絶縁層やバイアホ
ール(スルーホール)形成にLSIで用いられるドライ
エツチングや湿式1・ノチング技術を応用して微細化を
図っているが、プロセスが複雑なために製造コストが著
しく高いものとなり、実用化が困難となっている。又、
湿式1・ノチング法はフォトレジストを用いて絶縁層を
エツチングするため、約45°のテーパー角をもったバ
イアホールしか形成できず、絶縁層の膜厚にバイアホー
ル径が依存する欠点を有し、例えば膜厚20μmの絶縁
層に対し小径を20μm確保するには大径は60μmに
なり、高密度実装への阻害要因になっている。
In recent years, there has been a high demand for ultra-high-density wiring technology for high-speed calculations in ultra-large computers, and in response to this demand, we have applied dry etching and wet type 1/notching techniques used in LSI to form insulating layers and via holes (through holes). However, due to the complexity of the process, the manufacturing cost is extremely high, making it difficult to put it into practical use. or,
Since the wet type 1 notching method uses photoresist to etch the insulating layer, it can only form via holes with a taper angle of approximately 45°, and has the disadvantage that the diameter of the via hole depends on the thickness of the insulating layer. For example, in order to secure a small diameter of 20 μm for an insulating layer with a thickness of 20 μm, the large diameter must be 60 μm, which is an impediment to high-density packaging.

この欠点を解決するためにフォトレジストをそのまま絶
縁層として用いる試みがなされ、例えば特開昭58−1
19695号公報に開示されている。しかしながら開示
された樹脂の耐熱性が低いために、LSIを実装する際
にかかる熱に耐えられず、信頼性を欠く欠点を存してい
る。
In order to solve this drawback, attempts have been made to use photoresist as it is as an insulating layer.
It is disclosed in Japanese Patent No. 19695. However, since the heat resistance of the disclosed resin is low, it cannot withstand the heat applied when LSI is mounted, and has the drawback of lacking reliability.

更に、フォトレジストに耐熱性を付与するために、感光
性ポリイミド前駆体を用いることが容易に考えられる。
Furthermore, it is easily conceivable to use a photosensitive polyimide precursor to impart heat resistance to the photoresist.

しかしながら、特開昭54−145794号公報、特開
昭57−168942号公報等に記載された感光性ポリ
イミド前駆体を用いた場合、ポリマー溶液の粘度が高く
なるため、LSI実装用多層基板用途に必要な10cr
m以上の膜厚が容易に得られず、不適当である。
However, when the photosensitive polyimide precursor described in JP-A-54-145794 and JP-A-57-168942 is used, the viscosity of the polymer solution becomes high, so it is not suitable for multilayer substrates for LSI mounting. 10cr required
It is not easy to obtain a film thickness of m or more, which is inappropriate.

又、特公昭55−30207号公報、特公昭55−41
422号公報、特開昭59−219330号公報等に記
載された感光性ポリイミド前駆体を多層配線板の絶縁層
として用いた場合、高密度なバイアホールを有する高耐
熱性の絶縁層が容易に形成できるが、特願昭59−24
2494号公報に記載されている多層配線板の製造方法
によると、特に、配線層を銅又は金で形成した場合、銅
、金とポリイミドの接着力が低いため、配線層が絶縁層
から剥離し易く信頼性に欠けると云う゛問題点を有して
いる。
Also, Special Publication No. 55-30207, Special Publication No. 55-41
When the photosensitive polyimide precursor described in JP-A-422, JP-A-59-219330, etc. is used as an insulating layer of a multilayer wiring board, a highly heat-resistant insulating layer having a high density of via holes can be easily created. Although it can be formed, the patent application
According to the method for manufacturing a multilayer wiring board described in Publication No. 2494, especially when the wiring layer is formed of copper or gold, the wiring layer may peel off from the insulating layer because the adhesive strength between copper, gold, and polyimide is low. However, it has the problem that it is easy to use and lacks reliability.

更に2層以上の導体層を銅で形成した場合、感光性ポリ
イミドを熱処理して高絶縁化する工程において、雰囲気
中の酸素によって下層の導体層が特にバイアホール部に
おいて酸化され易く問題となる。又、通常の使用環境下
においても、雰囲気中の水分と酸素により、露出部の銅
配線が酸化を受ける恐れがあり、十分な信頼性が得られ
¥tG1゜〔発明が解決しようとする問題点〕 本発明は上記の欠点を除き、極めて微小径のツマイアホ
ールを精度良く形成し、又、信頼性にも優れた多層配線
基板を効率よく形成することを可能にした高密度実装に
適した配線基板の製造方法を提(共することを目的とす
る。
Furthermore, when two or more conductor layers are formed of copper, the lower conductor layer is likely to be oxidized by oxygen in the atmosphere, especially in the via hole portion, which poses a problem in the process of heat-treating the photosensitive polyimide to make it highly insulative. Furthermore, even under normal usage environments, exposed copper wiring may be oxidized by moisture and oxygen in the atmosphere, so sufficient reliability cannot be achieved. [Problems to be Solved by the Invention] ] The present invention eliminates the above-mentioned drawbacks, and provides a wiring board suitable for high-density mounting, which enables the formation of extremely small-diameter Zumaia holes with high accuracy and the efficient formation of a multilayer wiring board with excellent reliability. The purpose is to share the manufacturing method.

〔問題点を解決するための手段〕[Means for solving problems]

耶ち、本発明は、(イ)下地基板の表面に導電性7くタ
ーンを形成する工程(導電層形成工程)、(ロ)該導電
層上に、一般式(I) 3式中のXは<2+n)fi[[iの炭素環式基又は複
素環式基、Yは(2+m)iiltiの炭素環式基又は
複素を有する基、Wは熱処理により一〇〇ORのカルボ
ニル基と反応して環を形成し得る基、nは1又は2、m
はOll又は2であり、かつ、C0ORとZは互いにオ
ルト位又はペリ位の関係にある〕又は一般式(n) 〔但し、式中人は4 (i[[iの炭素環式基又は複素
環式基を示し、Bは2価の炭素環式基又は複素環式基を
示す。〕 で示される繰り返し単位を有する光架橋性重合体層を設
け、該層上にフォトマスクを介して光照射し、現1象に
よりバイアホールを形成し、引続き該層を熱処理して高
絶縁化する工程(絶縁層形成工程)、 (ハ)該絶縁層の表面に、ニッケル、クロム、クロム金
より選ばれた配線層用下地層を形成する工程(下地層形
成工程)、 (ニ)更に該下地層の表面に金の導体回路を形成し、バ
イアホールを介して下層の導電性パターンと電気的に接
続する工程(配線層形成工程)からなることを特徴とす
る多層配線基板の製造方法に関するものである。
Therefore, the present invention provides (a) a step of forming seven conductive turns on the surface of a base substrate (conductive layer forming step), (b) a step of forming X in the general formula (I) 3 on the conductive layer. <2+n)fi a group capable of forming a ring, n is 1 or 2, m
is Oll or 2, and C0OR and Z are in the ortho or peri position relationship with each other] or the general formula (n) [wherein the person in the formula is 4 (i [carbocyclic group or hetero represents a cyclic group, and B represents a divalent carbocyclic group or a heterocyclic group.] A photocrosslinkable polymer layer having a repeating unit represented by is provided, and light is applied onto the layer through a photomask. irradiation, forming a via hole by the phenomenon, and then heat-treating the layer to make it highly insulating (insulating layer forming step); (d) further forming a gold conductor circuit on the surface of the underlying layer, which is electrically connected to the conductive pattern in the lower layer through the via hole; The present invention relates to a method for manufacturing a multilayer wiring board characterized by comprising a connecting step (wiring layer forming step).

本発明の導電層形成工程とは、アルミナセラミック板、
ガラス板、樹脂或いはホーローで絶縁処理されたアルミ
、鉄などの金属板、ガラス布基材エポキシ基板、ガラス
布基材ポリイミド基板、ポリイミドフィルム等から選ば
れた下地基板の表面に、メッキ法、蒸着法、スパッタ法
、スクリーン印刷法、加圧接着法等で銅、銀、金、アル
ミニウム、モリブデン等の導電性パターンを形成する工
程である。
The conductive layer forming process of the present invention includes an alumina ceramic plate,
Plating or vapor deposition on the surface of a base substrate selected from glass plates, metal plates such as aluminum or iron insulated with resin or enamel, glass cloth-based epoxy substrates, glass cloth-based polyimide substrates, polyimide films, etc. This is a process in which a conductive pattern of copper, silver, gold, aluminum, molybdenum, etc. is formed by a method such as a method, a sputtering method, a screen printing method, or a pressure bonding method.

導体形成の具体列を示すと、下地基板を有機溶剤、酸或
いはアルカリ水溶液から選ばれた洗浄剤で洗f争するか
、或いは酸素、四弗化炭素等を含むガスを用いプラズマ
エツチングにて表面をクリーニングする。その後、スパ
ッタリング装置を用いクロム、銅、金、ニッケル、アル
ミ等から選ばれた金属をターゲットとし、単層ないしは
複層を下地基板の上に沈着させる。スパッタリングを用
いた場合、下地基板と導体の接着力が優れたものとなる
。又、蒸着↓こより下地基板に導体を形成することも可
能である。更にこの導体層の上に電気メッキ等により金
等の導体金属を沈着させ導体厚さを厚くする方法も可能
である。プロセス的に優れた方法としては、下地基板に
無電解メッキでニッケル又は銅又は金層を形成した後、
メンキレジストを用いパターンメッキ法により導電性パ
ターンを形成する方法が挙げられる。
Specifically, the conductor is formed by cleaning the underlying substrate with a cleaning agent selected from organic solvents, acids, or aqueous alkaline solutions, or by plasma etching using a gas containing oxygen, carbon tetrafluoride, etc. Clean. Thereafter, a sputtering device is used to deposit a single layer or multiple layers on the base substrate using a metal selected from chromium, copper, gold, nickel, aluminum, etc. as a target. When sputtering is used, the adhesive strength between the base substrate and the conductor is excellent. It is also possible to form a conductor on the underlying substrate by vapor deposition. Furthermore, it is also possible to increase the thickness of the conductor by depositing a conductive metal such as gold on the conductor layer by electroplating or the like. An excellent method in terms of process is to form a nickel, copper or gold layer on the base substrate by electroless plating, and then
A method of forming a conductive pattern by a pattern plating method using a Menki resist may be mentioned.

更に、コスト的に有利な方法としては、銅箔等の金属箔
をラミネートし、化学エツチングによりパターンを形成
する方法や、スクリーン印刷で導電性材料を印刷しパタ
ーンを形成する方法が挙げろれる。
Furthermore, cost-effective methods include a method of laminating metal foil such as copper foil and forming a pattern by chemical etching, and a method of printing a conductive material by screen printing to form a pattern.

この導電層形成工程において、導体だけでなく通常厚膜
インキと称せられているペーストにより、砥抗体パター
ンやコンデンサーパターンを形成し、機能回路を形成す
ることも可能である。
In this conductive layer forming step, it is also possible to form a functional circuit by forming an abrasive pattern or a capacitor pattern using not only a conductor but also a paste commonly called thick film ink.

又、必要に応じて導電層上に保護層を形成しても良い。Further, a protective layer may be formed on the conductive layer if necessary.

即ち、感光性ポリイミド前駆体の紫外線吸収率が高いた
め、導電層が銅のような反射率の低い金属が下地の場合
は、露光、現像後、バイアホールの形状が逆テーパ(ハ
ングオーバー)になり易く、配線層を形成する際の障害
となる。
In other words, because the photosensitive polyimide precursor has a high ultraviolet absorption rate, if the conductive layer is based on a metal with low reflectivity such as copper, the shape of the via hole will become a reverse taper (hangover) after exposure and development. This easily occurs and becomes an obstacle when forming a wiring layer.

金属の+N類としては、クロム、クロム金、モリブデン
、タングステン、アルミニウム、チタン、パラジウム、
白金、ニッケル等が例として挙げられる。
+N metals include chromium, chromium gold, molybdenum, tungsten, aluminum, titanium, palladium,
Examples include platinum and nickel.

形成法は、例として、基着法、スパッタリング法、CV
D法、電解フレキ法、無電解メッキ法等が挙げられる。
Formation methods include, for example, base deposition method, sputtering method, CV
Examples include D method, electrolytic flexible method, electroless plating method, and the like.

これらの方法を用いて、導電層上に通常のフォトリソグ
ラフィーの手法により、厚さ10オングストロームから
10ミクロンの保護層を形成できる。
Using these methods, a protective layer with a thickness of 10 angstroms to 10 microns can be formed on the conductive layer by a normal photolithography technique.

本発明の絶縁層形成工程とは、光架橋性重合体を絶縁層
として用い微細バイアホールを形成する工程である。以
下に、さらに詳しく述べる。
The insulating layer forming step of the present invention is a step of forming fine via holes using a photocrosslinkable polymer as an insulating layer. This will be explained in more detail below.

まず、一般式(1) 又は一般式(n) Oo で示される繰り返し単位を有する重合体に、必要ならば
ミヒラーズケトン等の紫外線吸収ピーク波長が300〜
500nmにある増感剤を加え、ジメチルホルムアミド
、N−メチルピロリドン等の溶?J&こン容解し、スピ
ンコーター、ロールコータ−1或いはスクリーン印刷機
等の塗布機を用いて導電層が形成された基板の上に塗布
し、熱風乾燥機やホットプレート等を用い溶剤を除去し
塗膜を形成させる。
First, if necessary, a polymer having a repeating unit represented by general formula (1) or general formula (n) Oo with an ultraviolet absorption peak wavelength of 300 to 300, such as Michler's ketone, is added.
Add a sensitizer at 500 nm and dissolve dimethylformamide, N-methylpyrrolidone, etc. J & Co., Ltd., coat it on the substrate on which the conductive layer is formed using a coating machine such as a spin coater, roll coater 1 or screen printer, and remove the solvent using a hot air dryer, hot plate, etc. to form a coating film.

続いてフォトマスクを使用し、バイアホール部以外の部
分に紫外線を照射し硬化させる。好ましく二よ、続いて
特願昭60−6613号明細書に記載されているように
熱処理を加えるのが良い。この熱処理により光硬化部が
更に架橋して現像液に膨潤し難くなり、現像後高密度な
パターンが得られる。
Next, using a photomask, the parts other than the via holes are irradiated with ultraviolet rays and cured. Preferably, heat treatment is then applied as described in Japanese Patent Application No. 60-6613. This heat treatment further crosslinks the photocured portion, making it difficult to swell in the developer, resulting in a high-density pattern after development.

温度は好ましくは50℃〜140℃で、未露光部がゲル
化しない温度が良い。時間は好ましくは1秒〜1時間、
更に好ましくは5分〜20分が良い。次にγ−ブチロラ
クトン、N−メチルピロリドン等の現@液、イソプロピ
ルアルコール、キシレン等のリンス液で未露光部を現像
除去してバイアホールを形成し、200〜450″Cの
熱処理により耐熱性の優れだ絶縁層を形成する。
The temperature is preferably 50°C to 140°C, preferably a temperature at which the unexposed areas do not gel. The time is preferably 1 second to 1 hour.
More preferably, the time is 5 minutes to 20 minutes. Next, the unexposed areas are developed and removed using a developing solution such as γ-butyrolactone or N-methylpyrrolidone, or a rinsing solution such as isopropyl alcohol or xylene to form a via hole, and a heat-resistant Forms an excellent insulating layer.

一般式(1)で表される繰り返し単位を有する重合体に
おいて、式中のXは3又は4(il[iの炭素環式基又
は複素環式基であって、このようなXとしては、例えば
ベンゼン環やナフタレン環、アントラセン環などの縮合
多環芳香族、ピリジン、チオフェンなどの複素環式基、
及び一般式(■、)’n−X、−=:紅     (I
II)1はO又は1、X2はCH3、又はCFsである
〕で示される基などが挙げられる。
In a polymer having a repeating unit represented by the general formula (1), X in the formula is a carbocyclic group or a heterocyclic group of 3 or 4 (il [i), and such X is For example, fused polycyclic aromatics such as benzene rings, naphthalene rings, anthracene rings, heterocyclic groups such as pyridine and thiophene,
and general formula (■,)'n-X, -=: red (I
II) 1 is O or 1, X2 is CH3, or CFs], and the like.

これらの中で炭素数6〜14の芳香族炭化水素基や、X
lが−fCHぢ(lは0又は1である)、CF。
Among these, aromatic hydrocarbon groups having 6 to 14 carbon atoms,
l is −fCHぢ (l is 0 or 1), CF.

1)で示される基が好ましく、更に式 前記一般式(1)におけるYは、2.3、又は41i1
5の炭素環式基又は複素環式基であって、このようなも
のとしては、例えばナフタレン、アントラセンなどに由
来する炭素数10〜1日の21i![iの芳香族炭化水
素基環、ピリジン、イミダゾールなどに由来する複素環
式基及び式 13        Y、             
    Y4        Y番〔式中のYlはH,
CHs  、(CH3)CH,0CHs、C○OH、ハ
ロゲン原子又はS O3H、Yzは+CH2卑(ただし
pはO又は1である)、−8O,−2H3 CF。
A group represented by formula (1) is preferable, and Y in the above general formula (1) is 2.3 or 41i1
5 carbocyclic or heterocyclic group, such as 21i! having a carbon number of 10 to 1 day derived from naphthalene, anthracene, etc. [i aromatic hydrocarbon group ring, heterocyclic group derived from pyridine, imidazole, etc. and formula 13 Y,
Y4 Y number [Yl in the formula is H,
CHs, (CH3)CH,0CHs, C○OH, halogen atom or SO3H, Yz is +CH2 base (however, p is O or 1), -8O, -2H3CF.

Y3及び4は、H,CH3、CzHlI、 OC)b、
ハロゲン原子、C00HSSO,H又はNO2、′1′
11及びY6はHlCN、ハl:lゲン原子、CH3、
OCH3、S 03H又ハOHである〕 で示される基などが挙げられる。これらの中で炭素数1
0〜14の2価の芳香族炭化水素環や、Y2が−S O
,−1−〇−又は−3−で、かツY3及び盲が共に水素
原子である式(&)で示される基が好ましく、更に式 で示される基が好ましい。
Y3 and 4 are H, CH3, CzHlI, OC)b,
Halogen atom, C00HSSO, H or NO2, '1'
11 and Y6 are HlCN, halogen atom, CH3,
OCH3, S03H or haOH] and the like. Among these, carbon number 1
0 to 14 divalent aromatic hydrocarbon ring, Y2 is -SO
, -1-〇- or -3-, a group represented by the formula (&) in which both Y3 and the blind are hydrogen atoms is preferred, and a group represented by the formula is more preferred.

又、Rとして用いる反応性炭素−炭素二重結合を有する
基としては、例えば、 OR” OHOR’ R”  CH= CHz           (I[
Ig)OR’ 〔式中のRoは水素原子又はメチル基、R”は炭素数1
ないし3のアルキレン基、nは1又は2を表す。〕 (L)の例としては、 −CH2−CH2−0−C−CH=CH。
Further, as a group having a reactive carbon-carbon double bond used as R, for example, OR"OHOR'R" CH= CHz (I[
Ig)OR' [In the formula, Ro is a hydrogen atom or a methyl group, R'' has 1 carbon number
to 3 alkylene groups, n represents 1 or 2. ] Examples of (L) include -CH2-CH2-0-C-CH=CH.

  CH3 (■ωの例としては、 −CH,−O−CH喧l −CH,−CH,−CXCH−C八 (IIl、)の例としては、 OHO (■、)の例としては、 −CH2−CH−C)4 − CHz −CHz−CH−CH2 (−)の例としては、 0CHa −CH,−CH,−N H−C−CH= CH2などが
挙げられる。
CH3 (As an example of ω, -CH, -O-CH) As an example of -CH, -CH, -CXCH-C8 (IIl,), OHO As an example of (■,), -CH2 -CH-C)4-CHz -CHz-CH-CH2 (-) Examples include 0CHa-CH, -CH, -NH-C-CH=CH2, and the like.

前記一般式(I)におけるWは、熱処理によりROH(
Rは前記と同じ意味をもつ)を脱離せしめるに際し、−
COORのカルボニル基と反応して環を形成し得る基で
あって、このようなものとしては、特に−C−N H2
A<好適である。又、nとしては、2が好ましい。
W in the general formula (I) can be converted to ROH (
R has the same meaning as above), -
A group capable of forming a ring by reacting with the carbonyl group of COOR, such as -C-N H2
A<suitable. Moreover, as n, 2 is preferable.

一般式(n)で表される重合体は、例えば、特願昭60
−138763号、特願昭61−33449号の明II
I書に記載されている感光性ポリイミドが挙げられる。
The polymer represented by the general formula (n) is, for example,
-138763, Mei II of patent application No. 61-33449
Examples include photosensitive polyimides described in Book I.

式(II)において、Aとしては、炭素数6ないし20
の芳香族炭化水素基もしくは構造式xbで示される基が
好ましい。
In formula (II), A has 6 to 20 carbon atoms.
is preferably an aromatic hydrocarbon group or a group represented by the structural formula xb.

0          CF3− これらのうち以下に示す基が特に好ましい。0 CF3- Among these, the groups shown below are particularly preferred.

−5−1−〇−1−5−を示し、R1、R3はそれぞれ
炭素数1〜6のアルキル基を示し、R2、電はそれぞれ
水素原子又は炭素数1〜6のアルキル基を示す。〕 ′//aのより好ましい例としては以下の基が挙げられ
る。
-5-1-〇-1-5-, R1 and R3 each represent an alkyl group having 1 to 6 carbon atoms, and R2 and D each represent a hydrogen atom or an alkyl group having 1 to 6 carbon atoms. ] More preferable examples of '//a include the following groups.

「ここでR,R,は、夫々−CHa、 CHzCHa又
は−CH(CH3)2を示し、R2、へは夫々−R5−
CH7,、−CH2CH3又は−CH(CH3)を示す
。〕光架橋性重合体に有用な光重合開始剤は、一般に使
用されるものでよいが、本発明に適するものは、例えば
アントラキノン、2−メチルアントラキノン、2−エチ
ルアントラキノン等のアントラキノンBB4体、ベンゾ
イン、ベンゾインメチルエーテル、ベンゾインエチルエ
ーテル等のベンゾイン銹導体、クロルチオキサントン、
ジイソプロピルチオキサントン等のチオキサントン誘導
体、べ・ンゾフェノン、4,4゛−ジクロルヘンシフエ
ノン、ミヒラーズケトン(4,4’−ビス(ジメチルア
ミノ)ベンゾフェノン、4,4゛−ビス(ジエチルアミ
ノ)ベンゾフェノン〕、ジヘンゾスハロン、アンスロン
、ビアンスラニルー〇−ベンゾイル安思香酸メチル等の
ベンゾフェノン誘導体、ベンジル、ベンジルジメチルケ
タール、ベンジル−β−メトキシエチルアセタール等の
ベンジル誘導体、p−ジメチルアミノアセトフェノン、
p−t−ブチルトリクロロアセトフェノン、2.ヒドロ
キシ−2−メチルプロとシフエノン、2.2−ジェトキ
シアセトフェノン等のアセトフェノン誘導体、1−フェ
ニル−1,2−プロパンジオンー2−(o−メトキシカ
ルボニル)オキシム、1−フェニル−1,2−プロパン
ジオン−2−(o−エトキシカルボニル)オキシム、1
−フェニル−1,2−プロパンジオン−2−(o−ベン
ゾイル)オキシム等のオキシム類が挙げられる。更にこ
れらの開始剤と共に増感剤を用いることもできる。これ
ら光重合開始剤等の使用量に制限はないが、好ましくは
0.1ないし30重量%である。
"Here, R, R, respectively represent -CHa, CHzCHa or -CH(CH3)2, and R2, respectively -R5-
CH7, -CH2CH3 or -CH(CH3). [Photopolymerization initiators useful for photocrosslinkable polymers may be those commonly used, but those suitable for the present invention include, for example, anthraquinone BB4 such as anthraquinone, 2-methylanthraquinone, and 2-ethylanthraquinone, and benzoin. , benzoin rust conductors such as benzoin methyl ether and benzoin ethyl ether, chlorthioxanthone,
Thioxanthone derivatives such as diisopropylthioxanthone, benzophenone, 4,4'-dichlorohensiphenone, Michler's ketone (4,4'-bis(dimethylamino)benzophenone, 4,4'-bis(diethylamino)benzophenone), dihenzohalone, Anthrone, benzophenone derivatives such as biancerani-methyl benzoyl benzoate, benzyl, benzyl dimethyl ketal, benzyl-β-methoxyethyl acetal and other benzyl derivatives, p-dimethylaminoacetophenone,
pt-butyltrichloroacetophenone, 2. Hydroxy-2-methylpro and siphenon, acetophenone derivatives such as 2,2-jetoxyacetophenone, 1-phenyl-1,2-propanedione-2-(o-methoxycarbonyl)oxime, 1-phenyl-1,2-propane Dione-2-(o-ethoxycarbonyl)oxime, 1
-Phenyl-1,2-propanedione-2-(o-benzoyl)oxime and other oximes are mentioned. Furthermore, sensitizers can also be used together with these initiators. Although there is no limit to the amount of these photopolymerization initiators used, it is preferably 0.1 to 30% by weight.

本発明の下地層形成工程とは、絶縁層と配線層の接着力
を向上させる目的で、絶縁層表面にニッケル、クロム及
びクロム金より選ばれた配線雇用下地層を形成する工程
である。
The base layer forming step of the present invention is a process of forming a wiring base layer selected from nickel, chromium, and chromium gold on the surface of the insulating layer for the purpose of improving the adhesion between the insulating layer and the wiring layer.

配線層を電解金メッキにより形成する場合、通常導通雇
として金の薄膜を蒸着或いは無電解メッキ法を用いて絶
縁層上に形成するが、金とポリイミドとの接着力が低い
ため、導通層及び配線層が剥離し易くなり信頼性に欠け
る。
When a wiring layer is formed by electrolytic gold plating, a thin gold film is usually formed on an insulating layer by vapor deposition or electroless plating as a conductive layer, but because the adhesive strength between gold and polyimide is low, the conductive layer and wiring are The layers tend to peel off, resulting in a lack of reliability.

そこで、種々の金属を接着用下地層として検討した結果
、クロム、クロム金、モリブデン、タングステン、チタ
ン、アルミニウム、パラジウム、白金、ニッケルが良好
な結果を示した。この中ではクロム及びニッケルが最も
良く、酸又はフェリシアン化カリウム水溶液等でエツチ
ングができるので、パターニングが容易である。更に下
地層と金の配線層との接着力も高める必要がある時は、
クロム金を用いるのが好ましい。クロム金の金の含有率
は1〜99%、好ましくは5〜50%が良い。
Therefore, various metals were investigated as adhesive base layers, and chromium, chromium gold, molybdenum, tungsten, titanium, aluminum, palladium, platinum, and nickel showed good results. Among these, chromium and nickel are the best, and can be easily patterned because they can be etched with acid or potassium ferricyanide aqueous solution. Furthermore, when it is necessary to increase the adhesion between the base layer and the gold wiring layer,
Preferably, chromium gold is used. The gold content of the chromium gold is preferably 1 to 99%, preferably 5 to 50%.

クロスはクロム金層の形成法としては、蒸着法、スパッ
タリング法、イオンコーティング法、C■D?1等を用
いて絶縁層上に一面に10オングストロームから10ミ
クロン、好ましくは100オングストロームから1ミク
ロンの厚さに付着させる。不必要な部分については、配
線層形成後エツチングにより除去する。エツチングは、
湿式エツチング又はドライエツチングが選べる。湿式エ
ツチング液としては、酸又は硝酸第二セリウムアンモニ
ウムと過塩素酸の混合液、又は、フェリシアン化カリウ
ムと水酸化ナトリウムの混合液が例として挙げられる。
Cross uses evaporation method, sputtering method, ion coating method, C■D? method to form chromium gold layer. 1 to a thickness of 10 angstroms to 10 microns, preferably 100 angstroms to 1 micron, on one side on the insulating layer. Unnecessary portions are removed by etching after the wiring layer is formed. Etching is
Wet etching or dry etching can be selected. Examples of the wet etching solution include a mixture of an acid or ceric ammonium nitrate and perchloric acid, or a mixture of potassium ferricyanide and sodium hydroxide.

ドライエツチングの例としては、イオンミリング、リア
クティブイオンエツチングが挙げられ、使用するガスと
しては、アルゴン等の不活性ガス又は塩素ガス(空気又
は不活性ガスで希釈しても良い)が例として挙げられる
Examples of dry etching include ion milling and reactive ion etching, and examples of gases used include inert gas such as argon or chlorine gas (which may be diluted with air or an inert gas). It will be done.

下地層と該絶縁層との接着力並びにバイアホール部での
良好な電気的導通を確保するために、下地層を形成する
前に、該絶縁層表面及びバイアホール内部をクリーニン
グするのが望ましい。
In order to ensure adhesive strength between the underlayer and the insulating layer and good electrical continuity at the via hole portion, it is desirable to clean the surface of the insulating layer and the inside of the via hole before forming the underlayer.

クリーニング法としては、ウェット法とドライ法が有る
。ウェット法の洗浄液としては、例えば硫酸、硝酸、弗
酸、酢酸等の酸、水酸化ナトリウム水i 液、アンモニ
ア、水酸化アンモニウム、ヒドラジン、エチレンジアミ
ン等のアルカリ、アセトン、エタノール、トリクレン、
フレオン、キシレン、カテコール等の有機溶剤、過硫酸
アンモニウム水溶液、フェリシアン化カリウム水溶液、
硝酸セリウムアンモニウム水溶液等の金属用エッチャン
トが挙げられる。
There are two cleaning methods: a wet method and a dry method. Examples of cleaning solutions for the wet method include acids such as sulfuric acid, nitric acid, hydrofluoric acid, and acetic acid, aqueous sodium hydroxide, alkalis such as ammonia, ammonium hydroxide, hydrazine, and ethylenediamine, acetone, ethanol, trichlene,
Organic solvents such as freon, xylene, and catechol, ammonium persulfate aqueous solution, potassium ferricyanide aqueous solution,
Etchant for metals such as cerium ammonium nitrate aqueous solution can be mentioned.

ドライ法としては、プラズマアッシング、プラズマエツ
チング、スパノタエノチンク、気相エツチングが例とし
て挙げられる。用いられるガスとしては、アルゴン、窒
素、酸素、四塩化炭素、四弗化炭素、塩素等が例として
挙げられる。
Examples of the dry method include plasma ashing, plasma etching, spanner etching, and vapor phase etching. Examples of the gas used include argon, nitrogen, oxygen, carbon tetrachloride, carbon tetrafluoride, and chlorine.

本発明で云う配線層形成工程とは、メッキ法、スパッタ
リング法、蒸着法等により下地層表面に酸化され難い金
の配線パターンを形成し、同時にバイアホール部を導体
化し、下層の導電性パターンと電気的に接続する工程で
ある。更に詳しく述べると、例えば、メッキ法による配
線層形成方法の場合、下地層を液体ホーニング或いはプ
ラズマエツチング或いは酸、アルカリによるエツチング
等により粗面化し、該層表面及びバイアホール内の濡れ
性、接着性を改善する。必要ならば次に無電解メッキ法
又は蒸着法により金の導通層を形成しても良い。
The wiring layer forming process referred to in the present invention is to form a wiring pattern of gold that is difficult to oxidize on the surface of the underlying layer by plating, sputtering, vapor deposition, etc., and at the same time, make the via hole part conductive and connect it to the conductive pattern in the lower layer. This is the process of electrically connecting. More specifically, for example, in the case of a method of forming a wiring layer by plating, the surface of the underlying layer is roughened by liquid honing, plasma etching, etching with acid or alkali, etc., and the wettability and adhesion of the surface of the layer and inside the via hole are improved. improve. If necessary, a conductive layer of gold may then be formed by electroless plating or vapor deposition.

次にフォトレジストを用い配線パターン以外の部分をマ
スクし、電気メ・ツキにより金配線パターン及びバイア
ホール内部のメッキを行う。次にフォトレジストを剥離
し、硫酸でクイックエツチングし、配線部以外の不要な
下地層を除去する。この方法における無電解メッキ法に
代えてスパッタリングや蒸着により配線パターンを形成
する方法もある。又、配線層上にも必要ならば保護層を
形成しても良い。
Next, parts other than the wiring pattern are masked using photoresist, and the gold wiring pattern and the inside of the via hole are plated by electroplating. Next, the photoresist is peeled off and quick etching is performed with sulfuric acid to remove unnecessary underlying layers other than the wiring areas. Instead of the electroless plating method in this method, there is also a method of forming a wiring pattern by sputtering or vapor deposition. A protective layer may also be formed on the wiring layer if necessary.

この絶縁層形成と配線層形成を繰り返し行うことにより
、複数層の配線層を持つ多層配線基板を製造することが
できる。
By repeating this insulating layer formation and wiring layer formation, a multilayer wiring board having multiple wiring layers can be manufactured.

〔実施例〕〔Example〕

次に本発明及びその効果を実施例により説明するが、本
発明はこれによりなんら限定されるものではない。
Next, the present invention and its effects will be explained using Examples, but the present invention is not limited thereto.

まず本発明に使用する絶縁層を形成する光架橋性重合体
の製法を参考例1〜4により説明する。
First, a method for producing a photocrosslinkable polymer forming an insulating layer used in the present invention will be explained using Reference Examples 1 to 4.

参考例1 500m1 S’のセパラブルフラスコに、無水ピロメ
リット酸21.9g 、2−ヒドロキシエチルメタクリ
レ−)27.0g 、 r−ブチロラクトン100m1
を入れ、水冷下、攪拌しながらピリジン17.0gを加
えた。
Reference Example 1 In a 500 m1 S' separable flask, 21.9 g of pyromellitic anhydride, 27.0 g of 2-hydroxyethyl methacrylate), and 100 m1 of r-butyrolactone.
was added, and 17.0 g of pyridine was added while stirring under water cooling.

室温で16時間攪拌した後ジシクロへキシルカルボジイ
ミド41.2gのγ−ブチロラクトン40m1の溶液を
水冷下、10分間で加え、続いて4,4゛−ジアミノジ
フェニルエーテル16.0gを15分間で加えた。水冷
下、3時間攪拌した後、エタノール5mlを加えて更に
1時間攪拌し、沈澱を濾過した後、得られた溶液を10
1のエタノールに加え、生成した沈澱をエタノールで洗
浄した後、真空乾燥して淡褐色の粉末ポリマー(A−1
と称す)を得た。得られたA−1ポリマーのN−メチル
ピロリドン中、30°CIg/dlでの固有粘度〔η〕
は0.22であった。GPCによって求めた重量平均分
子量は13000であった。
After stirring at room temperature for 16 hours, a solution of 41.2 g of dicyclohexylcarbodiimide in 40 ml of γ-butyrolactone was added over 10 minutes while cooling with water, followed by 16.0 g of 4,4'-diaminodiphenyl ether over 15 minutes. After stirring for 3 hours under water cooling, 5 ml of ethanol was added and further stirred for 1 hour. After filtering the precipitate, the resulting solution was
In addition to ethanol in Step 1, the resulting precipitate was washed with ethanol and then vacuum dried to obtain a light brown powdered polymer (A-1).
) was obtained. Intrinsic viscosity [η] of the obtained A-1 polymer at 30° CIg/dl in N-methylpyrrolidone
was 0.22. The weight average molecular weight determined by GPC was 13,000.

A−1ポリマ一10g5 ミヒラーズケトン0.6gを
N−メチルピロリドン14gに熔解し、ポリマー溶液C
−1を得た。
A-1 Polymer 10g5 0.6g of Michler's ketone was dissolved in 14g of N-methylpyrrolidone to prepare polymer solution C.
-1 was obtained.

参考例2 ピロメリット酸二無水物の代わりにベンゾフェノンテト
ラカルボン酸二無水物32.2gを使った以外は参考例
1と同様に合成した。
Reference Example 2 Synthesis was carried out in the same manner as in Reference Example 1 except that 32.2 g of benzophenone tetracarboxylic dianhydride was used instead of pyromellitic dianhydride.

この粉末ポリマー10g 、ミヒラーズケトン0.6g
をN−メチルピロリドン14gにン容解しポリマー溶液
C−2を得た。
10g of this powdered polymer, 0.6g of Michler's ketone
was dissolved in 14 g of N-methylpyrrolidone to obtain polymer solution C-2.

参考例3 ジアミノジフェニルエーテル110gをN−メチルピロ
リドン290gに熔解しアミン溶液を調製した。
Reference Example 3 An amine solution was prepared by dissolving 110 g of diaminodiphenyl ether in 290 g of N-methylpyrrolidone.

ヘンシフエノンテトラカルボン酸二無水物177gをジ
メチルアセトアミド310 gにン容解させ、次にN−
メチルピロリドン180 gを加えて溶解させ酸溶液を
調製した。3j!のセパラブルフラスコを用い、60℃
のアミン溶液に酸溶液を加え3時間反応させることによ
り重合体溶液を得た。この重合体溶液50g 、ミヒラ
ーズケトン1.2gを30gのN−メチルピロリドンに
溶解した溶液及びジメチルアミノエチルメククリレート
9.6gをN−メチルピロリドン10gに熔解した溶液
を混合し、ポリマー溶液C−3を得た。
177 g of hensifhenonetetracarboxylic dianhydride was dissolved in 310 g of dimethylacetamide, and then N-
180 g of methylpyrrolidone was added and dissolved to prepare an acid solution. 3j! 60℃ using a separable flask.
A polymer solution was obtained by adding an acid solution to the amine solution and reacting for 3 hours. 50 g of this polymer solution, a solution of 1.2 g of Michler's ketone dissolved in 30 g of N-methylpyrrolidone, and a solution of 9.6 g of dimethylaminoethyl meccrylate dissolved in 10 g of N-methylpyrrolidone were mixed, and polymer solution C-3 was prepared. I got it.

参考例4 撹拌機、滴下漏斗、内部温度針及び窒素導入管を備えた
円筒状容器内で、窒素ガス雰囲気下、4゜4°−ジアミ
ノ−3,3’、5.5’−テトラメチルジフェニルメタ
ン70.1g  (0,28モル)をN−メチルピロリ
ドン(N M P ) 900m1に溶かし、0〜5℃
に冷却する。ここでベンゾフェノンテトラカルボン酸ジ
無水物(BTDA)90.2g  (0,28モル)を
調製し、少量宛4時間をかけて加える。最後の添加の3
0分後に、トリエチルアミン62.3g  (0,63
モル)及び無水酢酸256.9 g  (2,52モル
)を滴下して生成したポリアミド酸を環化してポリイミ
ドにする。室温で16時間攪拌した後、f4液を強く攪
拌しなから201の水に注ぎ、沈澱した生成物を濾過す
る。生成物を新に水20Jで処理し、濾過して80℃に
て真空乾燥する。N M Pの0.5%溶液として25
°Cで測定した固有粘度ηinhは0.79dl /g
である。微分走査熱量計(D S C)で測定したガラ
ス転位温度(Tg )は309℃である。
Reference Example 4 4°4°-diamino-3,3',5.5'-tetramethyldiphenylmethane in a cylindrical container equipped with a stirrer, a dropping funnel, an internal temperature needle, and a nitrogen inlet tube under a nitrogen gas atmosphere. Dissolve 70.1 g (0.28 mol) in 900 ml of N-methylpyrrolidone (NMP) and heat at 0 to 5°C.
Cool to Here, 90.2 g (0.28 mol) of benzophenone tetracarboxylic dianhydride (BTDA) was prepared and added in small amounts over 4 hours. The last addition 3
After 0 minutes, 62.3 g of triethylamine (0,63
mol) and 256.9 g (2.52 mol) of acetic anhydride are added dropwise, and the resulting polyamic acid is cyclized to polyimide. After stirring at room temperature for 16 hours, the f4 solution is poured into 201 water with vigorous stirring and the precipitated product is filtered. The product is treated with fresh 20 J of water, filtered and dried under vacuum at 80°C. 25 as a 0.5% solution of NMP
Intrinsic viscosity ηinh measured at °C is 0.79 dl/g
It is. The glass transition temperature (Tg) measured with a differential scanning calorimeter (DSC) is 309°C.

得られたポリマー10gをN−メチルピロリドン20g
に熔解し、ポリマー溶液C−4を得た。
10 g of the obtained polymer was mixed with 20 g of N-methylpyrrolidone.
Polymer solution C-4 was obtained.

実施例1 50mm角、厚さ1mmのセラミック基板を脱脂、洗浄
した。次に専用センチタイザー及びアクチベーターによ
り該表面を活性化した後、Niの無電解メッキ液(上材
工業社製)によりNi層を500心の厚さに形成した。
Example 1 A ceramic substrate of 50 mm square and 1 mm thick was degreased and cleaned. Next, after activating the surface using a dedicated centitizer and activator, a Ni layer was formed to a thickness of 500 cores using a Ni electroless plating solution (manufactured by Uezai Kogyo Co., Ltd.).

その後メソキレシストのためのフオトレジス(マイクロ
ポジ・ノドTF−20、シプレー社M)を60μm厚さ
にバターニングした。続いて電解金メ・7キ浴(上材工
業社製)に入れ、電流密度50mA/cn!で金メッキ
を行い、厚さ5μm、ライン中50μm、ランド径10
0 A!m 、ランド間500μmの金パターンを得た
(導電層形成)。
Thereafter, a photoresist (Microposi Nodo TF-20, Shipley Co., Ltd.) for mesochyrecyst was buttered to a thickness of 60 μm. Next, it was placed in an electrolytic gold metal 7ki bath (manufactured by Uezai Kogyo Co., Ltd.), and the current density was 50 mA/cn! Gold plated with 5 μm thickness, 50 μm in line, and 10 land diameter.
0 A! m, a gold pattern with a land spacing of 500 μm was obtained (conductive layer formation).

メンキレジストを専用リムーバーで除去した後、同様の
方法でNi層を5oooX形成し、続いてエツチング用
フォトレジスト(東京応化社製OMR−83)を用いて
導電層上にNiの保護層を形成した。Niのエツチング
液としては硫酸を用いた(慄護層形成)。
After removing the Menki resist with a special remover, a 500X Ni layer was formed in the same manner, and then a Ni protective layer was formed on the conductive layer using an etching photoresist (OMR-83 manufactured by Tokyo Ohka Co., Ltd.). Sulfuric acid was used as the Ni etching solution (forming a protective layer).

導電層、保護層が形成された基板に参考例1で調製した
ポリマー溶液C−1を、スピンコーターを用いて700
rpm、 10秒の回転で成膜した後、70℃の熱風乾
燥機を用いて120分乾燥した。次いで、これに75μ
mφの黒丸が500 μm格子間隔についているフォト
マスクを密着させ、250W超高圧水銀灯を有したマス
ク了ライナー(露光機)を用い2分間露光した。露光後
70°Cで15分処理した後、γ−ブチロラクトン/イ
ソプロピルアルコール(1層1体積比)の現像液に60
秒Pj:潰した後、イソプロピルアルコールでリンスし
た。引続き窒素雰囲気下で200℃、1時間、更に40
0℃1時間熱処理し熱硬化した。得られた絶縁層の厚さ
は1011mであった(絶縁層形成)。
Polymer solution C-1 prepared in Reference Example 1 was applied to the substrate on which the conductive layer and the protective layer were formed using a spin coater for 700 min.
After forming a film by rotating at rpm for 10 seconds, it was dried for 120 minutes using a hot air dryer at 70°C. Then add 75μ to this
A photomask with mφ black circles arranged at 500 μm grid spacing was placed in close contact with the photomask, and exposure was performed for 2 minutes using a mask liner (exposure machine) equipped with a 250 W ultra-high pressure mercury lamp. After exposure at 70°C for 15 minutes, a developer solution of γ-butyrolactone/isopropyl alcohol (volume ratio of 1 layer: 1)
Second Pj: After crushing, rinse with isopropyl alcohol. Subsequently, under nitrogen atmosphere at 200°C for 1 hour, and then for an additional 40
It was heat-treated at 0° C. for 1 hour to be thermally cured. The thickness of the obtained insulating layer was 1011 m (insulating layer formation).

次に該絶縁層表面及びバイアホール内をドライエ、チン
グ装置(日型アネルハ社製OEM−451)により、酸
素プラズマ(0,4Torr、100−110分)でク
リーニング・粗面化し、続いてNi層を無電解メッキ法
を用いて前記と同様の方法で5000にの厚さに形成し
た(下地層形成)。
Next, the surface of the insulating layer and the inside of the via hole were cleaned and roughened with oxygen plasma (0.4 Torr, 100-110 minutes) using a dry etching device (OEM-451 manufactured by Nikkei Anelha Co., Ltd.), and then the Ni layer was formed to a thickness of 5,000 yen by electroless plating in the same manner as described above (base layer formation).

次に導電性パターンを形成したのと同様の方法で電気メ
ツキ法により5μm厚さの金の配線パターンを形成し、
バイアホールを介して下層の導電性パターンと電気的に
接続した(配線層形成)。
Next, a 5 μm thick gold wiring pattern was formed by electroplating in the same manner as the conductive pattern was formed.
It was electrically connected to the underlying conductive pattern via a via hole (wiring layer formation).

同様にして絶縁層形成と配線層形成を繰り返し、導体層
が7層からなる多層配線基板を製造した。
In the same manner, insulating layer formation and wiring layer formation were repeated to produce a multilayer wiring board consisting of seven conductor layers.

このバイアホールを1000穴有する多層配線基板を用
いて熱衝撃試験機(タバイ社製TSB−IL)によるバ
イアホール接続信頼性テストを行った。150°Cと一
65℃のサイクルを100回行った後、接続信頼性を評
価した所、断線等の異常は見られなかった。
Using this multilayer wiring board having 1000 via holes, a via hole connection reliability test was conducted using a thermal shock tester (TSB-IL manufactured by Tabai Corporation). After 100 cycles of 150°C and -65°C, connection reliability was evaluated and no abnormalities such as disconnection were found.

又、配線層の抵抗率増加は1%以内であった。Further, the increase in resistivity of the wiring layer was within 1%.

実施例2.3 ポリマー溶液C−2、C−4を用い、実施例1と同様の
方法で導体層が8層構造の多層配線基板を製造した。
Example 2.3 A multilayer wiring board having an eight-layer conductor layer structure was manufactured in the same manner as in Example 1 using polymer solutions C-2 and C-4.

実施例1と同様のバイアホール接続信頼性評価を行った
ところ異常は見られなかった。又、配線層の抵抗率増加
は1%以内であった。
When the via hole connection reliability was evaluated in the same manner as in Example 1, no abnormality was found. Further, the increase in resistivity of the wiring layer was within 1%.

実施例4 50mm角、厚さ1mmのセラミック基板を脱脂、洗浄
後、スパッタリング装置(日型アネルバ製5PF−43
08)により、5000人のCrAu (Au含有率1
0重量%)を付着させる。その後メツキレシストのため
のフォトレジス(マイクロポジットTF−20、シプレ
ー社!!!りを6μm厚さにパターニングした。続いて
電解金メッキ浴(上材工業社!!1!りに入れ、電流密
度50mA/antで金メッキを行い、厚さ5μm、ラ
イン巾50μm、ランド径100 μm、ランド間50
0 μmの金パターンを得た(導電層形成)。
Example 4 After degreasing and cleaning a 50 mm square, 1 mm thick ceramic substrate, a sputtering device (5PF-43 manufactured by Nikkei Anelva) was used.
08), 5000 people of CrAu (Au content 1
0% by weight). After that, a photoresist (Microposit TF-20, Shipley Co., Ltd.) for metsukiresist was patterned to a thickness of 6 μm.Next, it was placed in an electrolytic gold plating bath (Kamizai Kogyo Co., Ltd.!!!1!) at a current density of 50 mA/ Gold plated with ant, thickness 5 μm, line width 50 μm, land diameter 100 μm, land spacing 50 μm.
A gold pattern of 0 μm was obtained (conductive layer formation).

得られた導電層基板に上記のスパンタリング法と同様に
して2500AのCrAuを付着させる。エツチング用
スオトレジスト(東京応化社jlOMR−83)を用い
て導電層上に保護層を形成する。エツチング液はフェリ
シアン化カリウム水溶液を用いた(保護層形成)。
CrAu of 2500 A is deposited on the obtained conductive layer substrate in the same manner as the sputtering method described above. A protective layer is formed on the conductive layer using an etching photoresist (Tokyo Ohka Co., Ltd. jlOMR-83). As the etching solution, a potassium ferricyanide aqueous solution was used (to form a protective layer).

導電層、保護層が形成された基板に参考例4で調製した
ポリマー溶液C−1を、スピンコーターを用いて700
rpm、10秒の回転で成膜した後、70℃の熱風乾燥
機を用いて120分乾燥した。次いで、これに75μm
φの黒丸が500μm格子間隔についているフォトマス
クを密着させ、250 W超高圧水銀灯を有したマスク
アライナ−(露光機)を用い2分間露光した。露光後7
0℃で15分処理した後、T−ブチロラクトン/イソプ
ロピルアルコール(1層1体積比)の現像液に60秒浸
漬した後、イソプロピルアルコールでリンスした。引続
き窒素雰囲気下で200℃1時間、更に400°C1時
間熱処理し熱硬化した。得られた絶縁層の厚さは10μ
mであった(絶縁層形成)。
Polymer solution C-1 prepared in Reference Example 4 was applied to the substrate on which the conductive layer and the protective layer were formed using a spin coater for 700 min.
After forming a film by rotating at rpm for 10 seconds, it was dried for 120 minutes using a hot air dryer at 70°C. Then, 75 μm
A photomask with black circles of φ at 500 μm grid spacing was placed in close contact with the photomask, and exposure was performed for 2 minutes using a mask aligner (exposure machine) equipped with a 250 W ultra-high pressure mercury lamp. After exposure 7
After processing at 0° C. for 15 minutes, it was immersed in a developer of T-butyrolactone/isopropyl alcohol (1 layer, 1 volume ratio) for 60 seconds, and then rinsed with isopropyl alcohol. Subsequently, heat treatment was performed at 200° C. for 1 hour and then at 400° C. for 1 hour in a nitrogen atmosphere for heat curing. The thickness of the obtained insulating layer is 10μ
m (insulating layer formation).

次に該絶縁層表面及びバイアホール内をドライエツチン
グ装置(日型アネルハ社製OEM−451)により、酸
素プラズマ(0,4Torr、100W、 10分)で
クリーニング・粗面化した。続いて前記のスパンタリン
グ法と同様にして、5oooKのCrAu (Au含有
率10重量%)層を形成した(下地層形成)。
Next, the surface of the insulating layer and the inside of the via hole were cleaned and roughened with oxygen plasma (0.4 Torr, 100 W, 10 minutes) using a dry etching device (OEM-451 manufactured by Nikkei Anelha Co., Ltd.). Subsequently, a CrAu (Au content: 10% by weight) layer of 500K was formed in the same manner as the sputtering method described above (base layer formation).

次に導電性パターンを形成したのと同様の方法で電気メ
ツキ法により5μm厚さの金の配線パターンを形成し、
バイアホールを介して下層の導電性パターンと電気的に
接続した(配線層形成)。
Next, a 5 μm thick gold wiring pattern was formed by electroplating in the same manner as the conductive pattern was formed.
It was electrically connected to the underlying conductive pattern via a via hole (wiring layer formation).

同様にして絶縁層形成と配線層形成を繰り返し、導体層
が7層からなる多層配線基板を製造した。
In the same manner, insulating layer formation and wiring layer formation were repeated to produce a multilayer wiring board consisting of seven conductor layers.

このバイアホールを1000穴有する多層配線基板を用
いて熱衝撃試験機(タバイ社製TSB−IL)によるバ
イアホール接続信頼性テストを行った。150℃と一6
5°Cのサイクルを100回行った後、接続信頼性を評
価した所、断線等の異常は見られなかった。
Using this multilayer wiring board having 1000 via holes, a via hole connection reliability test was conducted using a thermal shock tester (TSB-IL manufactured by Tabai Corporation). 150℃ and 16
After 100 cycles at 5°C, connection reliability was evaluated and no abnormalities such as disconnection were found.

又、配線層の抵抗率増加は1%以内であった。Further, the increase in resistivity of the wiring layer was within 1%.

比較例1 ポリマー溶液としてC−3を用いた他は、実施例1と同
様にして導電層及び保護層を形成し、更に絶縁層を形成
しようとした所、膜厚5μmまでしか形成できなかった
Comparative Example 1 A conductive layer and a protective layer were formed in the same manner as in Example 1 except that C-3 was used as the polymer solution, and when an attempt was made to further form an insulating layer, it was only possible to form a film up to a thickness of 5 μm. .

比較例2 50mm角、犀さlll1mのセラミック基板を脱脂、
洗浄後、スパッタリング装置(日型アネルバ製5PF−
430H)により、1oooiのCr、及び2500λ
のCuを付着させる。その後メツキレシストのためのフ
ォトレジスト(マイクロポジットTF−20、シプレー
社M)を6μm厚さにパターニングした。続いて硫酸銅
メッキ浴に入れ、電流密度5抛A/cdr銅メツキを行
い、厚さ5μm1ライン中50μm、ランド11ooμ
m、ランド間500μmの金パターンを得た(導電層形
成)。
Comparative Example 2 Degreasing a 50 mm square, 1 m square ceramic substrate.
After cleaning, sputtering equipment (5PF-
430H), 1oooi of Cr, and 2500λ
of Cu is deposited. Thereafter, a photoresist (Microposit TF-20, Shipley Co., Ltd.) for metsukiresist was patterned to a thickness of 6 μm. Subsequently, it was placed in a copper sulfate plating bath, and copper plating was performed at a current density of 5 A/cdr, with a thickness of 5 μm, 50 μm in one line, and a land of 110 μm.
A gold pattern with a land spacing of 500 μm was obtained (conductive layer formation).

メンキレジストを専用リムーバーで除去した後、過硫酸
アンモニウム水溶液及び硝酸セリウム水溶液で不要のC
u及びCrt:lをクイックエツチングした。
After removing the Menki resist with a special remover, remove unnecessary C with an ammonium persulfate aqueous solution and a cerium nitrate aqueous solution.
Quick etching was performed on u and Crt:l.

得られた導電層上に上記のスパッタリング法と同様にし
て1000λのCu、2500式のCrを付着させる。
On the obtained conductive layer, Cu of 1000 λ and Cr of 2500 type are deposited in the same manner as the sputtering method described above.

エツチング用スオトレジスト(東京応化社製OMR−8
3)を用いて導電層上に保護層を形成する。エツチング
液は、過硫酸アンモニウム水溶液及び硝酸セリウム水溶
液を用いた。
Photoresist for etching (OMR-8 manufactured by Tokyo Ohka Co., Ltd.
3) to form a protective layer on the conductive layer. As the etching solution, an ammonium persulfate aqueous solution and a cerium nitrate aqueous solution were used.

導電層、保護層が形成された基板に参考例1で調製した
ポリマー溶液C−1を、スピンコーターを用いて700
rpm、10秒の回転で成膜した後、70℃の熱風乾燥
機を用いて120分乾燥した。次いで、これに75μm
φの黒丸が500μm格子間隔についているフォトマス
クを密着させ、250W超高圧水銀灯を有したマスクア
ライナ−(露光機)を用い2分間露光した。露光後70
℃で15分処理した後、γ−ブチロラクトン/イソプロ
ピルアルコール(1層1体積比)の現像液に60秒浸漬
した後、イソプロピルアルコールでリンスした。引続き
窒素雰囲気下で200℃1時間、更に400℃1時間熱
処理し熱硬化した。得られた絶縁層の厚さは10μmで
あった(絶縁層形成)。
Polymer solution C-1 prepared in Reference Example 1 was applied to the substrate on which the conductive layer and the protective layer were formed using a spin coater for 700 min.
After forming a film by rotating at rpm for 10 seconds, it was dried for 120 minutes using a hot air dryer at 70°C. Then, 75 μm
A photomask with black circles of φ at 500 μm grid spacing was placed in close contact with the photomask, and exposure was performed for 2 minutes using a mask aligner (exposure machine) equipped with a 250 W ultra-high pressure mercury lamp. 70 after exposure
After processing at ℃ for 15 minutes, it was immersed in a developer of γ-butyrolactone/isopropyl alcohol (1 layer, 1 volume ratio) for 60 seconds, and then rinsed with isopropyl alcohol. Subsequently, heat treatment was performed at 200° C. for 1 hour and then at 400° C. for 1 hour in a nitrogen atmosphere for heat curing. The thickness of the obtained insulating layer was 10 μm (insulating layer formation).

次に該絶縁層表面及びバイアホール内をドライエツチン
グ装置(日型アネルバ社製OEM−451)により、酸
素プラズ7 (0,4Torr、100W、 10分)
でクリーニング・粗面化した。続いてCr1OOO74
、Cu2500λの層を前記と同様の方法で形成した。
Next, the surface of the insulating layer and the inside of the via hole were etched with oxygen plasma 7 (0.4 Torr, 100 W, 10 minutes) using a dry etching device (OEM-451 manufactured by Nikkei Anelva Co., Ltd.).
Cleaned and roughened the surface. Then Cr1OOO74
, Cu2500λ layers were formed in the same manner as above.

次に導電性パターンを形成したのと同様の方法で電気メ
ツキ法により5μl厚さの銅の配線パターンを形成し、
バイアホールを介して導電性パターンと電気的に接続し
た(配線層形成)。
Next, a 5 μl thick copper wiring pattern was formed by electroplating in the same manner as the conductive pattern was formed.
Electrically connected to a conductive pattern via a via hole (wiring layer formation).

同様にして絶縁層形成と配線層形成を繰り返し、導体層
が7層からなる多層配線基板を製造した。
In the same manner, insulating layer formation and wiring layer formation were repeated to produce a multilayer wiring board consisting of seven conductor layers.

このバイアホールを1000穴有する多層配線基板を用
いて熱衝撃試験機(タバイ社製TSB−IL)によるバ
イアホール接@信頼性テストを行った。150℃と一6
5℃のサイクルを100回行った後、接続信頼性を評価
した所、断線等の異常は見られなかった。
Using this multilayer wiring board having 1000 via holes, a via hole contact@reliability test was conducted using a thermal shock tester (TSB-IL manufactured by Tabai Corporation). 150℃ and 16
After 100 cycles at 5° C., connection reliability was evaluated and no abnormalities such as disconnection were found.

次に、配線層の抵抗率を測定した所、5%の増加が認め
られた。
Next, when the resistivity of the wiring layer was measured, an increase of 5% was observed.

〔発明の効果〕〔Effect of the invention〕

以上に説明した如く、本発明の製造方法によると、絶縁
層上に、配線層との接着力を向上させるための下地層を
設け、更に配線層を酸化され難い金で形成するため、信
頼性の高い多層構造基板が製造できる。又、本発明の絶
縁層形成に使用される重合体は、LSI実装用モジュー
ル等への用途に必要な高密度なバイアホール形成が容易
にできる特徴を有する。
As explained above, according to the manufacturing method of the present invention, a base layer is provided on the insulating layer to improve adhesive strength with the wiring layer, and the wiring layer is formed of gold that is difficult to oxidize, so reliability is improved. It is possible to manufacture multilayer structure substrates with high efficiencies. Furthermore, the polymer used to form the insulating layer of the present invention has a feature that allows for easy formation of high-density via holes required for applications such as LSI mounting modules.

Claims (1)

【特許請求の範囲】[Claims] (1)(イ)下地基板の表面に導電性パターンを形成す
る工程(導電層形成工程)、 (ロ)該導電層上に、一般式(I) ▲数式、化学式、表等があります▼(I) 〔式中のXは(2+n)価の炭素環式基又は複素環式基
、Yは(2+m)価の炭素環式基又は複素環式基、Zは
▲数式、化学式、表等があります▼、▲数式、化学式、
表等があります▼、 又は▲数式、化学式、表等があります▼、Rは炭素−炭
素二重結合 を有する基、Wは熱処理により−COORのカルボニル
基と反応して環を形成し得る基、nは1又は2、mは0
、1又は2であり、かつ、COORとZは互いにオルト
位又はペリ位の関係にある〕又は一般式(II) ▲数式、化学式、表等があります▼(II) 〔但し、式中Aは4価の炭素環式基又は複素環式基を示
し、Bは2価の炭素環式基又は複素環式基を示す。〕 で示される繰り返し単位を有する光架橋性重合体層を設
け、該層上にフォトマスクを介して光照射し、現像によ
りバイアホールを形成し、引続き該層を熱処理して高絶
縁化する工程(絶縁層形成工程)、 (ハ)該絶縁層の表面に、ニッケル、クロム、クロム金
より選ばれた配線層用下地層を形成する工程(下地層形
成工程)、 (ニ)更に該下地層の表面に金の導体回路を形成し、バ
イアホールを介して下層の導電性パターンと電気的に接
続する工程(配線層形成工程)からなることを特徴とす
る多層配線基板の製造方法。
(1) (a) Step of forming a conductive pattern on the surface of the base substrate (conductive layer formation step); (b) General formula (I) ▲Mathematical formula, chemical formula, table, etc. are present on the conductive layer▼( I) [In the formula, X is a (2+n)-valent carbocyclic group or heterocyclic group, Y is a (2+m)-valent carbocyclic group or heterocyclic group, and Z is There are ▼, ▲mathematical formulas, chemical formulas,
There are tables, etc.▼, or▲There are mathematical formulas, chemical formulas, tables, etc.▼, R is a group having a carbon-carbon double bond, W is a group that can react with the carbonyl group of -COOR by heat treatment to form a ring, n is 1 or 2, m is 0
, 1 or 2, and COOR and Z are in the ortho or peri position] or general formula (II) ▲There are mathematical formulas, chemical formulas, tables, etc.▼ (II) [However, in the formula, A is It represents a tetravalent carbocyclic group or a heterocyclic group, and B represents a divalent carbocyclic group or a heterocyclic group. ] A step of providing a photocrosslinkable polymer layer having a repeating unit represented by the formula, irradiating the layer with light through a photomask, forming a via hole by development, and subsequently heat-treating the layer to make it highly insulating. (insulating layer forming step), (c) forming a wiring layer base layer selected from nickel, chromium, and chromium gold on the surface of the insulating layer (base layer forming step), (d) further forming the base layer. A method for manufacturing a multilayer wiring board, comprising the steps of forming a gold conductor circuit on the surface of the board and electrically connecting it to a lower conductive pattern via a via hole (wiring layer formation step).
JP12679486A 1986-05-31 1986-05-31 Manufacture of multilayer interconnection board Pending JPS62283699A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12679486A JPS62283699A (en) 1986-05-31 1986-05-31 Manufacture of multilayer interconnection board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12679486A JPS62283699A (en) 1986-05-31 1986-05-31 Manufacture of multilayer interconnection board

Publications (1)

Publication Number Publication Date
JPS62283699A true JPS62283699A (en) 1987-12-09

Family

ID=14944109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12679486A Pending JPS62283699A (en) 1986-05-31 1986-05-31 Manufacture of multilayer interconnection board

Country Status (1)

Country Link
JP (1) JPS62283699A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02148881A (en) * 1988-07-11 1990-06-07 E I Du Pont De Nemours & Co Method of forming dielectric layer
JPH07191466A (en) * 1993-11-17 1995-07-28 At & T Corp Energy-sensitive material
JP2003017849A (en) * 2001-06-29 2003-01-17 Ibiden Co Ltd Method for manufacturing multilayer printed wiring board

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02148881A (en) * 1988-07-11 1990-06-07 E I Du Pont De Nemours & Co Method of forming dielectric layer
JPH07191466A (en) * 1993-11-17 1995-07-28 At & T Corp Energy-sensitive material
JP2003017849A (en) * 2001-06-29 2003-01-17 Ibiden Co Ltd Method for manufacturing multilayer printed wiring board
JP4666332B2 (en) * 2001-06-29 2011-04-06 イビデン株式会社 Manufacturing method of multilayer printed wiring board

Similar Documents

Publication Publication Date Title
US4673773A (en) Multilayer printed circuit board
JPS5952822B2 (en) Heat-resistant photosensitive material
EP1205804B1 (en) Photosensitive resin composition and circuit board
JPS606368B2 (en) Photosensitive polyimide precursor
KR100426511B1 (en) Circuit-forming substrate and circuit substrate
JPS62283699A (en) Manufacture of multilayer interconnection board
JP2001254014A (en) Photosensitive polyimide precursor composition and metal foil-polyimide composite
JP2844219B2 (en) Low stress polyimide precursor and method for producing polyimide composite molded article
JP2002363283A (en) Polyamide acid, polyimide resin obtained from the same and utilization of them for circuit substrate
US6132930A (en) Negative photoresist composition
JPS61121393A (en) Manufacture of multilayer wiring board
JPS62279696A (en) Manufacture of improved multilayer interconnection board
JPS62281499A (en) Multilayer interconnection board and manufacture of the same
JP2000103849A (en) Polyimide for electrodeposition
JP2003156844A (en) Photosensitive resin composition, porous resin, circuit board and suspension substrate with circuit
JP2001345554A (en) Multilayered wiring board and its manufacturing method
US5124238A (en) Fabrication of microelectronics using photosensitive polyimides
JPS62266540A (en) Formation of flattened pattern
JPS61127196A (en) Manufacture of multilayer wiring board
JPS60121740A (en) Multilayered wiring structure
JPH11121888A (en) Circuit board, suspension board with circuit, and their production
JP4101919B2 (en) Method for manufacturing transfer member and transfer member
JPH11274724A (en) Wiring board and manufacture thereof
JP2000311962A (en) Semiconductor device circuit member and its manufacture
JPH04171607A (en) Manufacture of multilayered wiring structure and said structure