JPS62281491A - 電子回路モジユ−ル - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 ［発明の目的］ （産業上の利用分野） 本発明は２階立て構造の電子回路モジュールに関する。

（従来の技術〉 従来から電子回路部品を搭載した基板の部品搭載面を向
かい合せて重ねた２階立て構造の電子回路モジュールに
おいては、基板間のクリアランスを、第２図に示すよう
に、基板１に搭載したＤＩＰ（デュアルインラインパッ
ケージ）型ＩＣ２でとるか、あるいは第３図に示すよう
にスペーサ３によりとることが行われていた。なお図中
符号４はリード、符号５は上下基板接続リードでおる。

（発明が解決しようとする問題点） しかしながらこのようにＤＩＰ型ＩＣで基板間のクリア
ランスをとると、第２図に示すようにＩＣのリード間で
ショート６をおこす場合があり、また特別なスペー・す
を用いる場合にはそれだけコストがかかるうえ、スペー
サの空間か無駄になり、レイアウトが規制されるという
問題があった。

本発明はこのような従来の問題を解消するためなされた
もので、電子回路部品間のショートのおそれがなく、ま
たわざわざ特別なスペーサを用いる必要のない電子回路
モジュールを提供する。

［発明の構成］ （問題点を解決するための手段と作用）本発明は基板に
搭載する抵抗部品としてＳＩＰ（シングルインラインパ
ッケージ）型抵抗アレイを使用し、そしてこの抵抗アレ
イで上下基板のクリアランスをとるものである。それに
よって部品間のショートがなくなり、またわざわざ特別
なスペーサを用いる必要がないのでスペースを有効に使
うことができる。

（実施例） 次に本発明の実施例について図面を用いて説明する。な
お以下の説明において、第２図および第３図と共通する
部分は同一符号で示し重複する説明は省略する。

この実施例の電子回路モジュールは、第１図（ａ＞およ
びその側面図である第１図（ｂ）に示すように、ＤＩＰ
型ＩＣ等の部品７を搭載した２枚の基板１の部品搭載面
を向い合わせて重ね、この２枚の基板１の間にＳＩＰ型
抵抗抵抗アレイ８れてこの抵抗アレイ８で基板間のクリ
アランスをとるものである。なお図中符号４はリード、
符号５は上下基板接続リードである。

このように従来の抵抗部品の代りにＳＩＰ型抵抗抵抗ア
レイ用し、この抵抗アレイでクリアランスをとるため部
品間のショートのおそれがなく、また特別なスペーサが
不要となる。

［発明の効果１ 以上説明したように本発明の電子回路モジュールにおい
ては抵抗としてＳＩＰ型抵抗抵抗アレイ用し、この抵抗
アレイで基板間のクリアランスをとるので部品間のショ
ートのおそれがなく、また特別なスペーサが不要となり
、上下基板のスペースを有効に使うことができる。

【図面の簡単な説明】

第１図（ａ）は本発明の２階立て構造の電子回路モジュ
ールの一実施例を示す正面図、第１図（ｂ）はその側面
図、第２図、第３図は従来の電子回路モジュールを示す
正面図である。 １・・・・・・・・・基　板 ２・・・・・・・・・ＤＩＰ型ＩＣ ３・・・・・・・・・スペーサ ４・・・・・・・・・リード ５・・・・・・・・・上下基板接続リード６・・・・・
・・・・ショート

Claims (1)

【特許請求の範囲】
1. 　２枚の基板を向い合わせて重ねた電子回路モジュール
   であって、この電子回路モジュールにおける抵抗部品と
   してＳＩＰ（シングルインラインパッケージ）型抵抗ア
   レイを使用し、この抵抗アレイで基板間のクリアランス
   をとることを特徴とする電子回路モジュール。