JPS62280825A

JPS62280825A - 液晶素子の駆動方法

Info

Publication number: JPS62280825A
Application number: JP12658286A
Authority: JP
Inventors: Hideo Ichinose; 秀男一ノ瀬; Shohei Naemura; 省平苗村
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1986-05-30
Filing date: 1986-05-30
Publication date: 1987-12-05

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】発明の詳細な説明（産業上の利用分野）本発明は、電子写真方式のプリンタ用ヘッドやディスプ
レイ等に用いられる液晶素子の駆動方法に関する。

（従来の技術）液晶素子は従来、直視型の表示素子として精力的に研究
開発が行ノっれ、現在では広く用いられている。一方で
液晶を用いた光変調素子も利用されている。例えば、感
光体への照射光を光変調素子を用いて強度変調し、この
結果得られる感光体上の潜像をトナーを用いて普通紙上
に現像する方式のプリンターが知られている。プリンタ
ーの光源や光変調素子および結像光学系等を含めた部分
はプリンターヘッドと呼ばれている。プリンターヘッド
に用いられる液晶光変調素子は液晶光シャッターとして
機能する。この他にも液晶光変調素子は光学論理素子等
に広く応用されるが、いずれも入射光強度を空間的に変
調する機能を用いるものであり、以下では液晶光変調素
子をプリンターヘッドに用いる場合を例に挙げて説明す
る。

近年、プリンターに対しては高速・高解像度・低価格・
低騒音・コンパラドさ等の要求が高まりつつあり、ツレ
に答えてレーザビームプリンター等のノンインパクトプ
リンターが広く使われつつある。このような状況におい
て液晶シャッターアレイを用いた液晶プリンターは特に
その低価格性の故に大きな需要が見込まれ、活発に開発
が進められている。従来、液晶はその応答速度がせいぜ
い数ミリ秒であり、これではＡ４版で１分間に数枚程度
しかプリントできず、実用とはほど遠いものであった。

近年、応答速度が速い液晶として強誘電性液晶が開発さ
れ、高速化が図られている。ここで強誘電性液晶の動作
について説明する。強誘電性液晶の高速応答動作はノー
エル・ニー・クラーク（Ｎｏｅｌ　Ａ、Ｃ１ａｒｋ）と
スベン、チー・ラゲルバル（Ｓｖｅｎ　Ｔ、Ｌａｇｅｒ
ｗａｌｌ）によって確認された（アプライド・フィツク
ス・レターズ（Ａｐｐｌ、Ｐｈｙｓ、Ｌｅｔｔ、３６（
１９８０８９９）。すなわち、強誘電性を示すカイラル
スメクチック液晶は第５図に示すように自発分極１２１
をもった液晶分子１２２が層構造をとると同時にら線構
造を形成している。このままでは自発分極１２１はらせ
ん軸１２３のまわりに均一に分布して打消しあっている
が、このような液晶をそのらせん軸と平行な２枚の基板
で挟み、かつその間隔、すなわち液晶の厚さを少なくと
もらせん構造のピッチ長以下に薄くすると、液晶分子は
自発分極１２１が基板に対して垂直となるような２つの
配向状態のいずれかに強制的に配向させられる。第６図
はその様子を示す図であり領域Ａは自発分極１２１が下
側の基板１３１に向いた状態、領域Ｂは自発分極１２１
が上側の基板１３２に向いた状態である。

第７図は、基板の上面からみた図であり、領域Ａと領域
Ｂとでは１４１．１４２で示すように液晶分子が異なる
配向状態をとっている。例えば、このような状態を２枚
の互いに偏光方向が直交する偏光板で挟み、かつ１枚の
偏光板の偏光方向１４３を液晶分子１４１の方向に、一
致させて観察すると領域Ａは明るくみえ、領域Ｂは暗く
みえる。このように、強誘電性を示すカイラルスメクチ
ック液晶を間隙の狭い２枚の基板で挟むと、液晶分子は
光学的に識別される２つの配向状態のいずれかをとるよ
うになる。しかも、強誘電性液晶はその自発分極が外部
電界に直接的に応答して配向する。従って、外部から基
板と直交する方向の直流電界を印加して、その向きを反
転すると、それに応じて自発分極の向きが反転する。す
なわち、第７図の領域Ａと領域Ｂとが電気的にスイッチ
ングされる訳で、これは２枚の基板の内面に透明電極の
類を形成しておくことによって容易に実現できる。さら
に、この電気的スイッチング現象が自発分極と外部電界
との直接的な応答によるものであるために、極めて高速
であり、前述の論文によるとマイクロ秒台の応答速度確
認されている。また、電圧を除去した後も、電圧印加時
の配向状態が保持されるという特性が、強誘電性液晶に
はある。これは通常双安定性と呼ばれる。強誘電性液晶
の駆動方法はこの双安定性を利用した時分割駆動が有利
であり、種々の提案がなされている。

例えば、液晶印加電圧と応答時間との間にはある電圧を
境にして、それ以下では応答時間は電圧の逆数の２乗に
比例しているのに対し、それ以上では電圧の逆数に比例
するという関係があることに生目し、駆動電圧として適
切な電圧を選びその場合の応答に必要な最小時間をパル
ス幅として、パルス状の電圧を液晶に印加して、駆動さ
せる。さらに直流的な電圧が液晶に印加されないように
するために１回の走査時間を書き込み走査と、消去走査
に分け、選択時には書込み走査と、消去走査では逆極性
の駆動電圧が印加されるようにする。一方、非選択時に
は、電圧の低い交流電界を印加する方法が提案されてい
る。この方法では１回の走査時間は強誘電性液晶の応答
時間の４倍必要になる。

また第８図に示すような方法も提案されている。

これは液晶への印加電圧の違いによる応答時間の違いを
利用したもので、走査信号と選択信号を図のように選び
液晶に印加される電圧を回で囲んだ波形になるようにし
ている。つまり印加電圧が低い場合には応答時間が長く
なり、高電圧では十分に応答していた。パルス幅の時間
内では液晶が十分に応答せず、スイッチングは起こらな
い。この駆動方法では走査時において前半で前のメモリ
ー状態を消去し、選択時には電圧の高いパルスを印加し
、非選択時にはスイッチングが起こらないような電圧の
低いパルスを印加する。一方非走査時には前半はＯｖが
印加されるが、後半には走査時よりもパルス幅が短く電
圧の低いパルスを印加して液晶を駆動する方法である。

この場合は、１本の走査電極の走査に強誘電性液晶の応
答時間の２倍の時間が必要となる。

（発明が解決しようとする問題点）強誘電性液晶は、従来のＴＮ液晶等に比べて、応答が早
いが、液晶に悪影響を及ぼす直流的な電圧が印加されな
い様な駆動を行うと、消去走査、書込走査の２つに分け
て２回走査を行わなければならず、強誘電性液晶の応答
時間の４倍の時間が１本の走査電極の走査に必要となる
。また、直流的な電圧が印加されるのを少なくでも押え
ようとすると、交流的な駆動が必要になり、双安定動作
を行う場合には、スイッチングを行わせる前に、前の状
態を消去する電圧を印加しなければならず、この方法で
は１本の走査電極の走査に応答時間の２倍の時間を必要
とする。以上の様な駆動方法では強誘電性液晶の特徴で
ある高速応答性を十分生かしきれなくなる。

本発明の目的は、上記の欠点を除去して、高速動作を行
い、簡単な回路構成で駆動可能な液晶素子の駆動方法を
提供することにある。

（問題点を解決する手段）本発明は、走査電極群（走査電極数ｎ）と信号電極群と
を有する強誘電性液晶素子の時分割駆動方法において、
ｉ番目（１≦ｉ≦ｎ）の走査電極の走査時間ｔの間に、
ｉ番目の走査電極上の選択画素には、絶対値が強誘電性
液晶が第１の状態をとる閾値電圧７１以上の電圧ｖ１を
印加あるいは、実効的絶対値が７１以上のパルス列を印
加し、非選択画素には＋Ｖ１１≧１ｖ２１なる電圧ｖ２
をｖｌと同じ極性で印加あるいは実効的絶対値がｖ１以
下のパルス列を印加し、（ｉ＋１）番目の走査型ｔｉ（
ｉ＝ｎの時は１番目）上の画素には、選択、非選択を問
わず絶対値が強誘電性液晶が第２の状態をとる閾値電圧
７２以上の電圧ｖ３をＶｌとは逆の極性で印加、あるい
は実効的絶対値が７２以上のパルス列を印加し、１番目
内至（ｉ−１）番目および（ｉ＋２）番内至ｎ番目（ｉ
＝ｎ−１の時は１番目内至（ｎ−２）番目、ｉ＝ｎの時
は２番目内至（ｎ−１）番目）の走査電極上の画素には
前記二つの閾値電圧より絶対値が小さい電圧でパルス幅
がｔよりも短い高周波のパルス列を印加することを特徴
とする液晶素子の駆動方法。

（作用）基板上に高分子を塗布したり、ラビング処理、斜方蓋着
等の適切な配向処理を行った２枚の電極基板により形成
された液晶素子中の強誘電性液晶は、第７図に示したよ
うに印加した電圧の極性により２つの状態をとる。強誘
電性液晶では、その状態に電圧除去後も保持され、いわ
ゆる双安定性動作を行う。この双安定状態を得るために
は、ある時間幅である値以上の電圧を印加しなければな
らず、閾値電圧が存在する。第７図のＡの状態を得るた
めの閾値電圧をＶ２．　Ｂの状態を得るためのそれをｖ
ｌとすると、ＡまたはＢの状態を得るためにはそれぞれ
絶対値がｖ２．７１以上の電圧を液晶に印加しなければ
ならない。

一般に液晶素子を時分割駆動法で駆動しようとする場合
、非走査時には走査時の選択画素に印加された電圧と逆
極性の電圧が印加される。これは、双安定動作には、悪
影響を与え、選択した状態が保持されなくなり、光の透
過率に変化をきたす。この悪影響は逆極性の電圧値及び
印加される時間に大きく依存する。電圧値が大きいほど
、また、印加時間が長いほど悪影響が現われる。

本発明では第３図に示すようなｎ本の走査電極を持つ液
晶素子を駆動するには、第１図に示すような波形を印加
して駆動する。すなわち、ｉ番目（１≦１ｎｎ）の走査
電極を走査する場合、（ｉ＋１）番目の画素にｔの時間
に絶対値がｖｌより大きい、電圧ＶｌｌまたはＶｌ２を
印加して強誘電性液晶を第７図で示したＢの状態にする
。ただしｉ＝ｎの場合は１番目の画素にＶｌｌまたはＶ
１２を印加する。一方ｉ番目の走査電極には選択画素に
はＬの時間に絶対値がｖ２より大きく、Ｖｌｌとは逆の
極性の電圧Ｖ２１を印加して強誘電性液晶をＡの状態に
する。また非選択画素には絶対値がｖ２より小さくｖ２
１と同極性の電圧Ｖ２２を印加する。その場合には、液
晶はＢの状態を保持している。さらに、ｉ、（ｉ＋１）
番目以外の走査電極以外の画素にはｔより短いパルスで
絶対値がｖｌ、　ｖ２のいずれよりも小さい電圧を印加
する。これで、選択されたＡまたはＢの状態が次の走査
時まで保持出来て、安定な双安定性動作を行う液晶素子
が実現出来る。また、ｉ番目の画素を走査する場合に（
ｉ＋１）番目の画素のメモリー状態の消去を行っており
、ｔを強誘電性液晶の応答に最小限必要な時間に選べば
、応答時間で１本の走査電極を駆動出来る。従って、従
来と同じフレーム周期で良好な双安定性動作のままデユ
ーティ−比を上げることが出来、駆動のための回路数も
少なくてすむようになる。尚、第１図Ａではｉ番目と（
ｉ＋１）番目の画素には直流電圧波形が示されているが
、第１図Ｂ、Ｃのようにパルス列としでもよい。但し、
この場合はパルス列の平均の電圧値が（あるいは実効値
とも言う）が基準を満さないように設定する必要がある
。

第１図Ａ中ＶｌｌキＶ１２の図が示されているが、これ
は、はんの−例であり、Ｖｌｌ”Ｖ１２でもよい。

（実施例）以下、本発明の実施例を挙げて、詳細に説明する。第３
図は本発明の駆動方法を用いて駆動する液晶素子の図で
、Ａ−Ａ’の位置での断面図が第４図になっている。配
向膜１９としてポリイミドを塗布した電極基板をラビン
グし、スペーサー１８を介して２ｐｍの間隔で基板１１
．２０を接着し、液晶材１３としてチッソ社Ｃ８−１０
１３を充填しである。走査電極１５は１ｍｍあたり１６
本形成されていて、１／８デユーティ−の時分割駆動で
駆動するため、信号電極１４は１本で８本の走査電極と
対向する形状になっている。さらに、素子は２枚の偏光
板１２で挟まれている。

この素子を利用して、第２図に示す様な電圧波形におい
て、Ｖｏ　＝　ＩＯＶ、　ｔ　＝　６２．５）ｉｓとし
た波形を走査電極１５、信号電極１４に印加して液晶素
子の駆動を行った。この場合、液晶に印加される電圧は
図中口で囲んだ波形となる。例えば、今、３番目の走査
電極を走査する場合を考えると、選択画素には３０Ｖ、
非選択画素にはＩＯＶの電圧が印加される。なお、液晶
素子は３０Ｖが印加された場合に、光を透過させる状態
になるように偏光板１２の偏光軸の角度を選んでおく。

また４番目の走査電極の画素には一３０ｖか一５０Ｖが
印加され液晶１３は光を遮断する方向に配向する。さら
に１，２．５〜８番目の走査電極の画素にはパルス幅１
５．６２５）１ｓで電圧が２０Ｖか一２０Ｖのパルス列
が印加される。以上の様な駆動方法を行ったところ、液
晶は非走査時にも走査時において選択された配向状態を
保持し、良好な双安定性動作を行った。また、１本の走
査電極の走査時間は、６２．５ｐｓとなり、従来行われ
ている時分割駆動法に比べ同時間で２倍のデユー°ティ
ー比で駆動できることがわかった。

この素子をプリンタヘッドに用いた周知の構成の電子写
真方式のプリンターを構成すると、良好な双安定動作を
行う素子なので、非走査時にも感光体が感光されて、コ
ントラストの良い鮮明な印刷が毎分に枚可能である。本
発明の液晶素子は１／８デユーティ一時分割駆動なので
、回路数も少なくてすみ、低価格のプリンターが実現さ
れる。

（発明の効果）以上述べたように、本発明によれば良好な双安定動作で
、高デユーティ−の時分割駆動が行える。更に、回路数
が少なくなり、駆動回路の安価な液晶素子が得られる。

【図面の簡単な説明】

第１図Ａ、　Ｂ、　Ｃ１第２図は本発明の駆動波形の一
例を示す図、第３図は本発明の一実施例を示す部分破断
斜視図、第４図は第３図の線Ａ−Ａ’を通り偏光板１２
の上面に垂直な面における第３図の断面図であり、第３
図及び第４図において１１．２０は対向基板、１２は偏
光板、１３は強誘電性液晶、１４は選択電極、１５は走
査電極、１８はスペーサ、１９は配向膜である。第５図
は強誘電性液晶分子のらせん配列状態を示す模式図であ
る。第６図および第７図は２枚の基板間の強誘電性液晶
分子の配向状態を模式的に示す側面図および平面図であ
り、これらの図において１２１は自発分極、１２２．１
４１．１４２は液晶分子、１２３はらせん軸、１３１．
１３２は基板である。第８図は従来行わ才　１図７２　図層く７４　図１８スペーサー１３液晶オ　５　ロオ　６　ロア　７　口１４１液晶分子　　　　　　１４２液晶分子オ　８　図

Claims

【特許請求の範囲】

走査電極群（走査電極数ｎ）と信号電極群とを有する強
誘電性液晶素子の時分割駆動方法において、ｉ番目（１
≦ｉ≦ｎ）の走査電極の走査時間ｔの間に、ｉ番目の走
査電極上の選択画素には、絶対値が強誘電性液晶が第１
の状態をとる閾値電圧Ｖ＿１以上の電圧Ｖ＿１を印加あ
るいは、実効的絶対値がＶ＿１以上のパルス列を印加し
、非選択画素には｜Ｖ＿１｜≧｜Ｖ＿２｜なる電圧Ｖ＿
２をＶ＿１と同じ極性で印加あるいは実効的絶対値がＶ
＿１以下のパルス列を印加し、（ｉ＋１）番目の走査電
極（ｉ＝ｎの時は１番目）上の画素には、選択、非選択
を問わず絶対値が強誘電性液晶が第２の状態をとる閾値
電圧Ｖ＿２以上の電圧Ｖ＿３をＶ＿１とは逆の極性で印
加、あるいは実効的絶対値がＶ＿２以上のパルス列を印
加し、１番目内至（ｉ−１）番目および（ｉ＋２）番内
至ｎ番目（ｉ＝ｎ−１の時は１番目内至（ｎ−２）番目
、ｉ＝ｎの時は２番目内至（ｎ−１）番目）の走査電極
上の画素には前記二つの閾値電圧より絶対値が小さい電
圧でパルス幅がｔよりも短いパルス列を印加することを
特徴とする液晶素子の駆動方法。