JPS62277896A - Input/output terminal equipment accommodation system to time division electronic exchange - Google Patents

Input/output terminal equipment accommodation system to time division electronic exchange

Info

Publication number
JPS62277896A
JPS62277896A JP12028086A JP12028086A JPS62277896A JP S62277896 A JPS62277896 A JP S62277896A JP 12028086 A JP12028086 A JP 12028086A JP 12028086 A JP12028086 A JP 12028086A JP S62277896 A JPS62277896 A JP S62277896A
Authority
JP
Japan
Prior art keywords
input
output terminal
output
data
terminal equipment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP12028086A
Other languages
Japanese (ja)
Other versions
JPH0722419B2 (en
Inventor
Kenichi Mizuno
健一 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP12028086A priority Critical patent/JPH0722419B2/en
Publication of JPS62277896A publication Critical patent/JPS62277896A/en
Publication of JPH0722419B2 publication Critical patent/JPH0722419B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Exchange Systems With Centralized Control (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

PURPOSE:To enable the extension of an input/output terminal equipment easily by applying the time division multiplex to the data transmitting and receiving between the respective input/output terminal equipments and input/output controllers with the aid of utilizing the vacant time slot of a PCM highway. CONSTITUTION:When a data transfer starting instruction is issued to an input/ output controller 1 from a control processing unit 8, the input/output controller 1 reads an output data from a memory device 9 and puts it on the time slot on the indicated PCM highway 2a after multiplexing. An input/output terminal interface device 4 receives the output data from the time slot of the designated PCM highway 2b and converts it to the signal for the corresponding input/output terminal equipment 6 so as to transmit it to the input/output terminal equipment 6. Thus the input/output controller is sufficient to be at least one unit, so the constitution of a central processing equipment part becomes simple and moreover the input/output terminal equipment can be extended easily.

Description

【発明の詳細な説明】 3、発明の詳細な説明 〔産業上の利用分野〕 本発明は時分割電子交換機への入出力端末装置収容方式
に係り、特に、入出力端末装置を増設するのに好適な入
出力端末装置収容方式に関する。
[Detailed Description of the Invention] 3. Detailed Description of the Invention [Field of Industrial Application] The present invention relates to a method for accommodating input/output terminal devices in a time-sharing electronic exchange, and particularly relates to a method for accommodating input/output terminal devices in a time-sharing electronic exchange. The present invention relates to a suitable input/output terminal device accommodation system.

〔従来の技術〕[Conventional technology]

自動電子交換機の中央処理装置には、交換機の保守運用
管理を行なう入出力端末装置や、交換機の付帯的なサー
ビスを行なうプロセッサとの情報交換のための入出力端
末装置、交換機自体で行うサービス機能のための入出力
端末装置等、多数の入出力端末装置を接続することがあ
る。多数の入出力端末装置を接続する場合、その数に見
合った数の入出力制御装置が必要となる。
The central processing unit of an automatic electronic switching system includes an input/output terminal device that performs maintenance and operation management of the switching equipment, an input/output terminal device that exchanges information with a processor that performs ancillary services of the switching equipment, and service functions performed by the switching equipment itself. A large number of input/output terminal devices may be connected, such as input/output terminal devices for When connecting a large number of input/output terminal devices, a corresponding number of input/output control devices are required.

一般に、多数の入出力制御装置を設けるために中央処理
装置の構成を拡張するのに、チャネル装置あるいはI1
0プロセッサが使われる。例えば、特開昭60−917
96号公報には、I10プロセッサを使用した従来技術
が記載されている。
Typically, channel devices or I1
0 processors are used. For example, JP-A-60-917
No. 96 describes a conventional technique using an I10 processor.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上記従来技術では、入出力端末V2ffl毎に、中央処
理装置内に対応する入出力制御装置を設けている。電気
的制約条件、あるいは、物理的・実装的制約条件から、
設けることができる入出力制御装置の装置数は、中央処
理装置の最大容量として定められてしまう。従って、上
記従来技術では、多数の端末を接続する可能性がある自
動交換機の中央処理装置部は実際に接続しないとしても
大規模になり、しかも、入出力端末装置の増設のために
装置を拡張することが容易でないという問題もある。
In the above conventional technology, a corresponding input/output control device is provided in the central processing unit for each input/output terminal V2ffl. Due to electrical constraints or physical/implementation constraints,
The number of input/output control devices that can be provided is determined by the maximum capacity of the central processing unit. Therefore, in the above-mentioned conventional technology, the central processing unit of the automatic exchange, which has the possibility of connecting a large number of terminals, becomes large-scale even if it is not actually connected, and furthermore, the equipment must be expanded to add input/output terminals. There is also the problem that it is not easy to do so.

本発明の目的は、自動交換機の中央処理装置部を大規模
にすることなく、入出力端末装置の増設が容易な時分割
電子交換機への入出力端末装置収容方式を堤供すること
にある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a method for accommodating input/output terminal devices in a time-sharing electronic exchange, which allows easy addition of input/output terminal devices without increasing the scale of the central processing unit of the automatic exchange.

〔問題点を解決するための手段〕[Means for solving problems]

上記目的は1時分割電子交換機に収容する入出力端末装
置対応に設けられた入出力端末インタフェース装置を、
時分割交換スイッチを介しPCMハイウェイを用いて入
出力制御装置に接続し、前記各入出力端末装置と前記入
出力制御装置との間で送受するデータを、前記PCMハ
イウェイの空タイムスロットを利用して時分割多重化す
ることで、達成される。
The above purpose is to provide an input/output terminal interface device that corresponds to the input/output terminal device accommodated in the one-time division electronic exchange.
Connecting to an input/output control device using a PCM highway via a time division exchange switch, and transmitting and receiving data between each input/output terminal device and the input/output control device using empty time slots of the PCM highway. This is achieved by time division multiplexing.

〔作用〕[Effect]

多数の入出力端末装置への入出力データを時分割多重化
し、これを時分割交換スイッチで各入出力端末装置に割
り振るので、入出力制御装置は少なくとも1つあればよ
く、また、入出力制御装置数に制約されることなく収容
する入出力端末装置を増設することができる。
Since input/output data to a large number of input/output terminal devices is time-division multiplexed and distributed to each input/output terminal device using a time-division exchange switch, at least one input/output control device is required. The number of input/output terminal devices that can be accommodated can be increased without being limited by the number of devices.

〔実施例〕〔Example〕

以下、本発明の一実施例を図面を参照して説明する。 Hereinafter, one embodiment of the present invention will be described with reference to the drawings.

゛第1図は本発明の一実施例を適用した時分割自動交換
システムの構成図である。第1図において、中央制御系
は、入出力制御装置1と、端末インターフェース制御装
置5と、制御用処理装置8と、制御用処理装置8用のプ
ログラム、データ等を格納したメモリ装置9とを備え、
これ等は相互に共通バス7で接続されている。通常のプ
ログラム実行時には、共通バス7が使われる。時分割交
換スイッチ3はこの共通バス7に接続されると共に。
1 is a block diagram of a time-sharing automatic switching system to which an embodiment of the present invention is applied. In FIG. 1, the central control system includes an input/output control device 1, a terminal interface control device 5, a control processing device 8, and a memory device 9 storing programs, data, etc. for the control processing device 8. Prepare,
These are mutually connected by a common bus 7. The common bus 7 is used during normal program execution. A time division exchange switch 3 is also connected to this common bus 7.

PCMハイウェイ2aにより入出力制御装置1に接続さ
れている。時分割交換スイッチ3はまた、PCMハイウ
ェイ2bにより多数の各種入出力端末インタフェース装
置4(1つのみ図示)に接続されている。各入出力端末
インタフェース装置4は中央制御系の端末インターフェ
ース制御装置5に接続されると共に、夫々対応する入出
力端末装置6(1つのみ図示)に接続されている。この
交換システムでは、交換プログラムの実行により、適切
な制御命令が端末インターフェース制御装置5経山で、
各々の入出力端末インタフェース装置4へ5あるいは1
時分割交換スイッチ3へ直接、発行され、交換動作が行
なわれる。
It is connected to the input/output control device 1 by a PCM highway 2a. The time division switching switch 3 is also connected to a number of various input/output terminal interface devices 4 (only one shown) by a PCM highway 2b. Each input/output terminal interface device 4 is connected to a terminal interface control device 5 of a central control system, and is also connected to a corresponding input/output terminal device 6 (only one is shown). In this exchange system, by executing the exchange program, appropriate control commands are sent to the terminal interface control device 5,
5 or 1 to each input/output terminal interface device 4
It is issued directly to the time division exchange switch 3, and exchange operation is performed.

入出力制御装置1と各入出力端末装置6との間でデータ
を送受する場合には、制御用処理装置8は、出力すべき
データをメモリ装[9に書込み、使用する入出力端末イ
ンタフェース装置4と入出力制御装置1間を接続する制
御命令を時分割交換スイッチ3に送出し、僧備を完了す
る。
When transmitting and receiving data between the input/output control device 1 and each input/output terminal device 6, the control processing device 8 writes the data to be output into the memory device [9 and transfers the data to the input/output terminal interface device to be used. 4 and the input/output control device 1 is sent to the time division exchange switch 3, and the preparation is completed.

次に、入出力制御装置1に、データ転送起動命令が制御
用処理装置8から発行される。入出力制御装置1は、メ
モリ装置9から出力データを読み出し、指定されたPC
Mハイウェイ2a上のタイムスロットに多重化して乗せ
る。入出力端末インタフェース装置4は、指定されたP
CMハイウェイ2b上のタイムスロットから出力データ
を受は取り、これを対応する入出力端末装置6用の信号
に変換して該入出力端末装置6に送出する。
Next, a data transfer start command is issued to the input/output control device 1 from the control processing device 8. The input/output control device 1 reads output data from the memory device 9 and outputs it to a designated PC.
It is multiplexed and placed in a time slot on M Highway 2a. The input/output terminal interface device 4
It receives and receives output data from a time slot on the CM highway 2b, converts it into a signal for the corresponding input/output terminal device 6, and sends it to the corresponding input/output terminal device 6.

入出力端末装置6からのデータ入力は、入力要゛求が先
ず対応する入出力端末インタフェース装置4により検知
される。制御用処理装置8はこれを検知すると、入出力
端末インタフェース装置4と入出力制御装置1との間を
接続する命令を時分割交換スイッチ3へ送出する。
Data input from the input/output terminal device 6 is first detected by the input/output terminal interface device 4 to which the input request corresponds. When the control processing device 8 detects this, it sends a command to connect the input/output terminal interface device 4 and the input/output control device 1 to the time division exchange switch 3.

時分割交換スイッチ3の接続と使用するPCMハイウェ
イ2bとタイムスロットの指定が完了すると、当該入出
力端末装置6に送信許可が下り。
When the connection of the time division exchange switch 3 and the specification of the PCM highway 2b and time slot to be used are completed, transmission permission is granted to the input/output terminal device 6.

データの入力が始まる。入出力データ@6からの入力デ
ータは、入出力端末インタフェース装置4で指定された
PCMハイウェイ2bとタイムスロットに乗せられ、時
分割交換スイッチ3及びPCMハイウェイ2aを経由し
て入出力制御装置1へ至る。入出力制御装置1は、受信
したデータを予め予約してあったメモリ装置9内のバソ
ファエリアに順次書込む、一連のデータの終了は、予め
定められた特定キャラクタによることにしておき、入出
力制御装置1は、該当するキャラクタを受信すると、制
御用処理装置8に割込を発し、入力データの受信完了を
知らせる。
Data entry begins. The input data from the input/output data@6 is transferred to the PCM highway 2b and time slot designated by the input/output terminal interface device 4, and is sent to the input/output control device 1 via the time division exchange switch 3 and the PCM highway 2a. reach. The input/output control device 1 sequentially writes the received data to a bath area in the memory device 9 that has been reserved in advance.The end of the series of data is determined by a predetermined specific character. When the output control device 1 receives the corresponding character, it issues an interrupt to the control processing device 8 to notify it of completion of reception of input data.

次に、上述した時分割交換スイッチ3と入出力制御装置
1とのデータ送受の詳細を第2図を参照して説明する。
Next, details of data transmission and reception between the above-mentioned time division exchange switch 3 and input/output control device 1 will be explained with reference to FIG.

第2図は入出力制御装置1の詳細構成図である。入出力
制御装置1は、中央制御系の共通バス7に接続されたC
PUII、バッファメモリ12と、タイムスロットメモ
リ10.43と、受信バッファ14と、送信バッファ1
5と5 ローカルメモリ16と、これ等を相互に接続す
るローカルバス17と、PCMハイウェイ2aに接続さ
れた受信ゲート18及び送信ゲート19から成る。
FIG. 2 is a detailed configuration diagram of the input/output control device 1. As shown in FIG. The input/output control device 1 is connected to a common bus 7 of the central control system.
PUII, buffer memory 12, time slot memory 10.43, receive buffer 14, and transmit buffer 1
5 and 5 It consists of a local memory 16, a local bus 17 that interconnects these, and a reception gate 18 and a transmission gate 19 connected to the PCM highway 2a.

制御用処理装置8が入出力制御装置1を指定し、送信及
び受信に使うべきタイムスロット番号を共通バス7経出
でバッファメモ1月2に書込んだ後。
After the control processing unit 8 designates the input/output control unit 1 and writes the time slot numbers to be used for transmission and reception into the buffer memo 1/2 via the common bus 7.

C,PUllに割込む、CPtJllは、バッファメモ
リ12の内容を読取り、所定のタイムスロットメモリ1
0及び13へ書込む。受信ゲート18.送信ゲート19
は、各々に接続されたタイムスロットメモリ10゜13
の内容にて示されたタイムスロツ1−の時間に、PCM
ハイウェイ2a上のデータを取り込んで受信バッファ1
4へ送り、あるいは、送信バッファ15の内容をPCM
ハイウェイ2a上へ送出する。受信バッファ14が該タ
イムスロットのデータで埋まると、CPUIIがこれを
読み取り、終端キャラクタあるか否かを判定する。終端
キャラクタでなければ、予め定められたメモリ装置9(
第1図)のアドレスに、該タイムスロットのデータを共
通バス7のダイレクトメモリアクセス機能を使用して書
込む。該アドレスは毎回+1加算される。受信バッファ
14の内容が終端キャラクタであれば、CPUIIは制
御用処理装置8に割込み、受信が完了したこと及び受信
文字数を伝える。制御用処理装置8は、メモリ装置9の
所定のアドレスから格納された入力データを受は取り1
次は別のアドレスを指定する。
CPtJll, which interrupts C, PUll, reads the contents of the buffer memory 12 and stores it in a predetermined time slot memory 1.
Write to 0 and 13. Receiving gate 18. Transmission gate 19
is the time slot memory 10゜13 connected to each
At the time of time slot 1- shown in the contents of
Receive buffer 1 by taking data on highway 2a
4, or send the contents of the transmission buffer 15 to the PCM
Send it out onto Highway 2a. When the receive buffer 14 is filled with data for the time slot, the CPU II reads it and determines whether there is a terminating character. If it is not the terminal character, the predetermined memory device 9 (
The data of the time slot is written to the address shown in FIG. 1 using the direct memory access function of the common bus 7. The address is incremented by +1 each time. If the content of the receive buffer 14 is a terminal character, the CPU II interrupts the control processing unit 8 and informs it that reception has been completed and the number of characters received. The control processing device 8 receives and receives input data stored from a predetermined address in the memory device 9.
Next, specify another address.

一方、送信する場合は、制御用処理装置8はメモリ装置
9上に送信データを順に書き並べておき、CPUIIに
割込み、転送データ語数と、データの格納しである先頭
アドレスをバッファメモリ12経出で伝える。CPU1
1は、送信バッファ15からデータがPCMハイウェイ
2aに出力される毎に。
On the other hand, when transmitting, the control processing device 8 writes and arranges the transmission data in order on the memory device 9, interrupts the CPU II, and outputs the number of words of the transfer data and the starting address where the data is stored to the buffer memory 12. tell. CPU1
1 each time data is output from the transmission buffer 15 to the PCM highway 2a.

メモリ装置9からダイレクトメモリアクセスにより送信
データを一語づつ読出し、次にPCMハイウェイ28に
出力すべきデータとして送信バッファ15に書き込む。
The transmission data is read word by word from the memory device 9 by direct memory access, and then written into the transmission buffer 15 as data to be output to the PCM highway 28.

以上述べた様に、本実施例に示す入出力制御装置1を使
って、制御用処理装置8は、PCMハイウェイ2aの任
意のタイムスロットにデータを入出力する。
As described above, using the input/output control device 1 shown in this embodiment, the control processing device 8 inputs and outputs data to any time slot of the PCM highway 2a.

次に1時分割交換スイッチ3と入出力端末インタフェー
ス装置4との間のデータ送受の詳細を第3図により説明
する。第3図は入出力端末インタフェース装置4の詳細
構成図である。入出力端末インタフェース装置4は、C
PU20と、ローカルメモリ23と、端末インターフェ
ース制御装置5に接続されたバッファメモリ21と、対
応する入出力端末装置6に接続された非同期端末インタ
ーフェース22と、タイムスロットメモリ24.25と
、受信バッファ26及び送信バッファ27と、これ等を
相互に接続するローカルバス28と、PCMハイウェイ
2bに接続される受信ゲート29及び送信ゲート30か
ら成る。
Next, details of data transmission and reception between the one-time division exchange switch 3 and the input/output terminal interface device 4 will be explained with reference to FIG. FIG. 3 is a detailed configuration diagram of the input/output terminal interface device 4. As shown in FIG. The input/output terminal interface device 4 is a C
PU 20 , local memory 23 , buffer memory 21 connected to terminal interface control device 5 , asynchronous terminal interface 22 connected to corresponding input/output terminal device 6 , time slot memory 24 , 25 , and reception buffer 26 and a transmission buffer 27, a local bus 28 that interconnects these, a reception gate 29 and a transmission gate 30 connected to the PCM highway 2b.

蒔分割交換スイッチ3は任意のハイウェイの任意のタイ
ムスロット間を交換することができる。
The split switching switch 3 can switch between any time slots on any highway.

今考えているデータを入出力したい入出力端末装置6が
接続されている入出力端末インタフェース装置4を収容
しているPCMハイウェイ2bの任意の空タイムスロッ
トに、該データを乗せる様に。
The data is placed in any empty time slot of the PCM highway 2b that accommodates the input/output terminal interface device 4 to which the input/output terminal device 6 to which the data you want to input/output is connected.

制御用処理装置8が共通バス7を経由して、時分割交換
スイッチ3へ制御命令を送る。更に、制御用処理装置8
は、端末インターフェース制御装置5を経由して入出力
端末インタフェース装置4に。
The control processing device 8 sends control commands to the time division exchange switch 3 via the common bus 7. Furthermore, a control processing device 8
to the input/output terminal interface device 4 via the terminal interface control device 5.

データが乗せられたタイムスロット番号を伝えろ1゜タ
イムスロット番号は、バッファメモリ21に書込まれ、
CPU20に読取られ、更にタイムスロットメモリ24
.25に書込まれる。受信ゲート29はタイムスロット
メモリ24に指定された該当のタイムスロットの時刻毎
にPCMハイウェイ2bに乗せられて来るデータを受信
バッファ26に取込む。受信バッファ2Gがデータで一
杯になると、CPU20はこれを読取り、非同期端末イ
ンターフェース22を通して入出力端末装置6に送る。
Tell the time slot number in which the data was loaded. 1゜The time slot number is written to the buffer memory 21,
It is read by the CPU 20 and further stored in the time slot memory 24.
.. 25. The reception gate 29 takes in data carried on the PCM highway 2b into the reception buffer 26 at each time of the corresponding time slot specified in the time slot memory 24. When the receive buffer 2G is full of data, the CPU 20 reads it and sends it to the input/output terminal device 6 through the asynchronous terminal interface 22.

又、入出力端末装置6からの入力データは、非同期端末
インターフェース22内の図示しないバッファに書込ま
れた後、CPU20に読取られ、送信バッファ27に書
面される。送信ゲート30はタイムスロットメモリ25
に指定されたタイムスロットの時刻に、送信バッファ2
7の内容をPCMハイウェイ2bに乗せる。
Input data from the input/output terminal device 6 is written to a buffer (not shown) in the asynchronous terminal interface 22, read by the CPU 20, and written to the transmission buffer 27. The transmission gate 30 has a time slot memory 25
At the time of the time slot specified by
Load the contents of 7 onto PCM Highway 2b.

この様にして、入力データはPCMハイウェイ2bに乗
せられ、前述と同様に、時分割交換スイッチ3を経由し
、入出力制御装置1に伝えられ、制御用処理装置8に使
われる。時分割交換スイッチ3は、任意に入出力端末イ
ンタフェース装置4を選択することができるため、入出
力端末装置を変更することは容易である。
In this way, the input data is transferred to the PCM highway 2b, transmitted to the input/output control device 1 via the time division exchange switch 3, and used by the control processing device 8, as described above. Since the time division exchange switch 3 can arbitrarily select the input/output terminal interface device 4, it is easy to change the input/output terminal device.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、入出力制御装置は少なくとも1つあれ
ばよいため、中央処理装置部は構成が簡易となり、しか
も、接続する入出力端末装置を増設するときに入出力制
御装置の増設が不要なため。
According to the present invention, since at least one input/output control device is required, the configuration of the central processing unit is simplified, and additional input/output control devices are not required when adding input/output terminal devices to be connected. For some reason.

入出力端末装置の増設が容易となり、標準化、経済化を
達成できるという効果がある6
It has the effect of making it easier to add input/output terminal devices, achieving standardization and economy6.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を適用した時分割交換機シス
テムの構成図、第2図は第1図に示す入出力制御装置の
詳細構成図、第3図は第1図に示す入出力端末インタフ
ェース装置の詳細構成図である。 1・・・入出力制御装置、 2a、 2b・・・PGM
ハイウェイ、3・・・時分割交換スイッチ、4・・・入
出力端末インタフェース装置、6・・・入出力端末装置
、8・・・制御用処理装置。
Fig. 1 is a block diagram of a time division switching system to which an embodiment of the present invention is applied, Fig. 2 is a detailed block diagram of the input/output control device shown in Fig. 1, and Fig. 3 is a block diagram of the input/output control device shown in Fig. 1. FIG. 2 is a detailed configuration diagram of a terminal interface device. 1... Input/output control device, 2a, 2b... PGM
Highway, 3... Time division exchange switch, 4... Input/output terminal interface device, 6... Input/output terminal device, 8... Control processing device.

Claims (1)

【特許請求の範囲】[Claims] 1、時分割電子交換機に収容する入出力端末装置対応に
設けられた入出力端末インタフェース装置を、時分割交
換スイッチを介しPCMハイウェイを用いて入出力制御
装置に接続し、前記各入出力端末装置と前記入出力制御
装置との間で送受するデータを、前記PCMハイウェイ
の空タイムスロットを利用して時分割多重化することを
特徴とする時分割電子交換機への入出力端末装置収容方
式。
1. An input/output terminal interface device provided corresponding to the input/output terminal device accommodated in the time-sharing electronic exchange is connected to the input/output control device using the PCM highway via the time-sharing exchange switch, and each of the input/output terminal devices A system for accommodating an input/output terminal device in a time-division electronic exchange, characterized in that data transmitted and received between the input/output control device and the input/output control device is time-division multiplexed using empty time slots of the PCM highway.
JP12028086A 1986-05-27 1986-05-27 A method for accommodating input / output terminal devices in a time-sharing electronic exchange Expired - Lifetime JPH0722419B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12028086A JPH0722419B2 (en) 1986-05-27 1986-05-27 A method for accommodating input / output terminal devices in a time-sharing electronic exchange

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12028086A JPH0722419B2 (en) 1986-05-27 1986-05-27 A method for accommodating input / output terminal devices in a time-sharing electronic exchange

Publications (2)

Publication Number Publication Date
JPS62277896A true JPS62277896A (en) 1987-12-02
JPH0722419B2 JPH0722419B2 (en) 1995-03-08

Family

ID=14782331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12028086A Expired - Lifetime JPH0722419B2 (en) 1986-05-27 1986-05-27 A method for accommodating input / output terminal devices in a time-sharing electronic exchange

Country Status (1)

Country Link
JP (1) JPH0722419B2 (en)

Also Published As

Publication number Publication date
JPH0722419B2 (en) 1995-03-08

Similar Documents

Publication Publication Date Title
US4325119A (en) Process and apparatus employing microprogrammed control commands for transferring information between a control processor and communications channels
US4348725A (en) Communication line service interrupt technique for a communications processing system
US4377843A (en) Data distribution interface
US4133030A (en) Control system providing for the transfer of data in a communications processing system employing channel dedicated control blocks
US4888728A (en) Multipoint link data-transmission control system
EP0009678A1 (en) Computer input/output apparatus
US5093780A (en) Inter-processor transmission system having data link which automatically and periodically reads and writes the transfer data
US4417303A (en) Multi-processor data communication bus structure
US5608889A (en) DNA controller with wrap-around buffer mode
KR900000776A (en) Peripheral controller and adapter interface
EP0097028A2 (en) Multiple-microcomputer communications system
JPS63280365A (en) Control system for direct memory access order contention
JPS62277896A (en) Input/output terminal equipment accommodation system to time division electronic exchange
JPS6126706B2 (en)
JP2758257B2 (en) Computer system
KR100703387B1 (en) Td-bus and p-bus interface device by used main processor
JPS61123244A (en) Data communication processor
JPH064401A (en) Memory access circuit
JPH10313345A (en) Communication controller
JPS61271555A (en) Transferring system for direct memory access
JP2635639B2 (en) Data processing device
KR19990085331A (en) Apparatus and method for parallel processing of TIDBUS and IPBUS in devices with two or more processors
JPS62190544A (en) Higher link unit for programmable controller
MXPA97001974A (en) Common bar assignment system for processors
JPH0630081B2 (en) Communication control circuit