JPH0722419B2 - A method for accommodating input / output terminal devices in a time-sharing electronic exchange - Google Patents

A method for accommodating input / output terminal devices in a time-sharing electronic exchange

Info

Publication number
JPH0722419B2
JPH0722419B2 JP12028086A JP12028086A JPH0722419B2 JP H0722419 B2 JPH0722419 B2 JP H0722419B2 JP 12028086 A JP12028086 A JP 12028086A JP 12028086 A JP12028086 A JP 12028086A JP H0722419 B2 JPH0722419 B2 JP H0722419B2
Authority
JP
Japan
Prior art keywords
input
output terminal
output
data
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP12028086A
Other languages
Japanese (ja)
Other versions
JPS62277896A (en
Inventor
健一 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP12028086A priority Critical patent/JPH0722419B2/en
Publication of JPS62277896A publication Critical patent/JPS62277896A/en
Publication of JPH0722419B2 publication Critical patent/JPH0722419B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は時分割電子交換機への入出力端末装置収容方式
に係り、特に、入出力端末装置を増設するのに好適な入
出力端末装置収容方式に関する。
Description: TECHNICAL FIELD The present invention relates to a method for accommodating an input / output terminal device in a time-division electronic exchange, and in particular, it is suitable for accommodating an input / output terminal device. Regarding the scheme.

〔従来の技術〕 自動電子交換機の中央処理装置には、交換機の保守運用
管理を行なう入出力端末装置や、交換機の付帯的なサー
ビスを行なうプロセッサとの情報交換のための入出力端
末装置、交換機自体で行うサービス機能のための入出力
端末装置等、多数の入出力端末装置を接続することがあ
る。多数の入出力端末装置を接続する場合、その数に見
合った数の入出力制御装置が必要となる。
[Prior Art] A central processing unit of an automatic electronic exchange includes an input / output terminal device for performing maintenance and operation management of the exchange, an input / output terminal device for exchanging information with a processor performing ancillary services of the exchange, and the exchange. A large number of input / output terminal devices such as an input / output terminal device for a service function performed by itself may be connected. When connecting a large number of input / output terminals, the number of input / output control devices corresponding to the number is required.

一般に、多数の入出力制御装置を設けるために中央処理
装置の構成を拡張するのに、チャネル装置あるいはI/O
プロセッサが使われる。例えば、特開昭60−91796号公
報には、I/Oプロセッサを使用した従来技術が記載され
ている。
Generally, channel devices or I / O are used to expand the configuration of the central processing unit to provide multiple I / O controllers.
The processor is used. For example, Japanese Patent Application Laid-Open No. 60-91796 describes a conventional technique using an I / O processor.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

上記従来技術では、入出力端末装置毎に、中央処理装置
内に対応する入出力制御装置を設けている。電気的制約
条件,あるいは、物理的・実装的制約条件から、設ける
ことができる入出力制御装置の装置数は、中央処理装置
の最大容量として定められてしまう。従って上記従来技
術では、多数の端末を接続する可能性がある自動交換機
の中央処理装置部は実際に接続しないとしても大規模に
なり、しかも、入出力端末装置の増設のために装置を拡
張することが容易でないという問題もある。
In the above-mentioned conventional technique, a corresponding input / output control device is provided in the central processing unit for each input / output terminal device. The number of input / output control devices that can be provided is determined as the maximum capacity of the central processing unit due to electrical restrictions or physical / implementation restrictions. Therefore, in the above-mentioned conventional technique, the central processing unit of the automatic exchange, which may connect a large number of terminals, becomes large in size even if it is not actually connected, and the device is expanded for the addition of input / output terminal devices. There is also the problem that it is not easy.

本発明の目的は、自動交換機の中央処理装置部を大規模
にすることなく、入出力端末装置の増設が容易な時分割
電子交換機への入出力端末装置収容方式を提供すること
にある。
It is an object of the present invention to provide a method for accommodating an input / output terminal device in a time-division electronic switch, which makes it easy to add an input / output terminal device without enlarging the central processing unit of the automatic exchange.

〔問題点を解決するための手段〕[Means for solving problems]

上記目的は、時分割電子交換機に収容する入出力端末装
置対応に設けられた入出力端末インタフエース装置を、
時分割交換スイッチを介しPCMハイウェイを用いて入出
力制御装置に接続し、前記各入出力端末装置と前記入出
力制御装置との間で送受するデータを、前記PCMハイウ
ェイの空タイムスロットを利用して時分割多重化するこ
とで、達成される。
The above-mentioned object is to provide an input / output terminal interface device provided for the input / output terminal device accommodated in the time division electronic exchange,
Connect to the input / output control device using the PCM highway via the time division exchange switch, and use the empty time slot of the PCM highway to transmit / receive data between each input / output terminal device and the input / output control device. This is achieved by time-division multiplexing.

〔作用〕[Action]

多数の入出力端末装置への入出力データを時分割多重化
し、これを時分割交換スイッチで各入出力端末装置に割
り振るので、入出力制御装置は少なくとも1つあればよ
く、また、入出力制御装置数に制約されることなく収容
する入出力端末装置を増設することができる。
Since input / output data for a large number of input / output terminal devices are time-division multiplexed and this is assigned to each input / output terminal device by a time-division exchange switch, at least one input / output control device is required. It is possible to add an input / output terminal device to be accommodated without being restricted by the number of devices.

〔実施例〕〔Example〕

以下、本発明の一実施例を図面を参照して説明する。 An embodiment of the present invention will be described below with reference to the drawings.

第1図は本発明の一実施例を適用した時分割自動交換シ
ステムの構成図である。第1図において、中央制御系
は、入出力制御装置1と、端末インターフェース制御装
置5と、制御用処理装置8と、制御用処理装置8用のプ
ログラム,データ等を格納したメモリ装置9とを備え、
これ等は相互に共通バス7で接続されている。通常のプ
ログラム実行時には、共通バス7が使われる。時分割交
換スイッチ3はこの共通バス7に接続されると共に、PC
Mハイウェイ2aにより入出力制御装置1に接続されてい
る。時分割交換スイッチ3はまた、PCMハイウェイ2bに
より多数の各種入出力端末インタフェース装置4(1つ
のみ図示)に接続されている。各入出力端末インタフェ
ース装置4は中央制御系の端末インターフェース制御装
置5に接続されると共に、夫々対応する入出力端末装置
6(1つのみ図示)に接続されている。この交換システ
ムでは、交換プログラムの実行により、適切な制御命令
が端末インターフェース制御装置5経由で、各々の入出
力端末インタフェース装置4へ、あるいは、時分割交換
スイッチ3へ直接、発行され、交換動作が行なわれる。
FIG. 1 is a block diagram of a time division automatic exchange system to which an embodiment of the present invention is applied. In FIG. 1, the central control system includes an input / output control device 1, a terminal interface control device 5, a control processing device 8, and a memory device 9 storing programs and data for the control processing device 8. Prepare,
These are connected to each other by a common bus 7. The common bus 7 is used during normal program execution. The time division exchange switch 3 is connected to this common bus 7
It is connected to the input / output control device 1 by the M highway 2a. The time division exchange switch 3 is also connected to a large number of various input / output terminal interface devices 4 (only one is shown) by the PCM highway 2b. Each input / output terminal interface device 4 is connected to the terminal interface control device 5 of the central control system, and is also connected to the corresponding input / output terminal device 6 (only one is shown). In this exchange system, by executing the exchange program, an appropriate control command is issued to each input / output terminal interface device 4 via the terminal interface control device 5 or directly to the time division exchange switch 3 to perform the exchange operation. Done.

入出力制御装置1と各入出力端末装置6との間でデータ
を送受する場合には、制御用処理装置8は、出力すべき
データをメモリ装置9に書込み、使用する入出力端末イ
ンタフェース装置4と入出力制御装置1間を接続する制
御命令を時分割交換スイッチ3に送出し、準備を完了す
る。
When transmitting / receiving data between the input / output control device 1 and each input / output terminal device 6, the control processing device 8 writes the data to be output to the memory device 9 and uses the input / output terminal interface device 4 A control command for connecting between the I / O control device 1 and the input / output control device 1 is sent to the time division exchange switch 3 to complete the preparation.

次に、入出力制御装置1に、データ転送起動命令が制御
用処理装置8から発行される。入出力制御装置1は、メ
モリ装置9から出力データを読み出し、指定されたPCM
ハイウェイ2a上のタイムスロットに多重化して乗せる。
入出力端末インタフェース装置4は、指定されたPCMハ
イウェイ2b上のタイムスロットから出力データを受け取
り、これを対応する入出力端末装置6用の信号に変換し
て該入出力端末装置6に送出する。
Next, a data transfer start instruction is issued from the control processing device 8 to the input / output control device 1. The input / output control device 1 reads the output data from the memory device 9 and specifies the specified PCM.
It is multiplexed and placed in the time slot on highway 2a.
The input / output terminal interface device 4 receives the output data from the designated time slot on the PCM highway 2b, converts it into a signal for the corresponding input / output terminal device 6, and sends it to the input / output terminal device 6.

入出力端末装置6からのデータ入力は、入力要求が先ず
対応する入出力端末インタフェース装置4により検知さ
れる。制御用処理装置8はこれを検知すると、入出力端
末インタフェース装置4と入出力制御装置1との間を接
続する命令を時分割交換スイッチ3へ送出する。
The data input from the input / output terminal device 6 is detected by the input / output terminal interface device 4 to which the input request corresponds first. When the control processing device 8 detects this, it sends a command for connecting the input / output terminal interface device 4 and the input / output control device 1 to the time division exchange switch 3.

時分割交換スイッチ3の接続と使用するPCMハイウェイ2
bとタイムスロットの指定が完了すると、当該入出力端
末装置6に送信許可が下り、データの入力が始まる。入
出力端末装置6からの入力データは、入出力端末インタ
フェース装置4で指定されたPCMハイウェイ2bとタイム
スロットに乗せられ、時分割交換スイッチ3及びPCMハ
イウェイ2aを経由して入出力制御装置1へ至る。入出力
制御装置1は、受信したデータを予め予約してあったメ
モリ装置9内のバッファエリアに順次書込む。一連のデ
ータの終了は、予め定められた特定キャラクタによるこ
とにしておき、入出力制御装置1は、該当するキャラク
タを受信すると、制御用処理装置8に割込を発し、入力
データの受信完了を知らせる。
Connection of time division exchange switch 3 and PCM highway 2 used
When the designation of b and the time slot is completed, the transmission permission is given to the input / output terminal device 6 and the input of data is started. The input data from the input / output terminal device 6 is put on the PCM highway 2b and the time slot designated by the input / output terminal interface device 4, and is input to the input / output control device 1 via the time division switch 3 and the PCM highway 2a. Reach The input / output control device 1 sequentially writes the received data in the buffer area in the memory device 9 which is reserved in advance. The end of the series of data is assumed to be by a predetermined specific character, and when the input / output control device 1 receives the corresponding character, it issues an interrupt to the control processing device 8 to complete the reception of the input data. Inform.

次に、上述した時分割交換スイッチ3と入出力制御装置
1とのデータ送受の詳細を第2図を参照して説明する。
第2図は入出力制御装置1の詳細構成図である。入出力
制御装置1は、中央制御系の共通バス7に接続されたCP
U11,バッファメモリ12と、タイムスロットメモリ10,13
と、受信バッファ14と、送信バッファ15と、ローカルメ
モリ16と、これ等を相互に接続するローカルバス17と、
PCMハイウェイ2aに接続された受信ゲート18及び送信ゲ
ート19から成る。
Next, details of data transmission / reception between the time division exchange switch 3 and the input / output control device 1 described above will be described with reference to FIG.
FIG. 2 is a detailed configuration diagram of the input / output control device 1. The input / output control device 1 is a CP connected to the common bus 7 of the central control system.
U11, buffer memory 12 and time slot memory 10,13
A reception buffer 14, a transmission buffer 15, a local memory 16, and a local bus 17 interconnecting these,
It comprises a reception gate 18 and a transmission gate 19 connected to the PCM highway 2a.

制御用処理装置8が入出力制御装置1を指定し、送信及
び受信に使うべきタイムスロット番号を共通バス7経由
でバッファメモリ12に書込んだ後、CPU11に割込む。CPU
11は、バッファメモリ12の内容を読取り、所定のタイム
スロットメモリ10及び13へ書込む。受信ゲート18,送信
ゲート19は、各々に接続されたタイムスロットメモリ1
0,13の内容にて示されたタイムスロットの時間に、PCM
ハイウェイ2a上のデータを取り込んで受信バッファ14へ
送り、あるいは、送信バッファ15の内容をPCMハイウェ
イ2a上へ送出する。受信バッファ14が該タイムスロット
のデータで埋まると、CPU11がこれを読み取り、終端キ
ャラクタあるか否かを判定する。終端キャラクタでなけ
れば、予め定められたメモリ装置9(第1図)のアドレ
スに、該タイムスロットのデータを共通バス7のダイレ
クトメモリアクセス機能を使用して書込む。該アドレス
は毎回+1加算される。受信バッファ14の内容が終端キ
ャラクタであれば、CPU11は制御用処理装置8に割込
み、受信が完了したこと及び受信文字数を伝える。制御
用処理装置8は、メモリ装置9の所定のアドレスから格
納された入力データを受け取り、次は別のアドレスを指
定する。
The control processor 8 specifies the input / output controller 1, writes the time slot number to be used for transmission and reception in the buffer memory 12 via the common bus 7, and then interrupts the CPU 11. CPU
The buffer 11 reads the contents of the buffer memory 12 and writes it in the predetermined time slot memories 10 and 13. The reception gate 18 and the transmission gate 19 are respectively connected to the time slot memory 1
At the time of the time slot indicated by the contents of 0 and 13, the PCM
The data on the highway 2a is taken and sent to the reception buffer 14, or the contents of the transmission buffer 15 are sent to the PCM highway 2a. When the reception buffer 14 is filled with the data of the time slot, the CPU 11 reads it and determines whether or not there is a termination character. If it is not the termination character, the data of the time slot is written to the predetermined address of the memory device 9 (FIG. 1) by using the direct memory access function of the common bus 7. The address is incremented by +1 every time. If the content of the reception buffer 14 is the termination character, the CPU 11 interrupts the control processing device 8 to inform that the reception is completed and the number of received characters. The control processing device 8 receives the input data stored from a predetermined address of the memory device 9, and next designates another address.

一方、送信する場合は、制御用処理装置8はメモリ装置
9上に送信データを順に書き並べておき、CPU11に割込
み、転送データ語数と、データの格納してある先頭アド
レスをバッファメモリ12経由で伝える。CPU11は、送信
バッファ15からデータがPCMハイウェイ2aに出力される
毎に、メモリ装置9からダイレクトメモリアクセスによ
り送信データを一語づつ読出し、次にPCMハイウェイ2a
に出力すべきデータとして送信バッファ15に書き込む。
On the other hand, in the case of transmission, the control processing device 8 writes the transmission data in order on the memory device 9 and transfers it to the CPU 11 via the buffer memory 12 with the interrupt, the number of transfer data words, and the head address where the data is stored. . The CPU 11 reads the transmission data word by word from the memory device 9 by direct memory access every time the data is output from the transmission buffer 15 to the PCM highway 2a, and then the PCM highway 2a.
It is written in the transmission buffer 15 as the data to be output to.

以上述べた様に、本実施例に示す入出力制御装置1を使
って、制御用処理装置8は、PCMハイウェイ2aの任意の
タイムスロットにデータを入出力する。
As described above, the control processing device 8 inputs / outputs data to / from any time slot of the PCM highway 2a by using the input / output control device 1 shown in this embodiment.

次に、時分割交換スイッチ3と入出力端末インタフェー
ス装置4との間のデータ送受の詳細を第3図により説明
する。第3図は入出力端末インタフェース装置4の詳細
構成図である。入出力端末インタフェース装置4は、CP
U20と、ローカルメモリ23と、端末インターフェース制
御装置5に接続されたバッファメモリ21と、対応する入
出力端末装置6に接続された非同期端末インターフェー
ス22と、タイムスロットメモリ24,25と、受信バッファ2
6及び送信バッファ27と、これ等を相互に接続するロー
カルバス28と、PCMハイウェイ2bに接続される受信ゲー
ト29及び送信ゲート30から成る。
Next, details of data transmission / reception between the time division exchange switch 3 and the input / output terminal interface device 4 will be described with reference to FIG. FIG. 3 is a detailed configuration diagram of the input / output terminal interface device 4. The input / output terminal interface device 4 is a CP
U20, a local memory 23, a buffer memory 21 connected to the terminal interface control device 5, an asynchronous terminal interface 22 connected to the corresponding input / output terminal device 6, time slot memories 24 and 25, and a reception buffer 2
6 and a transmission buffer 27, a local bus 28 interconnecting them, and a reception gate 29 and a transmission gate 30 connected to the PCM highway 2b.

時分割交換スイッチ3は任意のハイウェイの任意のタイ
ムスロット間を交換することができる。今考えているデ
ータを入出力したい入出力端末装置6が接続されている
入出力端末インタフェース装置4を収容しているPCMハ
イウェイ2bの任意の空タイムスロットに、該データを乗
せる様に、制御用処理装置8が共通バス7を経由して、
時分割交換スイッチ3へ制御命令を送る。更に、制御用
処理装置8は、端末インターフェース制御装置5を経由
して入出力端末インタフェース装置4に、データが乗せ
られたタイムスロット番号を伝える。タイムスロット番
号は、バッファメモリ21に書込まれ、CPU20に読取ら
れ、更にタイムスロットメモリ24,25に書込まれる。受
信ゲート29はタイムスロットメモリ24に指定された該当
のタイムスロットの時刻毎にPCMハイウェイ2bに乗せら
れて来るデータを受信バッファ26に取込む。受信バッフ
ァ26がデータで一杯になると、CPU20はこれを読取り、
非同期端末インターフェース22を通して入出力端末装置
6に送る。又、入出力端末装置6からの入力データは、
非同期端末インターフェース22内の図示しないバッファ
に書込まれた後、CPU20に読取られ、送信バッファ27に
書直される。送信ゲート30はタイムスロットメモリ25に
指定されたタイムスロットの時刻に、送信バッファ27の
内容をPCMハイウェイ2bに乗せる。この様にして、入力
データはPCMハイウェイ2bに乗せられ、前述と同様に、
時分割交換スイッチ3を経由し、入出力制御装置1に伝
えられ、制御用処理装置8に使われる。時分割交換スイ
ッチ3は、任意に入出力端末インタフェース装置4を選
択することができるため、入出力端末装置を変更するこ
とは容易である。
The time division exchange switch 3 can exchange between arbitrary time slots of an arbitrary highway. For control so that the data can be placed in an arbitrary empty time slot of the PCM highway 2b accommodating the input / output terminal interface device 4 to which the input / output terminal device 6 desired to input / output data is connected. The processing device 8 passes through the common bus 7,
A control command is sent to the time division exchange switch 3. Further, the control processing device 8 transmits the time slot number in which the data is placed to the input / output terminal interface device 4 via the terminal interface control device 5. The time slot number is written in the buffer memory 21, read by the CPU 20, and further written in the time slot memories 24, 25. The reception gate 29 fetches the data loaded on the PCM highway 2b into the reception buffer 26 at each time of the corresponding time slot designated in the time slot memory 24. When the receive buffer 26 is full of data, the CPU 20 reads it and
It is sent to the input / output terminal device 6 through the asynchronous terminal interface 22. The input data from the input / output terminal device 6 is
After being written in a buffer (not shown) in the asynchronous terminal interface 22, it is read by the CPU 20 and rewritten in the transmission buffer 27. The transmission gate 30 puts the contents of the transmission buffer 27 on the PCM highway 2b at the time of the time slot designated in the time slot memory 25. In this way, the input data is put on the PCM highway 2b, and as described above,
It is transmitted to the input / output control device 1 via the time division exchange switch 3 and used by the control processing device 8. Since the time division exchange switch 3 can arbitrarily select the input / output terminal interface device 4, it is easy to change the input / output terminal device.

〔発明の効果〕〔The invention's effect〕

本発明によれば、入出力制御装置は少なくとも1つあれ
ばよいため、中央処理装置部は構成が簡易となり、しか
も、接続する入出力端末装置を増設するときに入出力制
御装置の増設が不要なため、入出力端末装置の増設が容
易となり、標準化,経済化を達成できるという効果があ
る。
According to the present invention, since at least one input / output control device is required, the configuration of the central processing unit is simplified, and when adding the input / output terminal device to be connected, it is not necessary to add the input / output control device. Therefore, it is easy to add an input / output terminal device, and it is possible to achieve standardization and economy.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例を適用した時分割交換機シス
テムの構成図、第2図は第1図に示す入出力制御装置の
詳細構成図、第3図は第1図に示す入出力端末インタフ
ェース装置の詳細構成図である。 1……入出力制御装置、2a,2b……PCMハイウェイ、3…
…時分割交換スイッチ、4……入出力端末インタフェー
ス装置、6……入出力端末装置、8……制御用処理装
置。
FIG. 1 is a block diagram of a time division exchange system to which an embodiment of the present invention is applied, FIG. 2 is a detailed block diagram of an input / output control device shown in FIG. 1, and FIG. 3 is an input / output shown in FIG. It is a detailed block diagram of a terminal interface device. 1 ... I / O controller, 2a, 2b ... PCM highway, 3 ...
... time division exchange switch, 4 ... input / output terminal interface device, 6 ... input / output terminal device, 8 ... control processing device.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】時分割電子交換機に収容する入出力端末装
置対応に設けられた入出力端末インタフェース装置を、
時分割交換スイッチを介しPCMハイウェイを用いて入出
力制御装置に接続し、前記各入出力端末装置と前記入出
力制御装置との間で送受するデータを、前記PCMハイウ
ェイの空タイムスロットを利用して時分割多重化するこ
とを特徴とする時分割電子交換機への入出力端末装置収
容方式。
1. An input / output terminal interface device provided corresponding to an input / output terminal device housed in a time division electronic exchange,
Connect to the input / output control device using the PCM highway via the time division exchange switch, and use the empty time slot of the PCM highway to transmit / receive data between each input / output terminal device and the input / output control device. A method for accommodating an input / output terminal device in a time division electronic exchange characterized by performing time division multiplexing.
JP12028086A 1986-05-27 1986-05-27 A method for accommodating input / output terminal devices in a time-sharing electronic exchange Expired - Lifetime JPH0722419B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12028086A JPH0722419B2 (en) 1986-05-27 1986-05-27 A method for accommodating input / output terminal devices in a time-sharing electronic exchange

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12028086A JPH0722419B2 (en) 1986-05-27 1986-05-27 A method for accommodating input / output terminal devices in a time-sharing electronic exchange

Publications (2)

Publication Number Publication Date
JPS62277896A JPS62277896A (en) 1987-12-02
JPH0722419B2 true JPH0722419B2 (en) 1995-03-08

Family

ID=14782331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12028086A Expired - Lifetime JPH0722419B2 (en) 1986-05-27 1986-05-27 A method for accommodating input / output terminal devices in a time-sharing electronic exchange

Country Status (1)

Country Link
JP (1) JPH0722419B2 (en)

Also Published As

Publication number Publication date
JPS62277896A (en) 1987-12-02

Similar Documents

Publication Publication Date Title
US5063494A (en) Programmable data communications controller
US4674033A (en) Multiprocessor system having a shared memory for enhanced interprocessor communication
EP0009678A1 (en) Computer input/output apparatus
JPH0570344B2 (en)
US5410650A (en) Message control system for data communication system
JPS63106060A (en) Fast mutual connector for digital data processing system
US5608889A (en) DNA controller with wrap-around buffer mode
JPS63280365A (en) Control system for direct memory access order contention
EP0504414B1 (en) Message control system in a data communication system
JP2579170B2 (en) Memory card
CA1169574A (en) Communication multiplexer having dual microprocessors
US5432910A (en) Coupling apparatus and method for increasing the connection capability of a communication system
JPH0722419B2 (en) A method for accommodating input / output terminal devices in a time-sharing electronic exchange
JP2000244585A (en) Bus interface circuit
JPS6126706B2 (en)
JP2962767B2 (en) Memory access method for DMA device
JP2821053B2 (en) Network system
JPS6298444A (en) Data communication system
JPS61123244A (en) Data communication processor
JPS5913768B2 (en) Channel transfer control method
JPS61271555A (en) Transferring system for direct memory access
JPS5850410Y2 (en) Interrupt priority controller
JPH0234518B2 (en)
JP3227273B2 (en) Link processing method of programmable controller
JPS62190544A (en) Higher link unit for programmable controller