JPS622773Y2 - - Google Patents

Info

Publication number
JPS622773Y2
JPS622773Y2 JP11818282U JP11818282U JPS622773Y2 JP S622773 Y2 JPS622773 Y2 JP S622773Y2 JP 11818282 U JP11818282 U JP 11818282U JP 11818282 U JP11818282 U JP 11818282U JP S622773 Y2 JPS622773 Y2 JP S622773Y2
Authority
JP
Japan
Prior art keywords
emitter
electrode
bridge
mis type
type capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP11818282U
Other languages
Japanese (ja)
Other versions
JPS5858344U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP11818282U priority Critical patent/JPS5858344U/en
Publication of JPS5858344U publication Critical patent/JPS5858344U/en
Application granted granted Critical
Publication of JPS622773Y2 publication Critical patent/JPS622773Y2/ja
Granted legal-status Critical Current

Links

Description

【考案の詳細な説明】 本考案は、高周波、高出力用半導体装置、特に
パツケージの中にトランジスタ素子を並列に接続
して収納した半導体装置のエミツタブリツジの改
良に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a high frequency, high power semiconductor device, and particularly to an improvement of an emitter bridge of a semiconductor device in which transistor elements are connected and housed in parallel in a package.

高周波、高出力トランジスタは、バイアスの安
定化およびトランジスタ保護のためエミツタに外
部抵抗を挿入することが一般に行なわれている。
このためトランジスタのエミツタをパツケージに
直接接地することができないので、エミツタ電極
をフインを介してパツケージ外に導出している。
In high frequency, high output transistors, an external resistor is generally inserted into the emitter for bias stabilization and transistor protection.
For this reason, the emitter of the transistor cannot be directly grounded to the package, so the emitter electrode is led out of the package via a fin.

パツケージの中にトランジスタ素子を複数個並
列に接続収納した従来の高周波高出力トランジス
タは、ヒートシンク上に固着したベリリア磁器等
の絶縁物基板上に貼着した2枚のエミツタフイン
間を空中に浮いたエミツタブリツジで接続し、絶
縁物基板に設けた複数個のトランジスタ素子の各
エミツタから導出された接続線を前記エミツタブ
リツジ上に接続していた。このような従来の装置
は、空中に浮いたエミツタブリツジに大きな寄生
インダクタンスが生じているため高周波利得を減
少せしめ、また高出力トランジスタではトランジ
スタ素子の数も多く、エミツタブリツジの長さも
長くなるため、エミツタブリツジの各点から接地
側をみた寄生インダクタンスはエミツタブリツジ
の中央部が最大となり両端に移行するほど小さく
なる結果、高周波電力が均等に配分されず、不安
定動作や飽和出力の低下をもたらす欠点がある。
Conventional high-frequency, high-output transistors, which have multiple transistor elements connected and housed in parallel in a package, consist of an emitter bridge floating in the air between two emitter fins attached to an insulating substrate such as beryllia porcelain fixed on a heat sink. A connection line led out from each emitter of a plurality of transistor elements provided on an insulating substrate was connected to the emitter bridge. In such conventional devices, a large parasitic inductance occurs in the emitter bridge floating in the air, which reduces the high frequency gain.Also, in high-power transistors, the number of transistor elements is large and the length of the emitter bridge becomes long. The parasitic inductance seen from each point toward the ground side is maximum at the center of the emitter bridge and decreases as it moves toward both ends, resulting in uneven distribution of high-frequency power, resulting in unstable operation and a drop in saturated output.

このような欠点を改善するため、第1図の如く
金属製のヒートシンク1′上に絶縁物製基板2′を
設け、絶縁物製基板2′上に表出したヒートシン
ク1′の突出基台3′上に絶縁物の薄膜を誘電体と
したMIS型のキヤパシタ4′の一方の電極側(半
導体側)を固着し、他方の電極5′側に各トラン
ジスタ素子6′のエミツタ電極7′を接続し、さら
にキヤパシタの前記他方の電極5′の両端をエミ
ツタフイン8′,9′に接続し、各トランジスタの
エミツタとアース間に大きく容量を有するパイパ
スコンデンサを接続するように構成して、前記帯
状電極すなわちエミツタブリツジの寄生インダク
タンスを無視できるようにした半導体装置があ
る。しかしながらこの半導体装置は、たとえば
400〔MHz〕程度の周波数領域までは円滑に動作
するが、たとえば700〔MHz〕あるいは800〔M
Hz〕程度の高い周波数になると、エミツタフイン
の寄生インダクタンスが無視できなくなる。すな
わち、このような寄生インダクタンスを前記エミ
ツタブリツジの両端に接続すると、エミツタブリ
ツジ上にインピーダンスの不連続点が生じ、エミ
ツタブリツジの各接続点からアース側をみたイン
ピーダンスが均一にならなくなるので、各トラン
ジスタ素子に高周波電力が均等に分配されなくな
るという欠点を有する。
In order to improve this drawback, as shown in FIG. 1, an insulating substrate 2' is provided on a metal heat sink 1', and a protruding base 3 of the heat sink 1' is exposed on the insulating substrate 2'. One electrode side (semiconductor side) of a MIS type capacitor 4' with a thin insulating film as a dielectric material is fixed on the top of the capacitor 4', and the emitter electrode 7' of each transistor element 6' is connected to the other electrode 5' side. Further, both ends of the other electrode 5' of the capacitor are connected to the emitter pins 8' and 9', and a bypass capacitor having a large capacitance is connected between the emitter of each transistor and the ground, so that the strip electrode That is, there is a semiconductor device in which the parasitic inductance of an emitter bridge can be ignored. However, this semiconductor device, for example
It operates smoothly up to a frequency range of about 400 [MHz], but for example 700 [MHz] or 800 [MHz]
Hz], the parasitic inductance of the emitter fin cannot be ignored. In other words, if such a parasitic inductance is connected to both ends of the emitter bridge, a point of impedance discontinuity will occur on the emitter bridge, and the impedance seen from each connection point of the emitter bridge to the ground side will not be uniform, so high frequency This has the disadvantage that power is not evenly distributed.

本考案は、前記の如き欠点を改善した新規な考
案であり、その目的は各トランジスタ素子からア
ース側をみたインピーダンスを小さくし、しかも
均一になるようなエミツタブリツジを有する半導
体装置を得ることにある。
The present invention is a novel invention that improves the above-mentioned drawbacks, and its purpose is to obtain a semiconductor device having an emitter bridge that reduces and uniformizes the impedance of each transistor element when looking at the ground side.

以下実施例について詳細に説明する。 Examples will be described in detail below.

第2,3図の如く、銅(Cu)など熱伝導率の
良い金属製の、ヒートシンクを構成する金属基体
1上に突出基台2を設ける。金属基体1の上に
は、前記突出基台2が貫通する孔部3を設けたベ
リリア磁器等の絶縁物基板4を配し、その上に、
コレクタフイン5、ベースフイン6、エミツタフ
イン7,8を貼着する。コレクタフイン5の上面
には複数個のトランジスタ素子を設けたペレツト
9を固着する。そしてパツケージの接地部分であ
る突出基台2上にはMIS型のキヤパシタ10をそ
の第1の電極を該突出基台2に接地することによ
り固着する。各トランジスタ素子のエミツタから
導出された接続線14の各先端は前記MIS型キヤ
パシタ10の第2の電極である帯状電極13上に
最短距離で接続される。帯状電極13の両端13
a,13bはそれぞれ接続線15,16をもつて
エミツタフイン7,8に接続する。したがつて、
帯状電極13はキヤパシタ10の一方の電極であ
るとともに、エミツタブリツジをも構成する。
As shown in FIGS. 2 and 3, a protruding base 2 is provided on a metal base 1 constituting a heat sink, which is made of a metal with good thermal conductivity such as copper (Cu). An insulator substrate 4 made of beryllia porcelain or the like is disposed on the metal base 1, and is provided with a hole 3 through which the protruding base 2 passes.
Attach the collector fins 5, base fins 6, and emitter fins 7 and 8. A pellet 9 having a plurality of transistor elements is fixed to the upper surface of the collector fin 5. An MIS type capacitor 10 is fixed onto the protruding base 2, which is the grounding portion of the package, by grounding its first electrode to the protruding base 2. Each tip of the connection line 14 led out from the emitter of each transistor element is connected to the band-shaped electrode 13, which is the second electrode of the MIS type capacitor 10, at the shortest distance. Both ends 13 of the strip electrode 13
a and 13b are connected to emitter fins 7 and 8 through connection lines 15 and 16, respectively. Therefore,
The strip electrode 13 is one electrode of the capacitor 10 and also constitutes an emitter bridge.

次に本考案に使用するMIS型キヤパシタ10の
構造を詳細に説明すると、第4図の如く、シリコ
ン等の半導体基板100上に二酸化シリコン
(SiO2)の薄膜111を設け、さらにその上に帯
状の電極13を設け、前記薄膜111を誘電体と
して第1の電極を構成する半導体基板100と第
2の電極を構成する帯状の電極すなわちエミツタ
ブリツジ13との間でコンデンサを形成する。エ
ミツタブリツジ13の両端13a,13bには一
端を開放したストリツプライン113,114を
接続する。そして、前記ストリツプライン11
3,114は、その使用周波数帯域において、容
量性をなるような幅と長さを有している。このよ
うな容量性のストリツプラインをエミツタブリツ
ジの両端に接続することによつて、エミツタフイ
ン側の寄生インピーダンスを打消すことができ、
しかもエミツタブリツジ13の両端13a,bか
らアース側をみたインピーダンスが、その使用周
波数帯域で容量性となる。このことによつて、エ
ミツタブリツジ上の各点からアースをみたインピ
ーダンスは均一でしかも小さな負のリアクタンス
成分となり各トランジスタ素子に安定な動作を行
なわせることが可能となる。
Next, to explain in detail the structure of the MIS type capacitor 10 used in the present invention, as shown in FIG. 4, a thin film 111 of silicon dioxide (SiO 2 ) is provided on a semiconductor substrate 100 made of silicon, etc. An electrode 13 is provided, and a capacitor is formed between the semiconductor substrate 100 constituting the first electrode and the band-shaped electrode, that is, the emitter bridge 13 constituting the second electrode, using the thin film 111 as a dielectric. Strip lines 113 and 114 with one end open are connected to both ends 13a and 13b of the emitter bridge 13. And the stripline 11
No. 3,114 has a width and length that makes it capacitive in the frequency band in which it is used. By connecting such a capacitive stripline to both ends of the emitter bridge, the parasitic impedance on the emitter bridge can be canceled.
Moreover, the impedance seen from both ends 13a, b of the emitter bridge 13 toward the ground side becomes capacitive in the frequency band used. As a result, the impedance seen from each point on the emitter bridge toward the ground becomes uniform and has a small negative reactance component, allowing each transistor element to operate stably.

次に上記実施例のエミツタブリツジにおいて、
エミツタブリツジの長さを8〔mm〕幅を2〔mm〕
とし、その両端に幅と長さが2〔mm〕のストリツ
プラインを接続し、かつエミツタブリツジの両端
に約1〔nH〕のインダクタンスを有するエミツ
タフインを接続した場合のエミツタブリツジ上の
所定点からアースをみたインピーダンスの数値を
示すと、400〔MHz〕において−j0.55〔Ω〕,700
〔MHz〕において−j0.24〔Ω〕,800〔MHz〕にお
いて−j0.20〔Ω〕で、エミツタブリツジ上の位
置に無関係に一定であつた。なお、二酸化シリコ
ン(SiO2)薄膜111の膜厚は1〔μm〕、その
比誘電率は4.0である。
Next, in the emittab bridge of the above embodiment,
The length of the emitsuta bridge is 8 [mm] and the width is 2 [mm]
A strip line with a width and length of 2 mm is connected to both ends of the emitter bridge, and an emitter fin with an inductance of about 1 nH is connected to both ends of the emitter bridge. The impedance value is -j0.55 [Ω] at 400 [MHz], 700
It was -j0.24 [Ω] at [MHz] and -j0.20 [Ω] at 800 [MHz], and was constant regardless of the position on the emitter bridge. The thickness of the silicon dioxide (SiO 2 ) thin film 111 is 1 [μm], and its dielectric constant is 4.0.

以上説明したように、本考案は、エミツタブリ
ツジの両端に使用周波数帯域において容量性とな
る一端開放形のストリツプラインを接続したので
エミツタブリツジの各点からアース側をみたイン
ピーダンスが均一かつ低くなるので、各トランジ
スタ素子に高周波電力が均等に分配され半導体装
置の飽和出力の増大と不安定性の解消が期待でき
る。
As explained above, in the present invention, a strip line with one end open that is capacitive in the frequency band used is connected to both ends of the emitter bridge, so that the impedance seen from each point of the emitter bridge toward the ground side becomes uniform and low. High frequency power is evenly distributed to each transistor element, and it is expected that the saturation output of the semiconductor device will increase and instability will be eliminated.

なお、エミツタブリツジに接続するストリツプ
ラインの長さが長くなる場合は第5図の如く、先
端を折曲してもよい。また、トランジスタ増幅器
の広帯域化をはかるため、ベース側に挿入するキ
ヤパシタ20をエミツタブリツジを形成するキヤ
パシタの薄膜上に並設することもできる。
Incidentally, if the length of the stripline connected to the emitter bridge is long, the tip may be bent as shown in FIG. Further, in order to widen the band of the transistor amplifier, the capacitor 20 inserted into the base side can be arranged in parallel on the thin film of the capacitor forming the emitter bridge.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の半導体装置の斜視図、第2図乃
至第5図は本考案の実施例を示す図で、第2図は
断面図、第3図は斜視図、第4図はキヤパシタの
拡大斜視図、第5図はキヤパシタの他の実施例を
示す拡大斜視図である。 図において、1は金属基体、2は突出基台、7
はエミツタフイン、9はペレツト、10はMIS型
のキヤパシタ、13は第2の電極を構成する帯状
のエミツタブリツジ、100は第1の電極を構成
する半導体基板、111は誘電体薄膜、113,
114はストリツプラインを示す。
Fig. 1 is a perspective view of a conventional semiconductor device, Figs. 2 to 5 are views showing an embodiment of the present invention, Fig. 2 is a sectional view, Fig. 3 is a perspective view, and Fig. 4 is a capacitor. FIG. 5 is an enlarged perspective view showing another embodiment of the capacitor. In the figure, 1 is a metal base, 2 is a protruding base, and 7
9 is an emitter fin, 9 is a pellet, 10 is an MIS type capacitor, 13 is a band-shaped emitter bridge that constitutes the second electrode, 100 is a semiconductor substrate that constitutes the first electrode, 111 is a dielectric thin film, 113,
114 indicates a stripline.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] ヒートシンクを構成する金属基体、該金属基体
上に第1の電極が該金属基体に接地されて配置さ
れたMIS型のキヤパシタ、該MIS型のキヤパシタ
の第2の電極に各々エミツタが共通接続される複
数のトランジスタ素子、前記MIS型のキヤパシタ
の第2の電極に接続されるエミツタフインとを備
え、前記MIS型のキヤパシタの第2の電極の端部
に先端開放型のストリツプラインを配設してなる
ことを特徴とする半導体装置。
A metal base constituting a heat sink, an MIS type capacitor disposed on the metal base with a first electrode grounded to the metal base, and an emitter commonly connected to a second electrode of the MIS type capacitor. It comprises a plurality of transistor elements and an emitter fin connected to the second electrode of the MIS type capacitor, and an open-ended strip line is disposed at the end of the second electrode of the MIS type capacitor. A semiconductor device characterized by:
JP11818282U 1982-08-03 1982-08-03 semiconductor equipment Granted JPS5858344U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11818282U JPS5858344U (en) 1982-08-03 1982-08-03 semiconductor equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11818282U JPS5858344U (en) 1982-08-03 1982-08-03 semiconductor equipment

Publications (2)

Publication Number Publication Date
JPS5858344U JPS5858344U (en) 1983-04-20
JPS622773Y2 true JPS622773Y2 (en) 1987-01-22

Family

ID=29912321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11818282U Granted JPS5858344U (en) 1982-08-03 1982-08-03 semiconductor equipment

Country Status (1)

Country Link
JP (1) JPS5858344U (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07107907B2 (en) * 1986-06-10 1995-11-15 日本電気株式会社 Semiconductor device

Also Published As

Publication number Publication date
JPS5858344U (en) 1983-04-20

Similar Documents

Publication Publication Date Title
JPH06125208A (en) Microwave integrated circuit and its production
JP3023883B2 (en) Submount laser
KR100300235B1 (en) Input/output connecting structure applicable to a semiconductor device
US4067040A (en) Semiconductor device
JPS622773Y2 (en)
US6355972B1 (en) Semiconductor device and method of manufacturing same
JP2720628B2 (en) Method for manufacturing semiconductor device
JPH0115226Y2 (en)
JPS5810360Y2 (en) Packages for semiconductor devices
JPS6023974Y2 (en) semiconductor equipment
JPS60170911A (en) Printed inductor
JPS622774Y2 (en)
JPH05152876A (en) Power limiting element
JPS5929377Y2 (en) High frequency high power transistor device
JPH04296103A (en) High frequency semiconductor hybrid integrated circuit device
JPH03175805A (en) High frequency semiconductor device
JPS5930513Y2 (en) Grounded bypass capacitor for microwave communication
JPS6017932Y2 (en) Ultra high frequency transistor oscillator
JPS5846571Y2 (en) High frequency circuit equipment
JPS6366441B2 (en)
JPS582058Y2 (en) semiconductor grounding device
JPS59123250A (en) Semiconductor device
JPS6238881B2 (en)
JPS6360923B2 (en)
JPH065636A (en) Microwave semiconductor device