JPS62274692A - プリント回路板 - Google Patents

プリント回路板

Info

Publication number
JPS62274692A
JPS62274692A JP62091088A JP9108887A JPS62274692A JP S62274692 A JPS62274692 A JP S62274692A JP 62091088 A JP62091088 A JP 62091088A JP 9108887 A JP9108887 A JP 9108887A JP S62274692 A JPS62274692 A JP S62274692A
Authority
JP
Japan
Prior art keywords
conductor
conductors
vias
circuit board
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62091088A
Other languages
English (en)
Other versions
JPH0230200B2 (ja
Inventor
ロバート・ブリユースター・ヒチコツク
エドユアード・ケラーマン
ジヨン・ポール・クーンス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS62274692A publication Critical patent/JPS62274692A/ja
Publication of JPH0230200B2 publication Critical patent/JPH0230200B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0286Programmable, customizable or modifiable circuits
    • H05K1/0287Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
    • H05K1/0289Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns having a matrix lay-out, i.e. having selectively interconnectable sets of X-conductors and Y-conductors in different planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09236Parallel layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09609Via grid, i.e. two-dimensional array of vias or holes in a single plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 3、発明の詳細な説明 [産業上の利用分野] この発明は配線密度が高く、透孔およびバイアがグリッ
ド(格子)状に配置されている、多層プリント回路板に
電気回路を構成することに関するものであり、詳細にい
えば、条鳳体として形成され、隣接するグリッド点の間
を通る多くのワイヤの組のうちの任意のワイヤにアクセ
スし、回路板の異なる層にあるワイヤとの間に電気的接
続を確立するため、グリッドの点と点の間に付加的なバ
イアを介在させた回路板に関するものである。
[従来技術] 複雑な電気回路の構成に、プリント回路板がしばしば用
いられる6回路板は金属シートにエツチングされた導電
体を有する個々の層の積層体として形成されることがあ
る。金属シートは絶縁材の層によって互いに絶縁されて
いる。異なる層の導体の間の接続は、バイアによって行
なわれる1回路板のすべての層を貫通する透孔(スルー
ホール)は、カプセル化されたチップ回路やコネクタな
どの電気部品を、回路板に取り付けるために設けられて
いる。
現在の製造方式によれば、すべてのバイアおよび透孔は
グリッドの点(格子状の交点)に配置される。このこと
によって、構成部品の大きさ、特に回路構成部品を回路
板に支承する脚の大きさおよび間隔の標準化が可能とな
る。透孔バイアの間。
にグリッド位置を交互に置くことは、層間接続位置の数
を最大限とし、同時に構成部品を取り付けるための回路
板上の位置の選定に完全な融通性を維持するものである
グリッド点の間隔は条導体として形成された2本のワイ
ヤを、透孔と隣接するバイアの間に通すことを可能とす
るのに十分なものである。それ故、2本の条導体が回路
板の層に沿って並んで通過し。
回路板に取り付けられた構成部品の間の接続を行なう場
合、雨導体はバイアに隣接して通過し、必要に応じ、他
の層との接続を行なえるようにする。
右側の導体ははんだ付けなどによって、右側のバイアに
電気的に接続され、左側の導体は左側のバイアに電気的
に接続される。直交座標系に配置されたグリッド点の間
を導体が通る経路は、座標系の軸に平行であっても、軸
に対して傾斜していても、あるいは平行な経路と傾斜し
た経路を組み合わせたものであってもよい。
導体経路のこのような構成の効率は、米国特許第429
8770号で検討されている。最も効率のよい経路はさ
まざまな斜の経路を含んだものである。
プリント回路板を作成する技術が進歩したので。
より細い導体を構成したり、透孔とバイアの間の標準化
されたグリッド間隔に、3本以上の導体、場合によって
は数本の導体を設けることが可能になってきた。透孔と
バイアの間の通路は複数本の導体を含むことのあるもの
であって、チャネルと呼ばれる。チャネルの容量を増加
させることが有利なのが明らかなのは、これがプリント
回路板−の設計者に、馬体のレイアウト、回路構成部品
の接続、およびこのような構成部品の配置の点で、大き
な融通性を与えるからである。
[発明が解決しようとする問題点] チャネルあたり導体5本などという高チャネル容量の場
合、現在の回路板ではチャネルの個々の導体に対して行
なえる接続の数が制限されるという問題が生じる。外方
の導体は上述のように、バイアとの接続を行ない、かつ
回路構成部品の端子との接続を行なうために、バイアに
隣接して通されている。しかしながら、内方の導体はバ
イアから引離されているので、外方の導体を回路構成部
品またはバイアに接続するまで、バイアへ接続すること
ができない。このことは多導体チャネルの有効性を大幅
に制限するものである。グリッド網目の固定した中央点
に付加的なバイアを配置した改変形のグリッドであって
も、明確な利点を与えないことがあるのは、このような
付加的な固定位置のバイアはチャネルの内方導体に対す
る結合の機会を与えるとは言うものの、通路を塞ぐ傾向
があり、これによって一般に、チャネル内に配置できる
導体の本数を制限するからである。
[問題点を解決するための手段] 透孔およびバイアを配置するための固定したグリッド位
置を交互であることが好ましい態様で配設した規則的な
グリッド構造を有する回路板であって、グリッド位置と
、個々のグリッド網目内の固定点ではなくグリッド網目
の中央部内に配置されている付加的なバイアとの間に、
多導体チャネルを通した回路板を製造することによって
、上述の問題が解決され、しかも他の利点が得られる。
この発明の原理によれば、グリッド網目の中央部分は、
導体チャネルが通過することに関して、グリッド網目の
縁部よりも制限の少ないことに留意されたい。グリッド
網目の中央部分で得られる付加的なスペースは、バイア
1個とそのランドを収めるに十分なものであるが、ただ
しバイアが接続される導体の経路に、バイアが直接配置
され、かつチャネルの他の導体がグリッド網目のひとつ
またはそれ以上の隣接したグリッド位置を中心とした同
心の弧状に形成されることを条件とする。
グリッド網目の中央領域で利用できるスペースは、透孔
およびバイアのランドの大きさ、および導体の幅ならび
に数によって制限される。ひとつのチャネルの導体と、
このチャネルと一般に垂直に延び、同数の導体を有して
いる第2のチャネルの導体との間の接続の場合、中央領
域は長軸がバイアの中心をつなぐ腺に沿って延びたほぼ
菱形をなしている。透孔のランドはバイアのランドより
も大きい。付加バイアをバイパスする導体の弧状経路部
分は、導体のパターンを広げる。このような広がりは、
グリッド位置にある透孔およびバイアのランドの大きさ
によって制限される。ランドの大きさが異なるため、付
加バイアを配置するための領域は、前述の一般的に菱形
の形状を持つ。
付加バイアの位置は、第1チヤネルの所定の導体に対す
る位置として可能な位置の軌跡と、第2チヤネルの所定
の導体に対する位置として可能な位置の軌跡の接合部と
なる。
[実施例] この発明は透孔およびバイアの設定済みのグリッドの配
列を妨げずに、プリント回路板の透孔の間に付加的なバ
イアを配置するものである。プリント回路板はさまざま
な層を結合する一連のリンク、特に透孔およびバイアを
有する絶縁層によって離隔された。複数層の導電体から
なるものとみなされる。プリント回路板に対するグリッ
ド・パターンの標準形態は、直交座標系の直交軸に平行
に配置された一連の方形のセル(1つの網目)である。
セルのコーナーがグリッドの点を画定する。
透孔およびバイアはグリッド点に交互に配置される。各
セルの中央領域には、透孔およびバイアのランドがなく
、透孔に取り付けられた電気構成部品の端子間に電気的
な導通をもたらす多導体チャネルの通路のための空間を
与える。透孔とバイアを交互に配置する必要のない配列
で、透孔とバイアがグリッド点に配設されている一連の
リンクにも、この発明は適用できるものである。この発
明はさらに、個々のセルが方形以外の形状、たとえば三
角形であるグリッドにも適用される。以下の説明におい
て、透孔およびバイアは方形セル(グリッドの網目)の
頂点に沿って交互に配置されている、標準形態のプリン
ト回路板を参照して、この発明を説明する。
第5図および第2は、絶縁層28および30によって離
隔された。3つの金属層22.24および26で形成さ
れたプリント回路板20を示している。導電体を3枚の
金属層22.24および26のすべてに形成してもかま
わないが、導体32および34のそれぞれを、上部層2
2および下部層24にのみ形成し、同時に底部層26に
は導体を形成せずに、無加工のままにしておくことによ
って、回路板20の構成を単純化しである。第5図にお
いて、上部絶縁層28は部分的に切り火かれ、下部金属
層24の一部を公知の態様でエツチングして形成された
導体34を示すようになっている。上部導体32も同様
に、エツチング処理によって形成されている。金属層は
銅その他の導電体からなっており、絶縁層はファイバ・
ガラスと、エポキシその他の公知の絶縁体の混合物から
なっている。層は透孔36およびバイア38で結合され
ており、透孔36が3つの金属層22.24.26のす
べてと、両絶縁層28および30を貫通し、バイア38
が上部絶縁層28を貫通し、上部導体32を下部導体3
4に電気的に接続するようになっている。透孔36およ
びバイア38の位置は直交座標系の直交軸に平行に配設
された、正方形のユニット・セル(1つの網目)のグリ
ッド40の点に、交互に配置されている。チップ回路や
個別部品である電気構成部品42が、そのリード線を透
孔36に挿入することによって回路板20に取り付けら
れる。
この発明の方法において、上部導体32が絶縁体で離隔
された、少なくとも3本、典型的な場合5本の導体から
なるチャネル44の形に配設され。
部分的に直線状且つ部分的に曲線状の平行な経路に沿っ
て配置されていることが、理解されよう。
同様に下部導体34はチャネル46に配設される。
チャネル44および46は透孔36およびバイア38の
位置の間を通っている6以下で詳細に説明するように、
ユニット・セルの縁部に沿ったスペースは、透孔36お
よびバイア38のランドの間のチャネル44.46を避
けるのには十分であるが、付加的なバイアを挿入するに
は不十分なものである。しかしながら、ユニット・セル
の中心にはチャネル44.46の配設、および付加的な
バイアの挿入の両方に十分なスペースがある。
この発明によれば、付加的なバイア48はグリッド40
のユニット・セルのひとつの中心領域に設置され、上部
チャネル44の導体32と下部チャネル46の導体34
を電気的に接続する。2つのチャネル44および46の
経路が1回路板20を上方から見た場合に、交差してい
るので、バイア48はユニット・セルの中央部分にバイ
ア48を適切に位置することによって、チャネル44の
任意の導体32と、チャネル46の任意の導体34の間
に電気的な接続をもたらす。バイア48の配置は、以下
で説明したように、弧状部分を展開することによる導体
32および34の変位と協働して行なわれる。
第3図は回路板20の頂面の一部の拡大平面図であり、
図示の部分はほぼ1ユニツト・セルである。図示の寸法
の単位は膿である。これらの寸法は透孔36のランドの
直径、およびバイア38のランドの直径を含んでいる。
透孔36はユニット・セルの対向するコーナーに配置さ
れており、バイア38はユニット・セルの他の対向する
コーナーに配置されている。透孔36およびバイア38
のランドの直径は、それぞれ0.09amおよび0゜0
38閣である。導体32の各々の幅は0.005mであ
る。縁部から謂定した導体32の間の間隔は、0.09
nmである。
第3図には、付加的なバイア48の位置の候補も3つ示
されている。留意されたいのは、導体32が曲線状の経
路に沿って延びており、透孔36とバイア38の間を通
過するようになっていることである。さらに、付加的な
バイア48の候補位置において、導体32はさらに分離
され、バイア48のスペースをもたらすようになってい
る。留意されたいのは、このようなバイア48に十分な
スペースがユニット・セルの縁部の近傍に存在しないこ
とである。縁部が透孔36およびバイア38のランドを
表す円の中心の間を通っていることを、理解されたい。
第3図に関する説明は、下部層の導体34にも適用され
るものである。
第4図には共通のユニット・セルを通る上部チャネル4
4と下部チャネル46を組み合わせたものを示す図であ
って、上記導体32は直交座標系のX軸に沿って右から
左へ延びており、下部導体34は座標系のy軸に沿って
延びている。導体32および34には、弧状部分が設け
られており、これらの部分は付加的なバイア48の周囲
を通過するための間隔を与えるのに役立つものである。
理解しなければならないのは、弧状経路部分が第3図の
ように部分的に直線状であってもかまわないということ
である。第4図において、弧状部分は滑かな弧を描いて
いる部分と、部分的に直線状の部分の両方を含んでおり
、これによって付加的なバイア周囲の通路のための滑か
な曲線がもたらされる。付加的なバイア48は第4図に
示されていないが、第4図の構成の改変形を示す第5図
ないし第8図には示されている。
第1表は表に記載されている多数の接続のひとつを行な
うため、付加バイアが取りつる位置を示す表であって、
個々の導体の識別記号を示すものである。
座標系のy軸に沿って延びている個々の導体34にはさ
らに記号A、B、C,DおよびEがつけられている。座
標系のX軸に沿って配置された個々の導体32にはさら
に記号A’ 、B’ 、C’ 。
D′およびE′がつけられている。同じ記号が第1表に
示されている。導体34を表す記号A−Eは表の上欄に
示されており、導体32を表す記号A’−E’は表の左
側に示されている0表の行と列の交差部分には、一対の
数字が示されており、これらの数字は第4図のユニット
・セルの右上のコーナーに配置されたグリッド点50か
ら測定した、付加的なバイア48の候補位置のXおよび
Y座標を表している。グリッド点50から延びているX
およびYPJ16は第4図にも示されている。これらの
値は近値であるが、これは位置にもよるが0.0OL3
mないし0.0077閣の余分のスペースがバイア48
の位置に得られるからである。
第1図には、ユニット・セルの2つの図が示されており
、左側の図は上部チャネル44の一連の導体32に対す
るものであって、これは第4図の一連の導体32に対応
しており、右側の図は下部チャネル46の一連の導体3
4を示すものであって、これは第4図の導体34に対応
している。第1図には、付加的なバイア48の位置の候
補のひとつも示されており、これは導体Aに対する列お
よび導体E′に対する行の交差部の、第1表の左上コー
ナーに示されている位置である。この位置において、付
加的なバイア48は導体34Aを導体34E′に接続し
ている。
第6図ないし第8図は第1図と同じ態様で構成されてお
り、チャネル44の導体32とチャネル46の導体34
が第4図に開示したのと同様な形式で示されている。第
6図において、チャネル44およびチャネル46の導体
はユニット・セルの中央領域に配置され、導体Bの列お
よび導体E′の行の交差部の第1表に示された位置に、
付加的なバイア48のための場所を形成している。付加
的なバイア48のこの位置は、導体34Bと32E′の
間に電気的な接続をもたらす。
同様に、第7図はチャネル44および46の導体の構成
を示すものであって、付加的なバイア48を配置して、
導体34Cを導体32D′に接続できるようにするもの
である。第7図の付加的なバイア48の位置のXおよび
y座標は、第1表において、導体Cの列と導体りの行の
交差部に示されている。同様に、第8図はチャネル44
および46の導体の位置を示しており、これは導体34
Dを導体32B′に接続するために付加的なバイア48
を配置することを可能とするもので、その位置のXおよ
びy座標は表において、導体りの列と導体B′の行の交
差部に示されている。第4図のユニット・セルの対角線
の周りで対称的であるため、表が対称的になっているこ
とに留意されたい。
対称的であることにより、付加的なバイア48のすべて
の候補位置の中心がユニット・セルの中心領域にあり、
領域の周辺がほぼ菱形となっていることは明らかである
。ユニット・セルの頂点にある4つのバイアが境界とな
るか、あるいはセルの頂点にある4つの透孔が境界とな
っているユニット・セルの場合、中央領域はほぼ正方形
の形状となる。特に、ユニット・セルの中央領域にチャ
ネルの導体を広げるに十分な空間があるので、付加的な
バイア48を挿入できるようになっていることに、留意
されたい。このことは透孔36およびバイア38の位置
の全体的なグリッドのパターンを妨げずに達成される。
第4図に示した例において、チャネル44および46の
それぞれには、5本の導体がある。しかしながら、チャ
ネル44および46が他の本数の導体を含んでいてもか
まわないことは、もちろんである。たとえば、各チャネ
ルに入っている導体の数が4本だけであってもかまわな
いし、あるいは一方のチャネルに人っている導体が4本
で、他方のチャネルに入っている4体が5本であっても
かまわない。これらの状況の各々において、チャネル4
4および46の各々の導体は、外方の導体が固定したグ
リッド位置にあるバイア38に容易に接続でき、外方導
体の間に配置されている他の内方導体が固定したグリッ
ド位置にあるバイア38に接触しないようにして配設さ
れている。しかしながら、チャネル44および46の両
方の他の導体を、付加的なバイア48周囲の導体の湾曲
した、つまり部分的に弧状の部分を介して配置すること
によって、これらの導体のいずれもを付加的なバイア4
8と接触させることができる。第4図のチャネル46の
ように導体5本を含んでいるチャネルの場合、導体34
Aおよび34Eが外方導体であり、導体34B、34G
および34Dが内方導体である。4本×5本または4本
×4本の配列に対する表を、第1表の5本×5本の配列
に対する表と同じようにして構成することができる。
再度、第5図および第2図において、必要に応じ、導体
(図示せず)を底部層26に構成し、かつバイア38を
下部層24を貫通して延ばし、上部層22の導体と底部
層26の導体の間に電気的な接触を行なわせることもで
きることに、留意されたい。また、他の金属層(図示せ
ず)を固定位置のバイア38によって絶縁して、離隔す
ることによって回路板20に設け、かつ可変位置の付加
的なバイア48を延長させて、任意の2つの層の導体の
間、または3つ以上の層の導体の間で電気的な接触を行
なわせることもできる。さらに、さまざまな層のチャネ
ルの導体の本数を、回路板20に取り付けられる電気構
成部品と接続を行なう必要に応じて、等しくすることも
、異なるものとすることもできる。また、このような電
気構成部品を回路板20の底部層ならびに上部層に取り
付けることができる。
F1発明の効果 グリッド内に付加的なバイアを配置して導体間接続を自
由に行なうことが出来るので、プリント回路板内の導体
の布線密度を増加することができる。
【図面の簡単な説明】
第1図は、付加的なバイアを有する本発明のプリント回
路板を示す図である。 第2図は回路板の異なる層の多導体チャネルの導体間の
相互接続を示す分解図である。 第3図は標準形態の回路板におけるグリッド点の間隔、
ならびに2つの透孔が境界となっている方形のグリッド
・セルの中央領域内の対角線に沿った付加的なバイア、
および方形のセルのコーナーに配装置された2つのバイ
アに対して可能な位置を示す図面である。 第4図は、弧状部分によってグリッド・セル内に導体を
再配置し、方形のグリッド・セルのコーナーに配置され
た透孔およびバイアの位置を妨げずに、付加バイアのた
めの余地を作ることを示す図面である。 第5図は複数層回路板に導体チャネルが配置されたプリ
ント板の図である。 第6図〜第8図は、第1表記載の接続を達成するための
、他のプリント回路板の上部層および下部層の導体の位
置を示す図面である。 20・・・・プリント回路板、22・・・・上部層、2
4・・・・下部層、26・・・・底部層、28・・・・
上部絶縁層、30・・・・下部絶縁層、32.34・・
・・導体、36・・・・透孔、38・・・・バイア、4
0・・・・グリッド、42・・・・電気構成部品、44
.46・・・・チャネル、48・・・・付加的なバイア
、50・・・・グリッド点。 出願人  インターナショナル・ビジネス・マシーンズ
・コーポレーション 復代理人  弁理士  篠  1) 文  雄第2図

Claims (1)

  1. 【特許請求の範囲】  複数個の透孔(スルーホール)及び複数個のバイアを
    含む電気的接続リンクが直交座標の交点に格子状に配置
    されて成る多層プリント回路板に於て、 上記多層プリント回路板の第一の平面に配置され、上記
    接続リンクの間を通る相互に離隔された複数本のストリ
    ップ導体を有する第一の導体チャネルと、 第二の平面に配置され、上記接続リンクの間を通る相互
    に離隔された複数本のストリップ導体を有する第二の導
    体チャネルと、 上記第一の平面及び上記第二の平面間に配置された電気
    的絶縁層とより成り、 上記第一の導体チャネルに属する特定のストリップ導体
    及び上記第二の導体チャネルに属する特定のストリップ
    導体間に電気的な接続関係を与えるため、上記直交座標
    の格子で囲まれた単位領域内に追加のバイアを配置した
    こと、 上記各導体チャネルに於て、上記特定のストリップ導体
    を除く他のストリップ導体は上記追加のバイアを迂回し
    て弓形のセグメントを形成するように布線されているこ
    と、 を特徴とするプリント回路板。
JP62091088A 1986-05-16 1987-04-15 プリント回路板 Granted JPS62274692A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/863,850 US4700016A (en) 1986-05-16 1986-05-16 Printed circuit board with vias at fixed and selectable locations
US863850 1997-08-27

Publications (2)

Publication Number Publication Date
JPS62274692A true JPS62274692A (ja) 1987-11-28
JPH0230200B2 JPH0230200B2 (ja) 1990-07-04

Family

ID=25341930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62091088A Granted JPS62274692A (ja) 1986-05-16 1987-04-15 プリント回路板

Country Status (4)

Country Link
US (1) US4700016A (ja)
EP (1) EP0249688B1 (ja)
JP (1) JPS62274692A (ja)
DE (1) DE3775625D1 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4916260A (en) * 1988-10-11 1990-04-10 International Business Machines Corporation Circuit member for use in multilayered printed circuit board assembly and method of making same
US5224022A (en) * 1990-05-15 1993-06-29 Microelectronics And Computer Technology Corporation Reroute strategy for high density substrates
US5220490A (en) * 1990-10-25 1993-06-15 Microelectronics And Computer Technology Corporation Substrate interconnect allowing personalization using spot surface links
JP3037043B2 (ja) * 1993-10-29 2000-04-24 日本電気株式会社 プリント基板のテスト容易化回路実装方式
KR0157906B1 (ko) * 1995-10-19 1998-12-01 문정환 더미볼을 이용한 비지에이 패키지 및 그 보수방법
US6010058A (en) * 1995-10-19 2000-01-04 Lg Semicon Co., Ltd. BGA package using a dummy ball and a repairing method thereof
US6898773B1 (en) 2002-01-22 2005-05-24 Cadence Design Systems, Inc. Method and apparatus for producing multi-layer topological routes
US7310793B1 (en) 2001-06-03 2007-12-18 Cadence Design Systems, Inc. Interconnect lines with non-rectilinear terminations
US6895569B1 (en) 2001-06-03 2005-05-17 Candence Design Systems, Inc. IC layout with non-quadrilateral Steiner points
US6882055B1 (en) 2001-06-03 2005-04-19 Cadence Design Systems, Inc. Non-rectilinear polygonal vias
US6859916B1 (en) * 2001-06-03 2005-02-22 Cadence Design Systems, Inc. Polygonal vias
US6976238B1 (en) 2001-06-03 2005-12-13 Cadence Design Systems, Inc. Circular vias and interconnect-line ends
US6829757B1 (en) 2001-06-03 2004-12-07 Cadence Design Systems, Inc. Method and apparatus for generating multi-layer routes
US6938234B1 (en) 2002-01-22 2005-08-30 Cadence Design Systems, Inc. Method and apparatus for defining vias
US7089524B1 (en) 2002-01-22 2006-08-08 Cadence Design Systems, Inc. Topological vias route wherein the topological via does not have a coordinate within the region
US7080329B1 (en) 2002-01-22 2006-07-18 Cadence Design Systems, Inc. Method and apparatus for identifying optimized via locations
JP4935225B2 (ja) * 2006-07-28 2012-05-23 株式会社島津製作所 電子部品実装体
US7465882B2 (en) * 2006-12-13 2008-12-16 International Business Machines Corporation Ceramic substrate grid structure for the creation of virtual coax arrangement
CN101902874A (zh) * 2009-05-27 2010-12-01 鸿富锦精密工业(深圳)有限公司 多层印刷电路板
US10778584B2 (en) 2013-11-05 2020-09-15 Cisco Technology, Inc. System and method for multi-path load balancing in network fabrics
US9674086B2 (en) 2013-11-05 2017-06-06 Cisco Technology, Inc. Work conserving schedular based on ranking
US9769078B2 (en) 2013-11-05 2017-09-19 Cisco Technology, Inc. Dynamic flowlet prioritization
US10951522B2 (en) 2013-11-05 2021-03-16 Cisco Technology, Inc. IP-based forwarding of bridged and routed IP packets and unicast ARP
US9655232B2 (en) 2013-11-05 2017-05-16 Cisco Technology, Inc. Spanning tree protocol (STP) optimization techniques
US9397946B1 (en) 2013-11-05 2016-07-19 Cisco Technology, Inc. Forwarding to clusters of service nodes
US9825857B2 (en) 2013-11-05 2017-11-21 Cisco Technology, Inc. Method for increasing Layer-3 longest prefix match scale
US9502111B2 (en) 2013-11-05 2016-11-22 Cisco Technology, Inc. Weighted equal cost multipath routing
US9876711B2 (en) 2013-11-05 2018-01-23 Cisco Technology, Inc. Source address translation in overlay networks
US9374294B1 (en) 2013-11-05 2016-06-21 Cisco Technology, Inc. On-demand learning in overlay networks
US9509092B2 (en) * 2013-11-06 2016-11-29 Cisco Technology, Inc. System and apparatus for network device heat management
US10116493B2 (en) 2014-11-21 2018-10-30 Cisco Technology, Inc. Recovering from virtual port channel peer failure
US10142163B2 (en) 2016-03-07 2018-11-27 Cisco Technology, Inc BFD over VxLAN on vPC uplinks
US10333828B2 (en) 2016-05-31 2019-06-25 Cisco Technology, Inc. Bidirectional multicasting over virtual port channel
US11509501B2 (en) 2016-07-20 2022-11-22 Cisco Technology, Inc. Automatic port verification and policy application for rogue devices
US10193750B2 (en) 2016-09-07 2019-01-29 Cisco Technology, Inc. Managing virtual port channel switch peers from software-defined network controller
US10547509B2 (en) 2017-06-19 2020-01-28 Cisco Technology, Inc. Validation of a virtual port channel (VPC) endpoint in the network fabric

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3726989A (en) * 1970-07-27 1973-04-10 Hughes Aircraft Co Circuit module providing high density interconnections
FR2243578B1 (ja) * 1973-09-12 1976-11-19 Honeywell Bull Soc Ind
DE2352973A1 (de) * 1973-10-23 1975-05-07 Computer Ges Konstanz Dicht gepackte elektrische baugruppe
DE2553534A1 (de) * 1975-11-28 1977-06-02 Licentia Gmbh Leitungstraegerplatte
JPS5530822A (en) * 1978-08-25 1980-03-04 Fujitsu Ltd Printed board
GB2060266B (en) * 1979-10-05 1984-05-31 Borrill P L Multilayer printed circuit board
US4598166A (en) * 1984-08-06 1986-07-01 Gte Communication Systems Corporation High density multi-layer circuit arrangement
CA1237820A (en) * 1985-03-20 1988-06-07 Hitachi, Ltd. Multilayer printed circuit board

Also Published As

Publication number Publication date
EP0249688A2 (en) 1987-12-23
US4700016A (en) 1987-10-13
JPH0230200B2 (ja) 1990-07-04
DE3775625D1 (de) 1992-02-13
EP0249688B1 (en) 1992-01-02
EP0249688A3 (en) 1988-05-04

Similar Documents

Publication Publication Date Title
JPS62274692A (ja) プリント回路板
US4560962A (en) Multilayered printed circuit board with controlled 100 ohm impedance
US4553111A (en) Printed circuit board maximizing areas for component utilization
US5220490A (en) Substrate interconnect allowing personalization using spot surface links
US5949657A (en) Bottom or top jumpered foldable electronic assembly
US7256354B2 (en) Technique for reducing the number of layers in a multilayer circuit board
US5262590A (en) Impedance controlled flexible circuits with fold-over shields
JPS60500111A (ja) 半導体チツプパツケ−ジ
US5155577A (en) Integrated circuit carriers and a method for making engineering changes in said carriers
US4772864A (en) Multilayer circuit prototyping board
US3378920A (en) Method for producing an interconnection matrix
US4016463A (en) High density multilayer printed circuit card assembly and method
US5418690A (en) Multiple wiring and X section printed circuit board technique
US4524240A (en) Universal circuit prototyping board
US3697818A (en) Encapsulated cordwood type electronic or electrical component assembly
US2951184A (en) Printed wiring assembly
US5397861A (en) Electrical interconnection board
US3824433A (en) Universal circuit board
KR20040087876A (ko) 다층 신호라우팅 디바이스에서 층수를 줄이는 기술
US4004196A (en) Multi-layer panel board with single-in-line package for high speed switching logic
JPS6115395A (ja) 半導体チツプ用モジユ−ル
US4598166A (en) High density multi-layer circuit arrangement
US4791722A (en) Method of designing and manufacturing circuits using universal circuit board
CN113747658B (zh) 使用两个布线层的集成电路的印刷电路板连接
JP2795032B2 (ja) 多層薄膜配線基板