JPH0230200B2 - - Google Patents
Info
- Publication number
- JPH0230200B2 JPH0230200B2 JP62091088A JP9108887A JPH0230200B2 JP H0230200 B2 JPH0230200 B2 JP H0230200B2 JP 62091088 A JP62091088 A JP 62091088A JP 9108887 A JP9108887 A JP 9108887A JP H0230200 B2 JPH0230200 B2 JP H0230200B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- conductors
- vias
- channel
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004020 conductor Substances 0.000 claims description 131
- 239000010410 layer Substances 0.000 description 41
- 239000002184 metal Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 238000003491 array Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011152 fibreglass Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
- H05K1/0287—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
- H05K1/0289—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns having a matrix lay-out, i.e. having selectively interconnectable sets of X-conductors and Y-conductors in different planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09236—Parallel layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
[産業上の利用分野]
この発明は配線密度が高く、透孔およびバイア
がグリツド(格子)状に配置されている、多層プ
リント回路板に電気回路を構成することに関する
ものであり、詳細にいえば、条導体として形成さ
れ、隣接するグリツド点の間を通る多くのワイヤ
の組のうちの任意のワイヤにアクセスし、回路板
の異なる層にあるワイヤとの間に電気的接続を確
立するため、グリツドの点と点の間に付加的なバ
イアを介在させた回路板に関するものである。 [従来技術] 複雑な電気回路の構成に、プリント回路板がし
ばしば用いられる。回路板は金属シートにエツチ
ングされた導電体を有する個々の層の積層体とし
て形成されることがある。金属シートは絶縁材の
層によつて互いに絶縁されている。異なる層と導
体の間の接続は、バイアによつて行なわれる。回
路板のすべての層を貫通する透孔(スルーホー
ル)は、カプセル化されたチツプ回路やコネクタ
などの電気部品を、回路板に取り付けるために設
けられている。 現在の製造方式によれば、すべてのバイアおよ
び透孔はグリツドの点(格子状の交点)に配置さ
れる。このことによつて、構成部品の大きさ、特
に回路構成部品を回路板に支承する脚の大きさお
よび間隔の標準化が可能となる。透光バイアの間
にグリツド位置を交互に置くことは、層間接続位
置の数を最大限とし、同時に構成部品を取り付け
るための回路板上の位置の選定に完全な融通性を
維持するものである。 グリツド点の間隔は条導体として形成された2
本のワイヤを、透孔と隣接するバイアの間に通す
ことを可能とするのに十分なものである。それ
故、2本の条導体が回路板の層に沿つて並んで通
過し、回路板に取り付けられた構成部品の間の接
続を行なう場合、両導体はバイアに隣接して通過
し、必要に応じ、他の層との接続を行なえるよう
にする。右側の導体なはんだ付けなどによつて、
右側のバイアの電気的に接続され、左側の導体は
左側のバイアに電気的に接続される。直交座標系
に配置されたグリツド点の間を導体が通る経路
は、座標系の軸に平行であつても、軸に対して傾
斜していても、あるいは平行な経路と傾斜した経
路を組み合わせたものであつてもよい。 導体経路のこのような構成の効率は、米国特許
第4298770号で検討されている。最も効率のよい
経路はさまざまな斜の経路を含んだものである。 プリント回路板を作成する技術が進歩したの
で、より細い導体を構成したり、透孔とバイアの
間の標準化されたグリツド間隔に、3本以上の導
体、場合によつては数本の導体を設けることが可
能になつてきた。透孔とバイアの間の通路は複数
本の導体を含むことのあるものであつて、チヤネ
ルと呼ばれる。チヤネルの容量を増加させること
が有利なのが明らかなのは、これがプリント回路
板の設計者に、導体のレイアウト、回路構成部品
の接続、およびこのような構成部品の配置の点
で、大きな融通性を与えるからである。 [発明が解決しようとする問題点] チヤネルあたり導体5本などという高チヤネル
容量の場合、現在の回路板ではチヤネルの個々の
導体に対して行なえる接続の数が制限されるとい
う問題が生じる。外方の導体は上述のように、バ
イアとの接続を行ない、かつ回路構成部品の端子
との接続を行なうために、バイアに隣接して通さ
れている。しかしながら、内方の導体はバイアか
ら引離されているので、外方の導体を回路構成部
品またはバイアに接続するまで、バイアへ接続す
ることができない。このことは多導体チヤネルの
有効性を大幅に制限するものである。グリツド網
目の固定した中央点に付加的なバイアを配置した
改変形とグリツドであつても、明確な利点を与え
ないことがあるので、このような付加的な固定位
置のバイアはチヤネルの内方導体に対する結合の
機会を与えるとは言うものの、通路を塞ぐ傾向が
あり、これによつて一般に、チヤネル内に配置で
きる導体の本数を制限するからである。 [問題点を解決するための手段] 透孔およびバイアを配置するための固定したグ
リツド位置を交互であることが好ましい態様で配
設した規則的なグリツド構造を有する回路板であ
つて、グリツド位置と、個々のグリツド網目内の
固定点ではなくグリツド網目の中央部内に配置さ
れている付加的なバイアとの間に、多導体チヤネ
ルを通した回路板を製造することによつて、上述
の問題が解決され、しかも他の利点が得られる。 この発明の原理によれば、グリツド網目の中央
部分は、導体チヤネルが通過することに関して、
グリツド網目の縁部よりも制限の少ないことに留
意されたい。グリツド網目の中央部分で得られる
付加的なスペースは、バイア1個とそのランドを
収めるに十分なものであるが、ただしバイアが接
続される導体の経路に、バイアが直接配置され、
かつチヤネルの他の導体がグリツド網目のひとつ
またはそれ以上の隣接したグリツド位置を中心と
した同心の弧状に形成されることを条件とする。 グリツド網目の中央領域で利用できるスペース
は、透孔およびバイアのランドの大きさ、および
導体の幅ならびに数によつて制限される。ひとつ
のチヤネルの導体と、このチヤネルと一般に垂直
に延び、同数の導体を有している第2のチヤネル
の導体との間の接続の場合、中央領域は長軸がバ
イアの中心をつなぐ線に沿つて延びたほぼ菱形を
なしている。透孔のランドはバイアのランドより
も大きい。付加バイアをバイパスする導体の弧状
経路部分は、導体のパターンを広げる。このよう
な広がりは、グリツド位置にある透孔およびバイ
アのランドの大きさによつて制限される。ランド
の大きさが異なるため、付加バイアを配置するた
めの領域は、前述の一般的に菱形の形状を持つ。
付加バイアの位置は、第1チヤネルの所定の導体
に対する位置として可能な位置の軌跡と、第2チ
ヤネルの所定の導体に対する位置として可能な位
置の軌跡の接合部となる。 [実施例] この発明は透孔およびバイアの設定済みのグリ
ツドの配列を妨げずに、プリント回路板の透孔の
間に付加的なバイアを配置するものである。プリ
ント回路板はさまざまな層を結合する一連のリン
ク、特に透孔およびバイアを有する絶縁層によつ
て離隔された、複数層の導電体からなるものとみ
なされる。プリント回路板に対するグリツド・パ
ターンの標準形態は、直交座標系の直交軸に平行
に配置された一連の方形のセル(1つの網目)で
ある。セルのコーナーがグリツドの点を画定す
る、透孔およびバイアはグリツド点に交互に配置
される。各セルの中央領域には、透孔およびバイ
アのランドがなく、透孔に取り付けられた電気構
成部品の端子間に電気的な導通をもたらす多導体
チヤネルの通路のための空間を与える。透孔とバ
イアを交互に配置する必要のない配列で、透孔と
がグリツド点に配設されている一連のリンクに
も、この発明は適用できるものである。この発明
はさらに、個々のセルが方形以外の形状、たとえ
ば三角形であるグリツドにも適用される。以下の
説明において、透孔およびバイアは方形セル(グ
リツドの網目)の頂点に沿つて交互に配置されて
いる、標準形態のプリント回路板を参照して、こ
の発明を説明する。 第5図および第2は、絶縁層28および30に
よつて離隔された、3つの金属層22,24およ
び26で形成されたプリント回路板20を示して
いる。導電体を3枚の金属層22,24および2
6のすべてに形成してもかまわないが、導体32
および34のそれぞれを、上部層22および下部
層24にのみ形成し、同時に底部層26には導体
を形成せずに、無加工のままにしておくことによ
つて、回路板20の構成を単純化してある。第5
図において、上部絶縁層28は部分的に切り欠か
れ、下部金属層24の一部を公知の態様でエツチ
ングして形成された導体34を示すようになつて
いる。上部導体32も同様に、エツチング処理に
よつて形成されている。金属層は銅その他の導電
体からなつており、絶縁層はフアイバ・ガラス
と、エポキシその他の公知の絶縁体の混合物から
なつている。層は透孔36およびバイア38で結
合されており、透孔36が3つの金属層22,2
4,26のすべてと、両絶縁層28および30を
貫通し、バイア38が上部絶縁層28を貫通し、
上部導体32を下部導体34に電気的に接続する
ようになつている。透孔36およびバイア38の
位置は直交座標系の直交軸に平行に配設された、
正方形のユニツト・セル(1つの網目)のグリツ
ド40の点に、交互に配置されている。チツプ回
路や個別部品である電気構成部品42が、そのリ
ード線を透孔36に挿入することによつて回路板
20に取り付けられる。 この発明の方法において、上部導体32が絶縁
体で離隔された、少なくとも3本、典型的な場合
5本の導体からなるチヤネル44の形に配設さ
れ、部分的に直線状且つ部分的に曲線状の平行な
経路に沿つて配置されていることが、理解されよ
う。同様に下部導電34はチヤネル46に配設さ
れる。チヤネル44および46は透孔36および
バイア38の位置の間を通つている。以下で詳細
に説明するように、ユニツト・セルの縁部に沿つ
たスペースは、透孔36およびバイア38のラン
ドの間のチヤネル44,46を避けるためには十
分であるが、付加的なバイアを挿入するには不十
分なものである。しかしながら、ユニツト・セル
の中心にはチヤネル44,46の配設、および付
加的なバイアの挿入の両方に十分なスペースがあ
る。 この発明によれば、付加的なバイア48はグリ
ツド40のユニツト・セルのひとつ中心領域に設
置され、上部チヤネル44の導体32と下部チヤ
ネル46の導体34を電気的に接続する。2つの
チヤネル44および46の経路が、回路板20を
上方から見た場合に、交差しているので、バイア
48はユニツト・セルの中央部分にバイア48を
適切に位置するとによつて、チヤネル44の任意
の導体32と、チヤネル46の任意の導体34の
間に電気的な接続をもたらす。バイア48の配置
は、以下で説明したように、弧状部分を展開する
ことによる導体32および34の変位と協働して
行なわれる。 第3図は回路板20の頂面の一部の拡大平面図
であり、図示の部分はほぼ1ユニツト・セルであ
る。図示の寸法の単位はmmである。これらの寸法
は透孔36のランドの直径、およびバイア38の
ランドの直径を含んでいる。透孔36はユニツ
ト・セルの対向するコーナーに配置されており、
バイア38はユニツト・セルの他の対向するコー
ナーに配置されている。透孔36およびバイア3
8のランドの直径は、それぞれ0.09mmおよび
0.038mmである。導体32の各々の幅は0.005mmで
ある。縁部から測定した導体32の間の間隔は、
0.09mmである。 第3図には、付加的なバイア48の位置の候補
も3つ示されている。留意されたいのは、導体3
2が曲線状の経路に沿つて延びており、透孔36
とバイア38の間を通過するようになつているこ
とである。さらに、付加的なバイア48の候補位
置において、導体32はさらに分離され、バイア
48のスペースをもたらすようになつている。留
意されたいのは、このようなバイア48に十分な
スペースがユニツト・セルの縁部の近傍に存在し
ないことがある。縁部が透孔36およびバイア3
8のランドを表す円の中心の間を通つていること
を、理解されたい。第3図に関する説明は、下部
層の導体34にも適用されるものである。 第4図には共通のユニツト・セルを通る上部チ
ヤネル44と下部チヤネル46を組み合わせたも
のを示す図であつて、上記導体32は直交座標系
のx軸に沿つて右から左へ延びており、下部導体
34は座標系のy軸に沿つて延びている。導体3
2および34には、弧状部分が設けられており、
これらの部分は付加的なバイア48の周囲を通過
するための間隔を与えるのに役立つものである。
理解しなければならないのは、弧状経路部分が第
3図のように部分的に直線状であつてもかまわな
いということである。第4図において、弧状部分
は滑かな弧を描いている部分と、部分的に直線状
の部分の両方を含んでおり、これによつて付加的
なバイア周囲の通路のための滑らかな曲線がもた
らされる。付加的なバイア48は第4図に示され
ていないが、第4図の構成の改変形を示す第5図
ないし第8図には示されている。 第1表は表に記載されている多数の接続のひと
つを行なうため、付加バイアが取りうる位置を示
す表であつて、個々の導体の識別記号を示すもの
である。
がグリツド(格子)状に配置されている、多層プ
リント回路板に電気回路を構成することに関する
ものであり、詳細にいえば、条導体として形成さ
れ、隣接するグリツド点の間を通る多くのワイヤ
の組のうちの任意のワイヤにアクセスし、回路板
の異なる層にあるワイヤとの間に電気的接続を確
立するため、グリツドの点と点の間に付加的なバ
イアを介在させた回路板に関するものである。 [従来技術] 複雑な電気回路の構成に、プリント回路板がし
ばしば用いられる。回路板は金属シートにエツチ
ングされた導電体を有する個々の層の積層体とし
て形成されることがある。金属シートは絶縁材の
層によつて互いに絶縁されている。異なる層と導
体の間の接続は、バイアによつて行なわれる。回
路板のすべての層を貫通する透孔(スルーホー
ル)は、カプセル化されたチツプ回路やコネクタ
などの電気部品を、回路板に取り付けるために設
けられている。 現在の製造方式によれば、すべてのバイアおよ
び透孔はグリツドの点(格子状の交点)に配置さ
れる。このことによつて、構成部品の大きさ、特
に回路構成部品を回路板に支承する脚の大きさお
よび間隔の標準化が可能となる。透光バイアの間
にグリツド位置を交互に置くことは、層間接続位
置の数を最大限とし、同時に構成部品を取り付け
るための回路板上の位置の選定に完全な融通性を
維持するものである。 グリツド点の間隔は条導体として形成された2
本のワイヤを、透孔と隣接するバイアの間に通す
ことを可能とするのに十分なものである。それ
故、2本の条導体が回路板の層に沿つて並んで通
過し、回路板に取り付けられた構成部品の間の接
続を行なう場合、両導体はバイアに隣接して通過
し、必要に応じ、他の層との接続を行なえるよう
にする。右側の導体なはんだ付けなどによつて、
右側のバイアの電気的に接続され、左側の導体は
左側のバイアに電気的に接続される。直交座標系
に配置されたグリツド点の間を導体が通る経路
は、座標系の軸に平行であつても、軸に対して傾
斜していても、あるいは平行な経路と傾斜した経
路を組み合わせたものであつてもよい。 導体経路のこのような構成の効率は、米国特許
第4298770号で検討されている。最も効率のよい
経路はさまざまな斜の経路を含んだものである。 プリント回路板を作成する技術が進歩したの
で、より細い導体を構成したり、透孔とバイアの
間の標準化されたグリツド間隔に、3本以上の導
体、場合によつては数本の導体を設けることが可
能になつてきた。透孔とバイアの間の通路は複数
本の導体を含むことのあるものであつて、チヤネ
ルと呼ばれる。チヤネルの容量を増加させること
が有利なのが明らかなのは、これがプリント回路
板の設計者に、導体のレイアウト、回路構成部品
の接続、およびこのような構成部品の配置の点
で、大きな融通性を与えるからである。 [発明が解決しようとする問題点] チヤネルあたり導体5本などという高チヤネル
容量の場合、現在の回路板ではチヤネルの個々の
導体に対して行なえる接続の数が制限されるとい
う問題が生じる。外方の導体は上述のように、バ
イアとの接続を行ない、かつ回路構成部品の端子
との接続を行なうために、バイアに隣接して通さ
れている。しかしながら、内方の導体はバイアか
ら引離されているので、外方の導体を回路構成部
品またはバイアに接続するまで、バイアへ接続す
ることができない。このことは多導体チヤネルの
有効性を大幅に制限するものである。グリツド網
目の固定した中央点に付加的なバイアを配置した
改変形とグリツドであつても、明確な利点を与え
ないことがあるので、このような付加的な固定位
置のバイアはチヤネルの内方導体に対する結合の
機会を与えるとは言うものの、通路を塞ぐ傾向が
あり、これによつて一般に、チヤネル内に配置で
きる導体の本数を制限するからである。 [問題点を解決するための手段] 透孔およびバイアを配置するための固定したグ
リツド位置を交互であることが好ましい態様で配
設した規則的なグリツド構造を有する回路板であ
つて、グリツド位置と、個々のグリツド網目内の
固定点ではなくグリツド網目の中央部内に配置さ
れている付加的なバイアとの間に、多導体チヤネ
ルを通した回路板を製造することによつて、上述
の問題が解決され、しかも他の利点が得られる。 この発明の原理によれば、グリツド網目の中央
部分は、導体チヤネルが通過することに関して、
グリツド網目の縁部よりも制限の少ないことに留
意されたい。グリツド網目の中央部分で得られる
付加的なスペースは、バイア1個とそのランドを
収めるに十分なものであるが、ただしバイアが接
続される導体の経路に、バイアが直接配置され、
かつチヤネルの他の導体がグリツド網目のひとつ
またはそれ以上の隣接したグリツド位置を中心と
した同心の弧状に形成されることを条件とする。 グリツド網目の中央領域で利用できるスペース
は、透孔およびバイアのランドの大きさ、および
導体の幅ならびに数によつて制限される。ひとつ
のチヤネルの導体と、このチヤネルと一般に垂直
に延び、同数の導体を有している第2のチヤネル
の導体との間の接続の場合、中央領域は長軸がバ
イアの中心をつなぐ線に沿つて延びたほぼ菱形を
なしている。透孔のランドはバイアのランドより
も大きい。付加バイアをバイパスする導体の弧状
経路部分は、導体のパターンを広げる。このよう
な広がりは、グリツド位置にある透孔およびバイ
アのランドの大きさによつて制限される。ランド
の大きさが異なるため、付加バイアを配置するた
めの領域は、前述の一般的に菱形の形状を持つ。
付加バイアの位置は、第1チヤネルの所定の導体
に対する位置として可能な位置の軌跡と、第2チ
ヤネルの所定の導体に対する位置として可能な位
置の軌跡の接合部となる。 [実施例] この発明は透孔およびバイアの設定済みのグリ
ツドの配列を妨げずに、プリント回路板の透孔の
間に付加的なバイアを配置するものである。プリ
ント回路板はさまざまな層を結合する一連のリン
ク、特に透孔およびバイアを有する絶縁層によつ
て離隔された、複数層の導電体からなるものとみ
なされる。プリント回路板に対するグリツド・パ
ターンの標準形態は、直交座標系の直交軸に平行
に配置された一連の方形のセル(1つの網目)で
ある。セルのコーナーがグリツドの点を画定す
る、透孔およびバイアはグリツド点に交互に配置
される。各セルの中央領域には、透孔およびバイ
アのランドがなく、透孔に取り付けられた電気構
成部品の端子間に電気的な導通をもたらす多導体
チヤネルの通路のための空間を与える。透孔とバ
イアを交互に配置する必要のない配列で、透孔と
がグリツド点に配設されている一連のリンクに
も、この発明は適用できるものである。この発明
はさらに、個々のセルが方形以外の形状、たとえ
ば三角形であるグリツドにも適用される。以下の
説明において、透孔およびバイアは方形セル(グ
リツドの網目)の頂点に沿つて交互に配置されて
いる、標準形態のプリント回路板を参照して、こ
の発明を説明する。 第5図および第2は、絶縁層28および30に
よつて離隔された、3つの金属層22,24およ
び26で形成されたプリント回路板20を示して
いる。導電体を3枚の金属層22,24および2
6のすべてに形成してもかまわないが、導体32
および34のそれぞれを、上部層22および下部
層24にのみ形成し、同時に底部層26には導体
を形成せずに、無加工のままにしておくことによ
つて、回路板20の構成を単純化してある。第5
図において、上部絶縁層28は部分的に切り欠か
れ、下部金属層24の一部を公知の態様でエツチ
ングして形成された導体34を示すようになつて
いる。上部導体32も同様に、エツチング処理に
よつて形成されている。金属層は銅その他の導電
体からなつており、絶縁層はフアイバ・ガラス
と、エポキシその他の公知の絶縁体の混合物から
なつている。層は透孔36およびバイア38で結
合されており、透孔36が3つの金属層22,2
4,26のすべてと、両絶縁層28および30を
貫通し、バイア38が上部絶縁層28を貫通し、
上部導体32を下部導体34に電気的に接続する
ようになつている。透孔36およびバイア38の
位置は直交座標系の直交軸に平行に配設された、
正方形のユニツト・セル(1つの網目)のグリツ
ド40の点に、交互に配置されている。チツプ回
路や個別部品である電気構成部品42が、そのリ
ード線を透孔36に挿入することによつて回路板
20に取り付けられる。 この発明の方法において、上部導体32が絶縁
体で離隔された、少なくとも3本、典型的な場合
5本の導体からなるチヤネル44の形に配設さ
れ、部分的に直線状且つ部分的に曲線状の平行な
経路に沿つて配置されていることが、理解されよ
う。同様に下部導電34はチヤネル46に配設さ
れる。チヤネル44および46は透孔36および
バイア38の位置の間を通つている。以下で詳細
に説明するように、ユニツト・セルの縁部に沿つ
たスペースは、透孔36およびバイア38のラン
ドの間のチヤネル44,46を避けるためには十
分であるが、付加的なバイアを挿入するには不十
分なものである。しかしながら、ユニツト・セル
の中心にはチヤネル44,46の配設、および付
加的なバイアの挿入の両方に十分なスペースがあ
る。 この発明によれば、付加的なバイア48はグリ
ツド40のユニツト・セルのひとつ中心領域に設
置され、上部チヤネル44の導体32と下部チヤ
ネル46の導体34を電気的に接続する。2つの
チヤネル44および46の経路が、回路板20を
上方から見た場合に、交差しているので、バイア
48はユニツト・セルの中央部分にバイア48を
適切に位置するとによつて、チヤネル44の任意
の導体32と、チヤネル46の任意の導体34の
間に電気的な接続をもたらす。バイア48の配置
は、以下で説明したように、弧状部分を展開する
ことによる導体32および34の変位と協働して
行なわれる。 第3図は回路板20の頂面の一部の拡大平面図
であり、図示の部分はほぼ1ユニツト・セルであ
る。図示の寸法の単位はmmである。これらの寸法
は透孔36のランドの直径、およびバイア38の
ランドの直径を含んでいる。透孔36はユニツ
ト・セルの対向するコーナーに配置されており、
バイア38はユニツト・セルの他の対向するコー
ナーに配置されている。透孔36およびバイア3
8のランドの直径は、それぞれ0.09mmおよび
0.038mmである。導体32の各々の幅は0.005mmで
ある。縁部から測定した導体32の間の間隔は、
0.09mmである。 第3図には、付加的なバイア48の位置の候補
も3つ示されている。留意されたいのは、導体3
2が曲線状の経路に沿つて延びており、透孔36
とバイア38の間を通過するようになつているこ
とである。さらに、付加的なバイア48の候補位
置において、導体32はさらに分離され、バイア
48のスペースをもたらすようになつている。留
意されたいのは、このようなバイア48に十分な
スペースがユニツト・セルの縁部の近傍に存在し
ないことがある。縁部が透孔36およびバイア3
8のランドを表す円の中心の間を通つていること
を、理解されたい。第3図に関する説明は、下部
層の導体34にも適用されるものである。 第4図には共通のユニツト・セルを通る上部チ
ヤネル44と下部チヤネル46を組み合わせたも
のを示す図であつて、上記導体32は直交座標系
のx軸に沿つて右から左へ延びており、下部導体
34は座標系のy軸に沿つて延びている。導体3
2および34には、弧状部分が設けられており、
これらの部分は付加的なバイア48の周囲を通過
するための間隔を与えるのに役立つものである。
理解しなければならないのは、弧状経路部分が第
3図のように部分的に直線状であつてもかまわな
いということである。第4図において、弧状部分
は滑かな弧を描いている部分と、部分的に直線状
の部分の両方を含んでおり、これによつて付加的
なバイア周囲の通路のための滑らかな曲線がもた
らされる。付加的なバイア48は第4図に示され
ていないが、第4図の構成の改変形を示す第5図
ないし第8図には示されている。 第1表は表に記載されている多数の接続のひと
つを行なうため、付加バイアが取りうる位置を示
す表であつて、個々の導体の識別記号を示すもの
である。
【表】
座標系y軸に沿つて延びている個々の導体34
にはさらに記号A,B,C,DおよびEがつけら
れている。座標系のx軸に沿つて配置された個々
の導体32にはさらに記号A′,B′,C′,D′およ
びE′がつけられている。同じ記号が第1表に示さ
れている。導体34を表す記号A−Eは表の上欄
に示されており、導体32を表す記号A′−E′は
表の左側に示されている。表と行と列の交差部分
には一対の数字が示されており、これらの数字は
第4図のユニツト・セルの右上のコーナーに配置
されたグリツド点50から測定した、付加的なバ
イア48の候補位置のXおよびY座標を表してい
る。グリツド点50から延びているXおよびY座
標は第4図にも示されている。これらの値は近値
であるが、これは位置にもよるが0.0013mmないし
0.0077mmの余分のスペースがバイア48の位置に
得られるからである。 第1図には、ユニツト・セルの2つの図が示さ
れており、左側の図は上部チヤネル44の一連の
導体32に対するものであつて、これは第4図の
一連の導体32に対応しており、右側の図は下部
チヤネル46の一連の導体34を示すものであつ
て、これは第4図の導体34に対応している。第
1図には、付加的なバイア48の位置の候補のひ
とつも示されており、これは導体Aに対する列お
よび導体E′に対する行の交差部の、第1表の左上
コーナーに示されている位置である。この位置に
おいて、付加的なバイア48は導体34Aを導体
34E′に接続している。 第6図ないし第8図は第1図と同じ態様で構成
されており、チヤネル44の導体32とチヤネル
46の導体34が第4図に開示したのと同様な形
式で示されている。第6図において、チヤネル4
4およびチヤネル46の導体はユニツト・セルの
中央領域に配置され、導体Bの列および導体E′の
行の交差部の第1表に示された位置に、付加的な
バイア48のための場所を形成している。付加的
なバイア48のこの位置は、導体34Bと32
E′の間に電気的な接続をもたらす。 同様に、第7図はチヤネル44および46の導
体の構成を示すものであつて、付加的なバイア4
8を配置して、導体34Cを導体32D′に接続
できるようにするものである。第7図の付加的な
バイア48の位置のxおよびy座標は、第1表に
おいて、導体Cの列と導体Dの行の交差部に示さ
れている。同様に、第8図はチヤネル44および
46の導体の位置を示しており、これは導体34
Dを導体32B′に接続するために付加的なバイ
ア48を配置することを可能とするもので、その
位置のxおよびy座標は表において、導体Dの列
と導体B′の行の交差部に示されている。第4図
のユニツト・セルの対角線の周りで対称的である
ため、表が対称的になつていることに留意された
い。 対称的であることにより、付加的なバイア48
のすべての候補位置の中心がユニツト・セルの中
心領域にあり、領域の周辺がほぼ菱形となつてい
ることは明らかである。ユニツト・セルの頂点に
ある4つのバイアが境界となるか、あるいはセル
の頂点にある4つの透孔が境界となつているユニ
ツト・セルの場合、中央領域はほぼ正方形の形状
となる。特に、ユニツト・セルの中央領域にチヤ
ネルの導体を広げるに十分な空間があるので、付
加的なバイア48を挿入できるようになつている
ことに、留意されたい。このことは透孔36およ
びバイア38の位置の全体的なグリツドのパター
ンを妨げずに達成される。 第4図に示した例において、チヤネル44およ
び46のそれぞれには、5本の導体がある。しか
しながら、チヤネル44および46が他の本数の
導体を含んでいてもかまわないことは、もちろん
である。たとえば、各チヤネルに入つている導体
の数が4本だけであつてもかまわないし、あるい
は一方のチヤネルに入つている導体が4本で、他
方のチヤネルに入つている導体が5本であつても
かまわない。これらの状況の各々において、チヤ
ネル44および46の各々の導体は、外方の導体
が固定したグリツド位置にあるバイア38に容易
に接続でき、外方導体の間に配置されている他の
内方導体が固定したグリツド位置にあるバイア3
8に接触しないようにして配設されている。しか
しながら、チヤネル44および46の両方の他の
導体を、付加的なバイア48周囲の導体の湾曲し
た、つまり部分的に弧状の部分を介して配置する
ことによつて、これらの導体のいずれもを付加的
なバイア48と接触させることができる。第4図
のチヤネル46のように導体5本を含んでいるチ
ヤネルの場合、導体34Aおよび34Eが外方導
体であり、導体34A,34Cおよび34Dが内
方導体である。4本×5本または4本×4本の配
列に対する表を、第1表の5本×5本の配列に対
する表と同じようにして構成することができる。 再度、第5図および第2図において、必要に応
じ、導体(図示せず)を底部層26に構成し、か
つバイア38を下部層24を貫通して延ばし、上
部層22の導体と底部層26の導体の間に電気的
な接触を行なわせることもできることに、留意さ
れたい。また、他の金属層(図示せず)を固定位
置のバイア38によつて絶縁して、離隔するこに
よつて回路板20に設け、かつ可変位置の付加的
なバイア48を延長させて、任意の2つの層の導
体の間、または3つ以上の層の導体の間で電気的
な接触を行なわせることもできる。さらに、さま
ざまな層のチヤネルの導体の本数を、回路板20
に取り付けられる電気構成部品と接続を行なう必
要に応じて、等しくすることも、異なるものとす
ることもできる。また、このような電気構成部品
を回路板20の底部層ならびに上部層に取り付け
ることができる。 F 発明の効果 グリツド内に付加的なバイアを配置して導体間
接続を自由に行なうことが出来るので、プリント
回路板内の導体の布線密度を増加することができ
る。
にはさらに記号A,B,C,DおよびEがつけら
れている。座標系のx軸に沿つて配置された個々
の導体32にはさらに記号A′,B′,C′,D′およ
びE′がつけられている。同じ記号が第1表に示さ
れている。導体34を表す記号A−Eは表の上欄
に示されており、導体32を表す記号A′−E′は
表の左側に示されている。表と行と列の交差部分
には一対の数字が示されており、これらの数字は
第4図のユニツト・セルの右上のコーナーに配置
されたグリツド点50から測定した、付加的なバ
イア48の候補位置のXおよびY座標を表してい
る。グリツド点50から延びているXおよびY座
標は第4図にも示されている。これらの値は近値
であるが、これは位置にもよるが0.0013mmないし
0.0077mmの余分のスペースがバイア48の位置に
得られるからである。 第1図には、ユニツト・セルの2つの図が示さ
れており、左側の図は上部チヤネル44の一連の
導体32に対するものであつて、これは第4図の
一連の導体32に対応しており、右側の図は下部
チヤネル46の一連の導体34を示すものであつ
て、これは第4図の導体34に対応している。第
1図には、付加的なバイア48の位置の候補のひ
とつも示されており、これは導体Aに対する列お
よび導体E′に対する行の交差部の、第1表の左上
コーナーに示されている位置である。この位置に
おいて、付加的なバイア48は導体34Aを導体
34E′に接続している。 第6図ないし第8図は第1図と同じ態様で構成
されており、チヤネル44の導体32とチヤネル
46の導体34が第4図に開示したのと同様な形
式で示されている。第6図において、チヤネル4
4およびチヤネル46の導体はユニツト・セルの
中央領域に配置され、導体Bの列および導体E′の
行の交差部の第1表に示された位置に、付加的な
バイア48のための場所を形成している。付加的
なバイア48のこの位置は、導体34Bと32
E′の間に電気的な接続をもたらす。 同様に、第7図はチヤネル44および46の導
体の構成を示すものであつて、付加的なバイア4
8を配置して、導体34Cを導体32D′に接続
できるようにするものである。第7図の付加的な
バイア48の位置のxおよびy座標は、第1表に
おいて、導体Cの列と導体Dの行の交差部に示さ
れている。同様に、第8図はチヤネル44および
46の導体の位置を示しており、これは導体34
Dを導体32B′に接続するために付加的なバイ
ア48を配置することを可能とするもので、その
位置のxおよびy座標は表において、導体Dの列
と導体B′の行の交差部に示されている。第4図
のユニツト・セルの対角線の周りで対称的である
ため、表が対称的になつていることに留意された
い。 対称的であることにより、付加的なバイア48
のすべての候補位置の中心がユニツト・セルの中
心領域にあり、領域の周辺がほぼ菱形となつてい
ることは明らかである。ユニツト・セルの頂点に
ある4つのバイアが境界となるか、あるいはセル
の頂点にある4つの透孔が境界となつているユニ
ツト・セルの場合、中央領域はほぼ正方形の形状
となる。特に、ユニツト・セルの中央領域にチヤ
ネルの導体を広げるに十分な空間があるので、付
加的なバイア48を挿入できるようになつている
ことに、留意されたい。このことは透孔36およ
びバイア38の位置の全体的なグリツドのパター
ンを妨げずに達成される。 第4図に示した例において、チヤネル44およ
び46のそれぞれには、5本の導体がある。しか
しながら、チヤネル44および46が他の本数の
導体を含んでいてもかまわないことは、もちろん
である。たとえば、各チヤネルに入つている導体
の数が4本だけであつてもかまわないし、あるい
は一方のチヤネルに入つている導体が4本で、他
方のチヤネルに入つている導体が5本であつても
かまわない。これらの状況の各々において、チヤ
ネル44および46の各々の導体は、外方の導体
が固定したグリツド位置にあるバイア38に容易
に接続でき、外方導体の間に配置されている他の
内方導体が固定したグリツド位置にあるバイア3
8に接触しないようにして配設されている。しか
しながら、チヤネル44および46の両方の他の
導体を、付加的なバイア48周囲の導体の湾曲し
た、つまり部分的に弧状の部分を介して配置する
ことによつて、これらの導体のいずれもを付加的
なバイア48と接触させることができる。第4図
のチヤネル46のように導体5本を含んでいるチ
ヤネルの場合、導体34Aおよび34Eが外方導
体であり、導体34A,34Cおよび34Dが内
方導体である。4本×5本または4本×4本の配
列に対する表を、第1表の5本×5本の配列に対
する表と同じようにして構成することができる。 再度、第5図および第2図において、必要に応
じ、導体(図示せず)を底部層26に構成し、か
つバイア38を下部層24を貫通して延ばし、上
部層22の導体と底部層26の導体の間に電気的
な接触を行なわせることもできることに、留意さ
れたい。また、他の金属層(図示せず)を固定位
置のバイア38によつて絶縁して、離隔するこに
よつて回路板20に設け、かつ可変位置の付加的
なバイア48を延長させて、任意の2つの層の導
体の間、または3つ以上の層の導体の間で電気的
な接触を行なわせることもできる。さらに、さま
ざまな層のチヤネルの導体の本数を、回路板20
に取り付けられる電気構成部品と接続を行なう必
要に応じて、等しくすることも、異なるものとす
ることもできる。また、このような電気構成部品
を回路板20の底部層ならびに上部層に取り付け
ることができる。 F 発明の効果 グリツド内に付加的なバイアを配置して導体間
接続を自由に行なうことが出来るので、プリント
回路板内の導体の布線密度を増加することができ
る。
第1図は、付加的なバイアを有する本発明のプ
リント回路板を示す図である。第2図は回路板の
異なる層の多導体チヤネルの導体間の相互接続を
示す分解図である。第3図は標準形態の回路板に
おけるグリツド点の間隔、ならびに2つの透孔が
境界となつている方形のグリツド・セルの中央領
域内の対角線に沿つた付加的なバイア、および方
形のセルのコーナーに配置された2つのバイアに
対して可能な位置を示す図面である。第4図は、
弧状部分によつてグリツド・セル内に導体を再配
置し、方形のグリツド・セルのコーナーに配置さ
れた透孔およびバイアの位置を妨げずに、付加バ
イアのための余地を作ることを示す図面である。
第5図は複数層回路板に導体チヤネルが配置され
たプリント板の図である。第6図〜第8図は、第
1表記載の接続を達成するための、他のプリント
回路板の上部層および下部層の導体の位置を示す
図面である。 20……プリント回路板、22……上部層、2
4……下部層、26……底部層、28……上部絶
縁層、30……下部絶縁層、32,34……導
体、36……透孔、38……バイア、40……グ
リツド、42……電気構成部品、44,46……
チヤネル、48……付加的なバイア、50……グ
リツド点。
リント回路板を示す図である。第2図は回路板の
異なる層の多導体チヤネルの導体間の相互接続を
示す分解図である。第3図は標準形態の回路板に
おけるグリツド点の間隔、ならびに2つの透孔が
境界となつている方形のグリツド・セルの中央領
域内の対角線に沿つた付加的なバイア、および方
形のセルのコーナーに配置された2つのバイアに
対して可能な位置を示す図面である。第4図は、
弧状部分によつてグリツド・セル内に導体を再配
置し、方形のグリツド・セルのコーナーに配置さ
れた透孔およびバイアの位置を妨げずに、付加バ
イアのための余地を作ることを示す図面である。
第5図は複数層回路板に導体チヤネルが配置され
たプリント板の図である。第6図〜第8図は、第
1表記載の接続を達成するための、他のプリント
回路板の上部層および下部層の導体の位置を示す
図面である。 20……プリント回路板、22……上部層、2
4……下部層、26……底部層、28……上部絶
縁層、30……下部絶縁層、32,34……導
体、36……透孔、38……バイア、40……グ
リツド、42……電気構成部品、44,46……
チヤネル、48……付加的なバイア、50……グ
リツド点。
Claims (1)
- 【特許請求の範囲】 1 複数個の透孔(スルーホール)及び複数個の
バイアを含む電気的接続リンクが直交座標の交点
に格子状に配置されて成る多層プリント回路板に
於て、 上記多層プリント回路板の第一の平面に配置さ
れ、上記接続リンクの間を通る相互に離隔された
複数本のストリツプ導体を有する第一の導体チヤ
ネルと、 第二の平面に配置され、上記接続リンクの間を
通る相互に離隔された複数本のストリツプ導体を
有する第二の導体チヤネルと、 上記第一の平面及び上記第二の平面間に配置さ
れた電気的絶縁層とより成り、 上記第一の導体チヤネルに属する特定のストリ
ツプ導体及び上記第二の導体チヤネルに属する特
定のストリツプ導体間に電気的な接続関係を与え
るため、上記直交座標の格子で囲まれた単位領域
内に追加のバイアを配置したこと、 上記各導体チヤネルに於て、上記特定のストリ
ツプ導体を除く他のストリツプ導体は上記追加の
バイアを迂回して弓形のセグメントを形成するよ
うに布線されていること、 を特徴とするプリント回路板。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/863,850 US4700016A (en) | 1986-05-16 | 1986-05-16 | Printed circuit board with vias at fixed and selectable locations |
US863850 | 1997-08-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62274692A JPS62274692A (ja) | 1987-11-28 |
JPH0230200B2 true JPH0230200B2 (ja) | 1990-07-04 |
Family
ID=25341930
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62091088A Granted JPS62274692A (ja) | 1986-05-16 | 1987-04-15 | プリント回路板 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4700016A (ja) |
EP (1) | EP0249688B1 (ja) |
JP (1) | JPS62274692A (ja) |
DE (1) | DE3775625D1 (ja) |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4916260A (en) * | 1988-10-11 | 1990-04-10 | International Business Machines Corporation | Circuit member for use in multilayered printed circuit board assembly and method of making same |
US5224022A (en) * | 1990-05-15 | 1993-06-29 | Microelectronics And Computer Technology Corporation | Reroute strategy for high density substrates |
US5220490A (en) * | 1990-10-25 | 1993-06-15 | Microelectronics And Computer Technology Corporation | Substrate interconnect allowing personalization using spot surface links |
JP3037043B2 (ja) * | 1993-10-29 | 2000-04-24 | 日本電気株式会社 | プリント基板のテスト容易化回路実装方式 |
KR0157906B1 (ko) * | 1995-10-19 | 1998-12-01 | 문정환 | 더미볼을 이용한 비지에이 패키지 및 그 보수방법 |
US6010058A (en) * | 1995-10-19 | 2000-01-04 | Lg Semicon Co., Ltd. | BGA package using a dummy ball and a repairing method thereof |
US6898773B1 (en) | 2002-01-22 | 2005-05-24 | Cadence Design Systems, Inc. | Method and apparatus for producing multi-layer topological routes |
US6829757B1 (en) | 2001-06-03 | 2004-12-07 | Cadence Design Systems, Inc. | Method and apparatus for generating multi-layer routes |
US6882055B1 (en) | 2001-06-03 | 2005-04-19 | Cadence Design Systems, Inc. | Non-rectilinear polygonal vias |
US6976238B1 (en) | 2001-06-03 | 2005-12-13 | Cadence Design Systems, Inc. | Circular vias and interconnect-line ends |
US7310793B1 (en) | 2001-06-03 | 2007-12-18 | Cadence Design Systems, Inc. | Interconnect lines with non-rectilinear terminations |
US6859916B1 (en) * | 2001-06-03 | 2005-02-22 | Cadence Design Systems, Inc. | Polygonal vias |
US6895569B1 (en) | 2001-06-03 | 2005-05-17 | Candence Design Systems, Inc. | IC layout with non-quadrilateral Steiner points |
US7080329B1 (en) | 2002-01-22 | 2006-07-18 | Cadence Design Systems, Inc. | Method and apparatus for identifying optimized via locations |
US7089524B1 (en) | 2002-01-22 | 2006-08-08 | Cadence Design Systems, Inc. | Topological vias route wherein the topological via does not have a coordinate within the region |
US6938234B1 (en) | 2002-01-22 | 2005-08-30 | Cadence Design Systems, Inc. | Method and apparatus for defining vias |
JP4935225B2 (ja) * | 2006-07-28 | 2012-05-23 | 株式会社島津製作所 | 電子部品実装体 |
US7465882B2 (en) | 2006-12-13 | 2008-12-16 | International Business Machines Corporation | Ceramic substrate grid structure for the creation of virtual coax arrangement |
CN101902874A (zh) * | 2009-05-27 | 2010-12-01 | 鸿富锦精密工业(深圳)有限公司 | 多层印刷电路板 |
US9686180B2 (en) | 2013-11-05 | 2017-06-20 | Cisco Technology, Inc. | Managing routing information for tunnel endpoints in overlay networks |
US9769078B2 (en) | 2013-11-05 | 2017-09-19 | Cisco Technology, Inc. | Dynamic flowlet prioritization |
US9397946B1 (en) | 2013-11-05 | 2016-07-19 | Cisco Technology, Inc. | Forwarding to clusters of service nodes |
US9502111B2 (en) | 2013-11-05 | 2016-11-22 | Cisco Technology, Inc. | Weighted equal cost multipath routing |
US9374294B1 (en) | 2013-11-05 | 2016-06-21 | Cisco Technology, Inc. | On-demand learning in overlay networks |
US9825857B2 (en) | 2013-11-05 | 2017-11-21 | Cisco Technology, Inc. | Method for increasing Layer-3 longest prefix match scale |
US9674086B2 (en) | 2013-11-05 | 2017-06-06 | Cisco Technology, Inc. | Work conserving schedular based on ranking |
US10778584B2 (en) | 2013-11-05 | 2020-09-15 | Cisco Technology, Inc. | System and method for multi-path load balancing in network fabrics |
US9655232B2 (en) | 2013-11-05 | 2017-05-16 | Cisco Technology, Inc. | Spanning tree protocol (STP) optimization techniques |
US10951522B2 (en) | 2013-11-05 | 2021-03-16 | Cisco Technology, Inc. | IP-based forwarding of bridged and routed IP packets and unicast ARP |
US9509092B2 (en) * | 2013-11-06 | 2016-11-29 | Cisco Technology, Inc. | System and apparatus for network device heat management |
US10116493B2 (en) | 2014-11-21 | 2018-10-30 | Cisco Technology, Inc. | Recovering from virtual port channel peer failure |
US10142163B2 (en) | 2016-03-07 | 2018-11-27 | Cisco Technology, Inc | BFD over VxLAN on vPC uplinks |
US10333828B2 (en) | 2016-05-31 | 2019-06-25 | Cisco Technology, Inc. | Bidirectional multicasting over virtual port channel |
US11509501B2 (en) | 2016-07-20 | 2022-11-22 | Cisco Technology, Inc. | Automatic port verification and policy application for rogue devices |
US10193750B2 (en) | 2016-09-07 | 2019-01-29 | Cisco Technology, Inc. | Managing virtual port channel switch peers from software-defined network controller |
US10547509B2 (en) | 2017-06-19 | 2020-01-28 | Cisco Technology, Inc. | Validation of a virtual port channel (VPC) endpoint in the network fabric |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3726989A (en) * | 1970-07-27 | 1973-04-10 | Hughes Aircraft Co | Circuit module providing high density interconnections |
FR2243578B1 (ja) * | 1973-09-12 | 1976-11-19 | Honeywell Bull Soc Ind | |
DE2352973A1 (de) * | 1973-10-23 | 1975-05-07 | Computer Ges Konstanz | Dicht gepackte elektrische baugruppe |
DE2553534A1 (de) * | 1975-11-28 | 1977-06-02 | Licentia Gmbh | Leitungstraegerplatte |
JPS5530822A (en) * | 1978-08-25 | 1980-03-04 | Fujitsu Ltd | Printed board |
GB2060266B (en) * | 1979-10-05 | 1984-05-31 | Borrill P L | Multilayer printed circuit board |
US4598166A (en) * | 1984-08-06 | 1986-07-01 | Gte Communication Systems Corporation | High density multi-layer circuit arrangement |
CA1237820A (en) * | 1985-03-20 | 1988-06-07 | Hitachi, Ltd. | Multilayer printed circuit board |
-
1986
- 1986-05-16 US US06/863,850 patent/US4700016A/en not_active Expired - Fee Related
-
1987
- 1987-03-17 EP EP87103898A patent/EP0249688B1/en not_active Expired
- 1987-03-17 DE DE8787103898T patent/DE3775625D1/de not_active Expired - Lifetime
- 1987-04-15 JP JP62091088A patent/JPS62274692A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
US4700016A (en) | 1987-10-13 |
EP0249688B1 (en) | 1992-01-02 |
EP0249688A3 (en) | 1988-05-04 |
DE3775625D1 (de) | 1992-02-13 |
EP0249688A2 (en) | 1987-12-23 |
JPS62274692A (ja) | 1987-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0230200B2 (ja) | ||
US4560962A (en) | Multilayered printed circuit board with controlled 100 ohm impedance | |
US5220490A (en) | Substrate interconnect allowing personalization using spot surface links | |
US4636919A (en) | Multilayer printed circuit board | |
US4553111A (en) | Printed circuit board maximizing areas for component utilization | |
US7051434B2 (en) | Designing a ball assignment for a ball grid array package | |
US4772864A (en) | Multilayer circuit prototyping board | |
US5155577A (en) | Integrated circuit carriers and a method for making engineering changes in said carriers | |
US4016463A (en) | High density multilayer printed circuit card assembly and method | |
US3378920A (en) | Method for producing an interconnection matrix | |
US5418690A (en) | Multiple wiring and X section printed circuit board technique | |
US6373139B1 (en) | Layout for a ball grid array | |
US3697818A (en) | Encapsulated cordwood type electronic or electrical component assembly | |
JP3562568B2 (ja) | 多層配線基板 | |
US5397861A (en) | Electrical interconnection board | |
US4868980A (en) | Method of designing and manufacturing circuits using universal circuit board | |
US3824433A (en) | Universal circuit board | |
US4598166A (en) | High density multi-layer circuit arrangement | |
KR20040087876A (ko) | 다층 신호라우팅 디바이스에서 층수를 줄이는 기술 | |
JPS6115395A (ja) | 半導体チツプ用モジユ−ル | |
US4791722A (en) | Method of designing and manufacturing circuits using universal circuit board | |
JP2004111967A (ja) | 低抵抗高密度信号線をする電子パッケージおよびその製造方法 | |
US6365839B1 (en) | Multi-layer printed circuit board with dual impedance section | |
EP0436848B1 (en) | Matched impedance vertical conductors in multilevel metal dielectric laminated wiring | |
US7281326B1 (en) | Technique for routing conductive traces between a plurality of electronic components of a multilayer signal routing device |