JPS62272631A - 歪発生回路 - Google Patents
歪発生回路Info
- Publication number
- JPS62272631A JPS62272631A JP61116462A JP11646286A JPS62272631A JP S62272631 A JPS62272631 A JP S62272631A JP 61116462 A JP61116462 A JP 61116462A JP 11646286 A JP11646286 A JP 11646286A JP S62272631 A JPS62272631 A JP S62272631A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- input terminal
- signal
- operational amplifier
- distortion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 claims description 4
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 abstract description 6
- 230000002238 attenuated effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 10
- 230000003287 optical effect Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000005236 sound signal Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Landscapes
- Optical Communication System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
3、発明の詳細な説明
〔概要〕
本発明は、非直線素子として電界効果トランジスタを用
いた歪発生回路において、任意の歪量を発生させるため
、電界効果トランジスタのドレイン・ソース間に入力信
号をn倍したものを加え、電界効果トランジスタのゲー
トに入力信号をm倍したものを加えるようにしたもので
ある。
いた歪発生回路において、任意の歪量を発生させるため
、電界効果トランジスタのドレイン・ソース間に入力信
号をn倍したものを加え、電界効果トランジスタのゲー
トに入力信号をm倍したものを加えるようにしたもので
ある。
本発明は、電界効果トランジスタ(以下F B ’rと
称する)を用いた歪発生回路に関するものである。
称する)を用いた歪発生回路に関するものである。
第3図は一例のLEDの駆動電流と光出力パワーの関係
を示す図である。同図において横軸は、駆動電流、縦i
は光出力パワーを示す。
を示す図である。同図において横軸は、駆動電流、縦i
は光出力パワーを示す。
第4図は一例の非直線特性を有する素子としての、FE
Tのドレイン・ソース間電圧とドレイン・ソース間電流
の関係を示す図である。同図において横軸は、I・レイ
ン・ソース間電圧、縦軸はトレイン・ソース間電流を示
す。
Tのドレイン・ソース間電圧とドレイン・ソース間電流
の関係を示す図である。同図において横軸は、I・レイ
ン・ソース間電圧、縦軸はトレイン・ソース間電流を示
す。
光通信の光源として使用される発光ダイオード(以下L
E Dと称する)は、駆動電流と光出力パワーとの間
に第3図に示す特性を有し、駆動電流の増大とともに特
性が直線からはずれ、出力光パワーが飽和する。
E Dと称する)は、駆動電流と光出力パワーとの間
に第3図に示す特性を有し、駆動電流の増大とともに特
性が直線からはずれ、出力光パワーが飽和する。
このため、該LEDを駆動する場合、出力に歪が発生す
る事がある。
る事がある。
この歪を打ち消すために、LEDの駆動回路に、第4図
に示すような非直線特性を有する素子を使用した、第5
図に一例を示す歪発生回路が使用されるが、その歪発生
量は任意に変えられるものである事が望ましい。
に示すような非直線特性を有する素子を使用した、第5
図に一例を示す歪発生回路が使用されるが、その歪発生
量は任意に変えられるものである事が望ましい。
第5図は従来例の歪発生回路の構成を示す図である。
第5図において、演算増幅器lのプラスの入力端子aに
アナログの映像、又は音声信号が入力される。
アナログの映像、又は音声信号が入力される。
同演算増幅器1の出力電圧を、抵抗R1を介してフィー
ドハックして得られる点pの電圧が、同演算増幅器1の
マイナスの入力端子すに加えられる。
ドハックして得られる点pの電圧が、同演算増幅器1の
マイナスの入力端子すに加えられる。
上記の点pは、可変抵抗Rv、及びFET2のドレイン
に接続され、該可変抵抗Rνの他端、及び該FET2の
ソースは接地される。
に接続され、該可変抵抗Rνの他端、及び該FET2の
ソースは接地される。
そして、該可変抵抗Rνの中間の可動端子qがFET2
のゲートに接続される。
のゲートに接続される。
上述のFET2のドレイン・ソース間電流1dsは、ド
レイン・ソース間電圧Vds、ゲート・ソース間電圧V
gsを用いて、次式で表される。
レイン・ソース間電圧Vds、ゲート・ソース間電圧V
gsを用いて、次式で表される。
−−一 ■
ここで、C,、C,は定数である。
第5図の歪発生回路の入力電圧をVin、出力電圧をV
outとする。
outとする。
演算増幅器1の性質から、そのプラスの入力端子aとマ
イナスの入力端子すの電位は等しくなる。
イナスの入力端子すの電位は等しくなる。
このため、
Vd5= Vin、 −−一 ■
が得られる。
可変抵抗Rvにより、ドレイン・ソース間電圧Vdsの
m倍(0=m≦1)の電圧をゲートに加えるとすると、 Vgs=mVds=mVin、(0=m≦1)−一■と
なる。
m倍(0=m≦1)の電圧をゲートに加えるとすると、 Vgs=mVds=mVin、(0=m≦1)−一■と
なる。
FET2のインピーダンスRdsに対し、Rv >>R
ds、 J >>Rdsとすると、Vout 〜−
I dsRf−m−■ となる。
ds、 J >>Rdsとすると、Vout 〜−
I dsRf−m−■ となる。
■〜■弐より
Vout 〜CI Rf(C2Vin+ f(m
) Vin )−m−■ となる。
) Vin )−m−■ となる。
である。
したがって、可変抵抗Rvによりゲートへの帰還量を変
える(0=m≦1)事により、発生ずる二次中の極性と
量を変える事が出来る。
える(0=m≦1)事により、発生ずる二次中の極性と
量を変える事が出来る。
0式において、f (m)は二次中の発生量を示す。
しかしながら上述の従来例における歪発生回路において
は、可変抵抗Rvによりf (m)は−172から1/
2まで変化するが、それ以外の値をとる事が出来ない。
は、可変抵抗Rvによりf (m)は−172から1/
2まで変化するが、それ以外の値をとる事が出来ない。
即ち、従来例の歪発生回路においては、発生する歪量が
極めて限定されるという問題点があった。
極めて限定されるという問題点があった。
上記問題点iよ、入力信号を二つに分岐し、−力をn倍
の減衰器又は増幅器を介して演算増幅器のプラスの入力
端子に接続し、他方をm倍の減衰器、又は増幅器を介し
て非直線特性を有する素子に人力し、その出力を上記の
演算増幅器のマイナスの入力端子に接続し、同演算増幅
器のマイナスの入力端子と、同演算増幅器の出力端子間
に抵抗を接続するようにした本発明の歪発生回路によっ
て解決される。
の減衰器又は増幅器を介して演算増幅器のプラスの入力
端子に接続し、他方をm倍の減衰器、又は増幅器を介し
て非直線特性を有する素子に人力し、その出力を上記の
演算増幅器のマイナスの入力端子に接続し、同演算増幅
器のマイナスの入力端子と、同演算増幅器の出力端子間
に抵抗を接続するようにした本発明の歪発生回路によっ
て解決される。
本発明によれば、入力信号(Vin)を二つに分岐し、
一方をn倍の増幅器、又は減衰器を介して、nVinと
なった電圧を演算増幅器のプラスの入力端子に加える。
一方をn倍の増幅器、又は減衰器を介して、nVinと
なった電圧を演算増幅器のプラスの入力端子に加える。
そして同演算増幅器のマイナスの入力端子には、非直線
特性を有する素子の出力電圧(Voとする)を加える。
特性を有する素子の出力電圧(Voとする)を加える。
同演算増幅器は、プラスの入力端子とマイナスの入力端
子が等しくなる性質を有するため5.結局Vo−nVi
nとなる。
子が等しくなる性質を有するため5.結局Vo−nVi
nとなる。
一方、入力信号を二つに分岐したもう一方の入力は、m
倍の増幅器、又は減衰器を介して、mVinとなった電
圧を上記の非直線特性を有する素子に加える。
倍の増幅器、又は減衰器を介して、mVinとなった電
圧を上記の非直線特性を有する素子に加える。
この非直線特性を有する素子は、その出力電流(ioと
する)が、その入力端子(mVin)と出力電圧(Vo
= n Vin)の−次と二次の項から成りたってお
り、かつ、演算増幅器の出力電圧(Vout)と非直線
特性を有する素子の出力電流(I o)が比例の関係に
あるため、結局出力電圧(Vout)は、非直線特性を
有する素子の入力電圧(m V in)と、その出力電
圧(nVin)の−次と二次の項の結合した式から成り
、歪量を発生ずる事になる。
する)が、その入力端子(mVin)と出力電圧(Vo
= n Vin)の−次と二次の項から成りたってお
り、かつ、演算増幅器の出力電圧(Vout)と非直線
特性を有する素子の出力電流(I o)が比例の関係に
あるため、結局出力電圧(Vout)は、非直線特性を
有する素子の入力電圧(m V in)と、その出力電
圧(nVin)の−次と二次の項の結合した式から成り
、歪量を発生ずる事になる。
更に、n、mに対応する素子が能動素子の場合、その増
幅作用によりn、mの制約がなくなるため、歪発生量の
変域は極めて大きくなる。
幅作用によりn、mの制約がなくなるため、歪発生量の
変域は極めて大きくなる。
第1図は本発明の原理図である。
第2図は本発明の実施例の歪発生回路の構成を示す図で
ある。
ある。
企図を通じて同一符号は同一対象物を示す。
第1図の原理図において、非直線特性を有する素子人の
入力電圧をVgs、出力電圧をVds、出力電流をId
sとする。
入力電圧をVgs、出力電圧をVds、出力電流をId
sとする。
従来例で使用した式、
Ids=CI((Vgs−C))Vds−↓Vds’1
において、 Vds=nVin V(Hs=mVin Vout 〜−IdsRz となるため、 Vout =CIRfn (CIVin+ f
(nX m)V+n )が得られる。
において、 Vds=nVin V(Hs=mVin Vout 〜−IdsRz となるため、 Vout =CIRfn (CIVin+ f
(nX m)V+n )が得られる。
ここに、
である。
この結果、n、mに対応する素子が受動素子で構成され
る場合、0〈n≦1.0≦m≦1よりf (n、、m)
の変域は、 となり、マイナス方向の歪発生量が従来の倍となる。
る場合、0〈n≦1.0≦m≦1よりf (n、、m)
の変域は、 となり、マイナス方向の歪発生量が従来の倍となる。
更に、n、mに対応する素子が能動素子で構成される場
合、その増幅作用によりn、mの制約がなくなるため、
f (n、 m)の変域は極めて大きくなる。
合、その増幅作用によりn、mの制約がなくなるため、
f (n、 m)の変域は極めて大きくなる。
次に第2図の実施例について説明する。
アナログ入力の映像信号、又は音声信号が分岐されて、
一方は低tKR+ を介して演算増幅器1のプラスの
入力端子aに入力される。
一方は低tKR+ を介して演算増幅器1のプラスの
入力端子aに入力される。
同人力端子aと、アース間には抵抗Rユが接続されてい
る。
る。
この結果、演算増幅器lのプラスの入力端子aには、
p。
に■↑にユ
に減衰した信号が入力される事になる。
他方、分岐されたもう一方の人力信号は、増幅器6のプ
ラスの入力端子Cに入力される。
ラスの入力端子Cに入力される。
同増幅器6のマイナスの入力端子dとアース間には、可
変抵抗Rvlが接続され、又、同人力端子dと同増幅器
6の出力の間には、抵抗R3が接続される。
変抵抗Rvlが接続され、又、同人力端子dと同増幅器
6の出力の間には、抵抗R3が接続される。
ここでも、増幅器6のプラスとマイナスの入力端子の電
圧が等しいという増幅器6の性質から、増幅器6の利得
mは、 と求められる。
圧が等しいという増幅器6の性質から、増幅器6の利得
mは、 と求められる。
このため、可変抵抗Rν1により、mの値を大幅ば、上
式のmに類似の式が得られ、nの値を大幅に変える事が
出来る。
式のmに類似の式が得られ、nの値を大幅に変える事が
出来る。
この結果、FET2の歪発生量を任意に変える事が可能
となり、−各種光通信用のLEDの歪補償を行う事が出
来る。
となり、−各種光通信用のLEDの歪補償を行う事が出
来る。
以上説明のように本発明による歪発生回路によれば、F
E ”I’のドレイン・ソース間に入力信号をn倍し
たものを加え、FETのゲートに入力信号をm倍したも
のを加える事により、任意の歪量を発生させる事が出来
、各種光通信用のLEDの歪補償を十分に行う事が出来
る。
E ”I’のドレイン・ソース間に入力信号をn倍し
たものを加え、FETのゲートに入力信号をm倍したも
のを加える事により、任意の歪量を発生させる事が出来
、各種光通信用のLEDの歪補償を十分に行う事が出来
る。
第1図は本発明の原理ブロック図、
第2図は本発明の実施例の歪発生回路の構成を示すブロ
ック図、 第3図は一例のLEDの駆動電流と光出力パワーの関係
を示す特性図、 第4図は一例の非直線特性を有する素子としての、FE
Tのドレイン・ソース間電圧 とドレイン・ソース間電流の関係を示 す特性図、 第5図は従来例の歪発生回路の構成を示すブロック図で
ある。 図において ■は演算増幅器、2はFET、 3は分岐部、 4は利得、又は減衰量がn倍の増幅器、又は減衰器、 5は利得、又は減衰量がm倍の増幅器、又は減衰器、 6は増幅器、 Aは非直線特性を有する素子 を示す。 茎2 目 、駆動室−”rL
ック図、 第3図は一例のLEDの駆動電流と光出力パワーの関係
を示す特性図、 第4図は一例の非直線特性を有する素子としての、FE
Tのドレイン・ソース間電圧 とドレイン・ソース間電流の関係を示 す特性図、 第5図は従来例の歪発生回路の構成を示すブロック図で
ある。 図において ■は演算増幅器、2はFET、 3は分岐部、 4は利得、又は減衰量がn倍の増幅器、又は減衰器、 5は利得、又は減衰量がm倍の増幅器、又は減衰器、 6は増幅器、 Aは非直線特性を有する素子 を示す。 茎2 目 、駆動室−”rL
Claims (2)
- (1)入力信号を二つに分岐し、一方をn倍の減衰器、
又は増幅器(4)を介して演算増幅器のプラスの入力端
子に接続し、 他方をm倍の減衰器、又は増幅器(5)を介して非直線
特性を有する素子(A)に入力し、 その出力を上記の演算増幅器のマイナスの入力端子に接
続し、 上記の演算増幅器のマイナスの入力端子と、同演算増幅
器の出力端子間に抵抗を接続した事を特徴とする歪発生
回路。 - (2)前記非直線特性を有する素子(A)はゲートを入
力とし、ドレインを出力とし、ソースを接地した電界効
果トランジスタである事を特徴とする特許請求の範囲第
1項記載の歪発生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61116462A JPS62272631A (ja) | 1986-05-20 | 1986-05-20 | 歪発生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61116462A JPS62272631A (ja) | 1986-05-20 | 1986-05-20 | 歪発生回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62272631A true JPS62272631A (ja) | 1987-11-26 |
Family
ID=14687710
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61116462A Pending JPS62272631A (ja) | 1986-05-20 | 1986-05-20 | 歪発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62272631A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5168175A (en) * | 1990-02-21 | 1992-12-01 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit using junction field effect transistor as current control element |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5883445A (ja) * | 1981-11-12 | 1983-05-19 | Nec Corp | 歪補償回路 |
JPS5890788A (ja) * | 1981-11-25 | 1983-05-30 | Nec Corp | 半導体発光ダイオ−ドの駆動装置 |
-
1986
- 1986-05-20 JP JP61116462A patent/JPS62272631A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5883445A (ja) * | 1981-11-12 | 1983-05-19 | Nec Corp | 歪補償回路 |
JPS5890788A (ja) * | 1981-11-25 | 1983-05-30 | Nec Corp | 半導体発光ダイオ−ドの駆動装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5168175A (en) * | 1990-02-21 | 1992-12-01 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit using junction field effect transistor as current control element |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Ramirez-Angulo et al. | A new family of very low-voltage analog circuits based on quasi-floating-gate transistors | |
JPH04267574A (ja) | レーザダイオードと使用するための二次予歪生成回路 | |
US20110025299A1 (en) | Dual-range measurement of electrical current | |
JPH088456B2 (ja) | ドライバ回路 | |
US11522509B2 (en) | Frequency-selective common-mode control and output stage biasing in an operational amplifier for a class-D amplifier loop filter | |
KR20040051365A (ko) | 가변 이득 증폭기 | |
JPS6119134B2 (ja) | ||
JPS62272631A (ja) | 歪発生回路 | |
US10389373B2 (en) | Current source noise cancellation | |
US7576594B2 (en) | Method and device for reducing influence of early effect | |
EP0618674B1 (en) | Voltage-to-current conversion circuit | |
EP0998034A2 (en) | Analog amplifier clipping circuit | |
JPS5912603A (ja) | カスコ−ド回路 | |
US6642795B2 (en) | Fast recovery time precision amplifier | |
JPS59207755A (ja) | 光送信機 | |
JPH02166814A (ja) | 線形利得増幅回路 | |
US6348834B1 (en) | Linearization of FET channel impedance for small signal applications | |
JPH0620251B2 (ja) | テレビジョン信号の階調補正回路 | |
JPS58103219A (ja) | 可変線形抵抗 | |
JPH0329406A (ja) | 動作点補償型利得可変回路 | |
GB2193059A (en) | Voltage follower circuit | |
KR100821122B1 (ko) | 씨모스형 가변이득 증폭 장치 | |
JPS5851447B2 (ja) | Fet アンプ | |
JP2518320Y2 (ja) | 接合形fet入力バッファ | |
JPS5819855Y2 (ja) | Fet増幅器 |