JPS62271262A - デジタル信号記録媒体の再生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 （産業上の利用分野） 本発明は、デジタル信号記録媒体に記録されているセク
タ内の情報データを一定間隔のビットごとに区切りを与
えるための複数のビットよりなるミドルシンクを記録し
たデジタル信号記録媒体の再生装置に関する。

（従来の技術） デジタル信号記録媒体に記録する信号フ４−マットは使
用されるデジタル信号記録媒体の１４性およびこのデジ
タル信号記録媒体の使用目的により、種々の方式がある
。このような種々の方式中、デジタルデータをセルフク
ロックが抽出可能なデジタル変調をし、情報データが記
録されているセクタとセクタとの間隙に再生線速度変動
を吸収するギャップが設けて記録されたデジタル信号記
録媒体がある。

第２図は従来のこのようなデジタル信号記録媒体に記録
された信号のパターンを模式的に丞した図である。同図
においてａは、例えば１５ビツトの論理０の配列信号で
、情報データとは明らかに区別が出来るもので、データ
の始りを示すブリシンク、ｂはアドレス等を示すフレー
ミングコード、Ｃは情報信号である情報データ、Ｓはブ
リシンクａ、フレーミングコードｂおよび情報データＣ
を総括したセクタとよばれるもので、ｑはセクタＳとセ
クタＳとの間に設けられた再生線速度変動を吸収するギ
ャップである。

このようなフォーマットのデジタル信号記録媒体を再生
する再生８ｉ置は、一般にＰ　Ｌ　Ｌ　（ＰｈａｓｅＬ
ｏｃｋｅｄ　ＬＯＯｐ）を用いて再生信号よりセルフク
ロックを抽出し、このセルフクロックにより情報データ
Ｃを復調する。この復調された情報データを、例えば８
ビ・７ト単位ごとに１６進数の情報データとし、この８
ビット単位を示す送出パルスと共に、再生装置より送出
され、信号処理がされるようになっている。

（発明が解決しようとする問題点） 従来、情報データＣは何千ビットという連続信号になっ
ているので、途中で送出パルスがずれないように再生回
路が工夫されているが、デジタル信号記録媒体より再生
された信号に大量のドロップアウトが生じた場合、ＰＬ
Ｌの同期が外れる場合がある。

このような時、同期が外れた以降の情報データは全く誤
りとなる問題点があった。

（問題点を解決するための手段） 本発明は上記問題点を解決するために、デジタル信号を
セルフクロックが抽出可能な変調をしてデジタル信号記
録媒体に信号を記録するパターンとして、信号が記録さ
れているセクタ内の情報データに一定間隔のビットごと
に区切りを与えるための複数のビットよりなるミドルシ
ンクを記録したデジタル信号記録媒体の再生装置であっ
て、デジタル信号記録媒体より再生した信号をセルフク
ロックに同期して復調する復調回路と、この復調回路の
出力信号をシリアルからパラレルに変換するシリアル−
パラレル変換回路と、前記デジタル信号記録媒体より再
生された信号より抽出されたセルフクロックをカウント
するカウンタと、このカウンタの出力信号によりウィン
ドウパルスを発生するデコーダと、このデコーダの出力
信号と前記復調回路の出力信号とが供給されて、前記ウ
ィンドウパルスの明間中の再生信号に予め定められたミ
ドルシンクと同一パターンと見なされるものがあるか否
かを比較し、一致した時に確認信号を送出して前記カウ
ンタをりけツ１−するコンパレータと、このコンパレー
タからの１１１　ＬＭ倍信号より前記デコーダがミドル
シンクを検出している時以外はデータの再生信号を複数
ビット１ｔｉ位に区切るための送出パルスを生成する送
出パルス生成回路とを有することを特徴とするデジタル
信号記録媒体の再生装置を提供する。

（実施例〉 本発明のデジタル信号記録媒体の再生装について、図面
と共に以干に詳細に説明する。

第１図は本発明のデジタル信号記Ｓ！媒体の再生装置の
一実施例のブロック系統図である。同図において、１は
デジタル信号記録媒体より再生されたセルフクロックが
抽出可能な変調されたデジタル信号が供給される入力端
子あり、この入力端子１はＰＬＬ２を介し、復調回路３
の第１の入力端に接続され、更に復調回路３の第２の入
力端は入力端子１に接続されている。この復調回路３の
出力端はシリアル−パラレル変換回路４を介して出力端
子５に接続されている。更に、Ｐしし２の出力端はカウ
ンタ６のクロック端子７に接続され、このカウンタ６の
出力端はデコーダ８を介してコンパレータ９の第１の入
力端に接続されている。

また、コンパレータ９の第２の入力端は（Ｕ銅回路３の
出力端と接続されている。この］ンバレ−タ９の出力端
は送出パルス生成回路１２の第１の入力端とＡＮＤ回路
１０を介してカウンタ６のリセット端子１１とに接続さ
れている。

更に、送出パルス生成回路１２の第２乃至第４の入力端
は、デコーダ８．ＰＬＬ２．フレーミングコード検出回
路１３のそれぞれの出力端と接続され、送出パルス生成
回路１２の出力端は出力端子１４に接続されている。ま
たフレーミングコード検出回路１３の入力端は復調回路
３の出力端に接続されている。

第３図はこのようなデジタル信号記録媒体の再生装買に
より再生されるデジタル信号記録媒体の（３号記録方式
の記録パターンを模式的に示す図である。同図（Ａ＞は
セクタＳの構成を示し、同図（Ｂ）はセクタＳ中のデー
タＤの構成を示し、同図（Ｃ）はセクタＳのピットの具
体例を示す図である。同図（Ａ）乃至同図（Ｃ）におい
てａは、例えば１５ビツトの論理Ｏの配ケ１信号で、デ
ータの始りを示すブリシンク、ｂは８ビツトのアドレス
等を示すフレーミングコード、Ｄは情報データ等のデー
タ、Ｓはブリシンクａ、フレーミングコードｂおよびデ
ータＤを総括したセクタとよばれるもので、このセクタ
Ｓは再生線速度変動客を吸収するために、ギャップｑと
交互に配クリされている。

データＤは情報データｄをある間隔ごとに区切るミドル
シンクＺが挿入されている。このミドルシンクＺはブリ
シンクａと同様のコードＸとフレーミングコードｂと同
様のコードンとより成る。

即ら、コードＸの役割は、それまで乱れているかも知れ
ない再生信号から抽出したセルフクロックを正しいセル
フクロックに戻すことであり、コードｙの役割は次に続
く情報データｄの８ピツ］・ずつの区切り目を検出する
ことである。

なお、コードＸおよびコードｙは、それぞれブリシンク
ａおよびフレーミングコードｂと同一のビット配列にし
たが、これに限ることｔよない。

第４図は第１図の動作を説明するための信号のタイムチ
ャートである。ここで第１図乃至第４図を参照して本発
明の一実施例の動作を説明する。

デジタル信号記録媒体より再生された変調されたデジタ
ル信号、例えばＢｉ−ｐｈａｓｅ　５ｐａｃｅ変調され
た第４図（ｌ」）図示の信号り、ｈ’　は、入力端子１
を介してＰＬＬ２に供給され、第４図（Ｉ）図示の如く
のセルフクロック信号１が抽出され、復調回路３でデジ
タル信号に復調され、更にシリアル−パラレル変換回路
４で、この場合第３図（Ｃ）図示のように８ビット単位
ごとの信号は１６進数のデジタル信号に変換されて出力
端子５に供給される。

カウンタ６は、後述するリセット端子１１へのリセット
信号により、ミドルシンクｌの次に来るデータｄの開始
のタイミングおよびフレーミングコードｂの次に来る情
報データｄの開始のタイミングでリセットされ、セルフ
クロックｆ２５　！の力ラン］〜を開始する。このカウ
ンタ６のカウントしたデータを供給されたデコーダ８は
、この場合情報データｄは２５６ビツト（フレーミング
コードｂとコードＸとの間およびコードＸと次のコード
Ｘとの間にある情報データｄのビット数）、コードＸは
８ビツト、コードｙは８ビツトであるから、正常な場合
り情報データｄの１ビツト目より数えてコードｙが検出
される２７２ビツト目（２５６＋８＋８）の少し手前の
、例えば２６７ビツト目、即ちコードｙの概略位置を検
知し、第４図（Ｊ）図示の如くのウィンドウパルス」を
生成する。

コンパレータ９は、復調回路３より 得られる復調信号に予め決定されているシンクパターン
と同一のパターンがあるか否かをチェックしており、一
致した場合はミドルシンクＺであるので、第４図（Ｋ）
図示の如くのミドルシンク確認信号ｋを送出する。

なお、この］コンパレータは予め決定されているシンク
パターンと一致しなくてもミドルシンク確認信号ｋを出
すようにしてしよい。例えば、２６７ビツト目から前の
８ビツトを２７２ビツト目まで見て行くと、以下のよう
になる（第４図（Ｈ）図の信号ｈ′を参照）。

２６７ビツト目・・・・・・００００００１０２６８ビ
ット目−０００００１００ ２６９ビツト目・・・・・・００００１００１２７０ビ
ツト目・・・・・・０００１ｏｏ１１２７１ビツト目・
・・・・・０Ｏ１００１１１２７２ビツト目・・・・・
・０１００１１１０２７２ビツト目のパターンと２６７
〜２７１ビツト目のパターンのハミング距離は以下のよ
うになる。

２６７ビツト目のパターンと２７２ビツト目のパターン
のハミング距離＝３ ２６８ピッｌ−目のパターンと２７２ビツト目のパター
ンのハミング距離−３ ２６９ビツト目のパターンと２７２ビツト目のパターン
のハミング距離＝４ ２７０ビツト目のパターンと２７２ビツト目のパターン
のハミング距離−５ ２７１ビツト目のパターンと２７２ビツト目のパターン
のハミング距離＝４ 以上のように最小でも３となる。これは２６７〜２７２
ビツト目のパターンの１ビツトの誤りが起きても、２７
２ビツト目のパターンと一敗したと見做しても良いと言
うことになる。

従って、２７２ビツト目のパターンの内１ビットが誤っ
ていてもミドルシンク確認信号ｋを出しても良い。但し
コードＸ、ｙおよびその良さによってどこまで誤りがあ
ってもミドルシンク確認信号ｋを出して良いかは巽なっ
てくる。

一方、フレーミングコード検出回路１３は復調信号より
フレーミングコードｂを検出し、第４図（Ｌ）図示の如
くの信号１を生成し、この信号１はギャップＱまで保持
し、次のセクタＳでフレーミングコードｂ再度検出する
。

ＡＮＤ回路１０は信号１とミドルシンク確認信号にとの
論理積により信号を送出し、ミドルシンク２の次に来る
情報データｄの開始のタイミングでカウンタ６をリセッ
トする。

送出パルス生成回路１２は、コンパレータ９よりのミド
ルシンク確認信号ｋによりリセットされ、セルフクロッ
クｉから、この場合情報データｄを８ビツトごとに区切
るための第４図（Ｍ）図示の送出パルスｍを生成するが
デコーダ８よりウィンドウパルスｊが供給されている時
は送出パルスｍを生成しないようになっている。

結局、出力端子５．１４のそれぞれに供給される８ビッ
ト！Ｕ位のデータと８ビツトの区切りを示す送出パルス
によりデジタルデータとして使用することが出来る。

（発明の効果） 本発明によれば、デジタル信号記録媒体より再生される
信号がドロップアウト等のため、情報データ区切りが不
明となり、情報データが正しく再生出来ないという従来
装置の持つ問題点が解消され、特に、情報データの中に
誤り訂正符号が含まれている場合でも、情報データ区切
りが不用となれば、この誤り訂正符号は全く役に立たな
かったが、本発明の装置ではが有効に生かされ、より一
層正確な情報データが再生出来る。

【図面の簡単な説明】

第１図は本発明のデジタル信号記録媒体の再生装置の一
実施例のブロック系統図、第２図ｔよ従来のデジタル信
号記録媒体に記録された信号のパターンを模式的に示す
図、第３図は本発明のデジタル信号記録媒体の再生装置
により再生されるデジタル信号記録媒体の信号記録方式
の記録パターンを模式的に示す図、同図（Ａ）はセクタ
Ｓの構成図、同図（Ｂ）はセクタＳ中のデータＤの構成
図、同図（Ｃ）はセクタＳのビットの具体例を示す図、
第４図は第１図の動作を説明するための信号のタイムチ
ャートである。 ２・・・ＰＬＬ（セルフクロック抽出回路）、３・・・
復調回路、４・・・シリアルパラレル変換回路、６・・
・カウンタ、７・・・クロック端子、８・・・デコーダ
、９・・・］コンパレータ１１・・・リセット端子、１
２・・・送出パルス生成回路。 才　１　日 □ｂ□・〜−−−− 一−ｄ−−−−−− ｉｌｏｏｉｔｏｏｉｏｏｏ・・・・・・・・・キ３い（
Ｃ）

Claims (1)

【特許請求の範囲】
1. デジタル信号をセルフクロックが抽出可能な変調をして
   デジタル信号記録媒体に信号を記録するパターンとして
   、信号が記録されているセクタ内の情報データに一定間
   隔のビットごとに区切りを与えるための複数のビットよ
   りなるミドルシンクを記録したデジタル信号記録媒体の
   再生装置であつて、デジタル信号記録媒体より再生した
   信号をセルフクロックに同期して復調する復調回路と、
   この復調回路の出力信号をシリアルからパラレルに変換
   するシリアル−パラレル変換回路と、前記デジタル信号
   記録媒体より再生された信号より抽出されたセルフクロ
   ックをカウントするカウンタと、このカウンタの出力信
   号によりウィンドウパルスを発生するデコーダと、この
   デコーダの出力信号と前記復調回路の出力信号とが供給
   されて、前記ウィンドウパルスの期間中の再生信号に予
   め定められたミドルシンクと同一パターンと見なされる
   ものがあるか否かを比較し、一致した時に確認信号を送
   出して前記カウンタをリセットするコンパレータと、こ
   のコンパレータからの確認信号により前記デコーダがミ
   ドルシンクを検出している時以外はデータの再生信号を
   複数ビット単位に区切るための送出パルスを生成する送
   出パルス生成回路とを有することを特徴とするデジタル
   信号記録媒体の再生装置。