JPS62269241A - Fault diagnosing device - Google Patents

Fault diagnosing device

Info

Publication number
JPS62269241A
JPS62269241A JP61112774A JP11277486A JPS62269241A JP S62269241 A JPS62269241 A JP S62269241A JP 61112774 A JP61112774 A JP 61112774A JP 11277486 A JP11277486 A JP 11277486A JP S62269241 A JPS62269241 A JP S62269241A
Authority
JP
Japan
Prior art keywords
data
circuit board
diagnosed
signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61112774A
Other languages
Japanese (ja)
Inventor
Tanichi Andou
丹一 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Tateisi Electronics Co filed Critical Omron Tateisi Electronics Co
Priority to JP61112774A priority Critical patent/JPS62269241A/en
Publication of JPS62269241A publication Critical patent/JPS62269241A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To diagnose even a circuit board whose operation changes whenever a measurement is executed, by providing a diagnosing part for comparing and diagnosing a measurement data of a reference side electronic equipment, which is stored in a storage part, and a measurement data of a diagnosing object side electronic equipment. CONSTITUTION:Each signal S1-S4 of each circuit board 11a, 11b obtained by each probe 13a-13d is supplied to a processing part 14. When a data input condition which is inputted from a keyboard 12 has coincided with an operation data of each circuit board 11a, 11b obtained by each probe 13a-13d, the processing part 14 inputs each signal S1-S4 and stores it as a measured data. In such a stage, at the time of a diagnosis, a measured data of said reference circuit board 11a, and a measured data of the circuit board to be diagnosed 11b are compared and decided, and whether the circuit board to be diagnosed 11b operates correctly or not is diagnosed.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、デジタル回路基板等の電子機器が正しく@伯
しているかどうかを診断する故障診断装置に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a failure diagnosis device for diagnosing whether electronic equipment such as a digital circuit board is operating correctly.

(従来の技術) デジタル機器等が正しく動作しているかどうかを診断す
る故障診断装置として、従来、比較方式によって診断を
行なうものが知られている。
(Prior Art) Conventionally, as a failure diagnosis device for diagnosing whether a digital device or the like is operating properly, one that performs diagnosis by a comparison method is known.

この方式の装置は、第4図に示す如く、複数のプローブ
18〜1dと、これら各プローブ1a〜1dを正しく動
作するデジタル回路基板(基準回路基板>28に接続し
て、この基準回路基板2aを動作させたときに得られた
動作データ(基準データ)を記憶する基準データ記憶部
3と、前記各プローブ18〜1dを診断対象となるデジ
タル回路基板(被診断回路基板)2bに接続し、この被
診断回路基板2bを動作させたときに1りられた動作デ
ータ(被診断データ)を記憶する被診断データ記憶部4
と、これらの各データ記憶部3,4に各々記憶されてい
る基準データと被診断データとを比較する比較部5と、
この比較部5の比較結果を表示する表示部6とを備えて
おり、基準データと、被診断データとが一致していれば
、被診断回路基板2bが正常であると判定し、またこれ
らの各データが一致していなければ、被診断回路基板2
bが故障であると判定する。
As shown in FIG. 4, this type of device includes a plurality of probes 18 to 1d, and each of these probes 1a to 1d is connected to a properly operating digital circuit board (reference circuit board>28), and this reference circuit board 2a A reference data storage unit 3 that stores operational data (reference data) obtained when operating the , and each of the probes 18 to 1d are connected to a digital circuit board to be diagnosed (circuit board to be diagnosed) 2b, Diagnosed data storage section 4 that stores operation data (diagnosed data) that is read when the circuit board to be diagnosed 2b is operated.
and a comparison unit 5 that compares the reference data and the diagnosed data stored in each of these data storage units 3 and 4,
It is equipped with a display section 6 for displaying the comparison results of the comparison section 5, and if the reference data and the data to be diagnosed match, it is determined that the circuit board to be diagnosed 2b is normal, and these If each data does not match, the circuit board to be diagnosed 2
b is determined to be a failure.

(発明が解決しようとする問題点) ところでこの種の故障診断装置においては、従来、基準
回路基板2aの動作状態と、被診断回路基板2bの動作
状態とを全て取り込んで、これらの動作状態が全て一致
するか否かに基づいて被診断回路基板2bが正常かどう
かを診断するようになっていたので、測定を行なうたび
に動作が変わる回路基板の故障診断を行なうことができ
ないという問題があった。
(Problems to be Solved by the Invention) Conventionally, in this type of failure diagnosis device, the operating state of the reference circuit board 2a and the operating state of the circuit board to be diagnosed 2b are all taken in, and these operating states are determined. Since the circuit board to be diagnosed 2b was diagnosed to be normal or not based on whether or not they all matched, there was a problem in that it was not possible to diagnose the failure of a circuit board whose operation changed every time a measurement was performed. Ta.

本発明は上記の事情に鑑み、通常の回路基板のみならず
、測定を行なう毎に動作が変わる回路基板をも診断する
ことができる故障診断装Uを提供することを目的とする
In view of the above circumstances, it is an object of the present invention to provide a failure diagnosis device U capable of diagnosing not only ordinary circuit boards but also circuit boards whose operation changes each time a measurement is performed.

(問題点を解決するための手段) 上記問題点を解決するため本発明による故障診断装置は
、基準となる電子機器を動作させて得られる基準データ
と、診断対象となる電子機器を動作させて得られる被診
断データとを比較して診断対象となる前記電子義器が正
しく動作しているかどうかを診断する故障診断装置にお
いて、前配各電子曙器が予め決められたデータ取込み条
件を満たす動作をおこなったときにデータ取込み信号を
発生する比較部と、この比較部がデータ取込み信号を発
生したとき前記電子機器の動作データを取り込んで記憶
する記憶部と、この記憶部に記憶されている基準側電子
機器の測定データと、診断対象側電子機器の測定データ
とを比較して診断対蒙となる電子機器が正しく動作して
いるかどうかを診断する診断部とを備えたことを特徴と
している。
(Means for Solving the Problems) In order to solve the above problems, the failure diagnosis device according to the present invention uses reference data obtained by operating a reference electronic device and operating an electronic device to be diagnosed. In a fault diagnosis device that diagnoses whether or not the electronic device to be diagnosed is operating correctly by comparing the obtained data to be diagnosed, each front electronic dawn device operates to satisfy predetermined data acquisition conditions. a comparison unit that generates a data acquisition signal when the data acquisition signal is generated; a storage unit that acquires and stores operational data of the electronic device when the comparison unit generates the data acquisition signal; and a reference stored in the storage unit. The present invention is characterized by comprising a diagnosis section that compares measurement data of the side electronic device and measurement data of the diagnostic target side electronic device to diagnose whether or not the electronic device to be diagnosed is operating correctly.

(実施例) 第1図は本発明による故障診断装置の一実施例を示す回
路ブロック図である。
(Embodiment) FIG. 1 is a circuit block diagram showing an embodiment of a failure diagnosis device according to the present invention.

この図に示す故障診断5A置は、キーボード12と、プ
ローブ13a〜13dと、処理部14と、表示器!′1
15とを備えており、基準回路基板11aと被診断回路
基板11bとを動作させたとぎに19られる各動作デー
タのうち、予め入力された条件を満たすものを選択的に
取り込んでこれらを比較することにより、被診断回路基
板11bが正しく動伯しているかどうかを診断する。
The failure diagnosis 5A shown in this figure includes a keyboard 12, probes 13a to 13d, a processing section 14, and a display! '1
15, and selectively takes in the operation data 19 generated when the reference circuit board 11a and the circuit board to be diagnosed 11b are operated, and compares the data that satisfies the conditions input in advance. This diagnoses whether the circuit board 11b to be diagnosed is operating correctly.

キーボード12は、この故障診断装置を操作するのに必
要な各秤キーをX^えており、操作されたキーに応じた
信号(キー人力信号)を発生して、これを処理部14へ
供給する。
The keyboard 12 has X scale keys necessary to operate this failure diagnosis device, and generates a signal (key manual signal) according to the operated key, and supplies this to the processing section 14. .

またプローブ138〜13dは、基準回路基板11a(
または、被診断回路基板11b)の所望箇所(例えば、
テストポイントなど〉に接続され、 るように構成され
ており、これら各プローブ13a〜13dによって得ら
れた各回″!f!1ul/211 a。
Further, the probes 138 to 13d are connected to the reference circuit board 11a (
Alternatively, a desired location (for example,
test point, etc.), and is configured so that each time ``!f!1ul/211a'' obtained by each of these probes 13a to 13d.

11bの各信号81〜S4は処理部1/Iへ供給される
Each signal 81 to S4 of 11b is supplied to processing section 1/I.

また表示装置15は、CRT (ブラウン管)表示器や
LCD (液晶)表示器等を備えており、処理部14か
ら表示データを供給されたとぎ、これを画面上に表示す
る。
The display device 15 is equipped with a CRT (cathode ray tube) display, an LCD (liquid crystal) display, etc., and displays the display data on the screen when it is supplied with display data from the processing section 14.

処理部14は、入力回路16と、比較回路17と、占込
み制御回路18と、アドレスカウンタ19と、データメ
モリ20と、RAM (ランダム・アクセス・メモリ)
21と、表示器′t822と、CPU23とを備えてお
り、前記キーボード12から入力されたデータ取込み条
件と、館記各プローブ38〜3dによって得られた各回
路基板118゜11bの動作データとが一致したとき、
各信号S1〜S4を取込/vでこれを測定データとして
記憶し、診断時にこれら基準回路基板11aの測定デー
タと、被診断回路基板11bの測定データとを比較判定
して前記′Pli診断回路基根11bが正しく動作する
かどうかを診断する。
The processing unit 14 includes an input circuit 16, a comparison circuit 17, an interrupt control circuit 18, an address counter 19, a data memory 20, and a RAM (random access memory).
21, a display 't822, and a CPU 23, and the data acquisition conditions entered from the keyboard 12 and the operation data of each circuit board 118°11b obtained by each of the library probes 38 to 3d are When it matches,
Each signal S1 to S4 is taken in/v and stored as measurement data, and at the time of diagnosis, the measurement data of the reference circuit board 11a and the measurement data of the circuit board to be diagnosed 11b are compared and judged, and the 'Pli diagnostic circuit Diagnose whether the base 11b operates correctly.

入力回路16は、前記キーボード12から供給されたキ
ー人力信号を一旧的に記憶するブラフアメモリを備えて
おり、CPtJ23から読出し信号を供給されたとき、
このブラフアメモリに配憶しているキー人力信号を順次
読出して、これをCPU23供給する。
The input circuit 16 is equipped with a bluff memory that stores key manual signals supplied from the keyboard 12 in a conventional manner, and when supplied with a read signal from the CPtJ 23,
The key manual signals stored in this bluff memory are sequentially read out and supplied to the CPU 23.

また比較回路17は、1ビツトの半一体RAM等を備え
ており、書込み時にJ3いては、前記CPU23からア
ドレスデータと、占込みデータ(1ビツトのデータ)と
を供給されたとぎ、このアドレスデータによって指定さ
れた番地に、前記占込みデータを記憶し、読出し時にお
いてぎは、前記各プローブ138〜13dがらの各信号
81〜S4によって指定された番地に格納されているデ
ータを読み出し、これが“1″データであるとき、これ
をデータ取込み信号S5として出込みflil+御回路
18へ供給する。
The comparator circuit 17 is equipped with a 1-bit semi-integrated RAM, etc., and when it is supplied with address data and write-in data (1-bit data) from the CPU 23 at the time of writing, this address data The input data is stored in the address specified by the signal 81 to S4 of each of the probes 138 to 13d. 1'' data, it is supplied to the input/output flil+ control circuit 18 as the data acquisition signal S5.

店込み制御回路18は、第2図に示す如く、前記CP 
LJ 23から起動信号S6が供給されたとぎ、これを
ラッチするラッチ回路24と、所定の周+91で発振し
て、クロック信号$7を出力するタイミング発生回路2
5と、2つのアンドゲート26゜27とを備えており、
CPU23から起動信号S6が供給されたとぎ、これを
ラッチし、この後前記比較口′t817からデータ取込
み信号S5が供給されたとき、各アンドゲート26.2
7がオンしてタイミング発生回路25が出力するクロッ
ク信号S7を各出力端子18a、18bから出力する。
The store control circuit 18, as shown in FIG.
When the activation signal S6 is supplied from the LJ 23, a latch circuit 24 latches it, and a timing generation circuit 2 oscillates at a predetermined frequency +91 and outputs a clock signal $7.
5 and two AND gates 26°27.
When the activation signal S6 is supplied from the CPU 23, it is latched, and after that, when the data acquisition signal S5 is supplied from the comparison port 't817, each AND gate 26.2
7 is turned on, and the clock signal S7 output by the timing generation circuit 25 is output from each output terminal 18a, 18b.

この場合、出力端子18aから出力されるクロック信M
S7は書込み信号S8としてデータメモリ20へ供給さ
れ、また出力端子18bから出力されるクロック信号S
7はカウント信号Sつとしてアドレスカウンタ1つへ供
給される。
In this case, the clock signal M output from the output terminal 18a
S7 is supplied to the data memory 20 as a write signal S8, and is also a clock signal S output from the output terminal 18b.
7 is supplied to one address counter as a count signal S.

アドレスカウンタ19は前記カウント信号S9が供給さ
れる毎に、そのt1数値をインクリメントするように構
成されており、ここで得られた計数値はnビットのアド
レス信号ADとしてデータメモリ20へ供給される。
The address counter 19 is configured to increment its t1 value every time the count signal S9 is supplied, and the count value obtained here is supplied to the data memory 20 as an n-bit address signal AD. .

またデータメモリ20は、4ビツトの半導体RAM等を
備えており、前記書込み信@S8が供給されたとき、前
記各信号S1〜S4を取込み、これを測定データとして
前記アドレス信号ADで指定された番地に占込む。そし
て、CPU23から読出し信号と、読出しアドレス信号
とを供給されたとき、データメモリ20は、このアドレ
ス信号によって指定された番地に格納されている測定デ
ータを読出し、これを前記CPU23へ供給する。
Further, the data memory 20 is equipped with a 4-bit semiconductor RAM, etc., and when the write signal @S8 is supplied, it takes in each of the signals S1 to S4, and uses this as measurement data to be used as the data specified by the address signal AD. Enter the address. Then, when supplied with a read signal and a read address signal from the CPU 23, the data memory 20 reads out the measurement data stored at the address specified by the address signal and supplies it to the CPU 23.

またRAM21は前記CPU23の作業エリアとして使
用されるメモリであり、基準回路基板11aの03作測
定が終了したとき、前記データメモリ20に記憶されて
いた測定データ等がこのRAM21に転送されて、格納
される。
Further, the RAM 21 is a memory used as a work area for the CPU 23, and when the 03 measurement of the reference circuit board 11a is completed, the measurement data etc. stored in the data memory 20 are transferred to this RAM 21 and stored. be done.

また表示回路22は、前記CPU23から送られてきた
データを表示データに変換するように構成されており、
ここで(与られた表示データは表示装防15へ供給され
て表示される。
Further, the display circuit 22 is configured to convert data sent from the CPU 23 into display data,
Here, the given display data is supplied to the display device 15 and displayed.

またCPU 23は、例えばマイクロプロセッサ等によ
って構成されており、回路各部を制御したり、データを
処理したりする。
Further, the CPU 23 is constituted by, for example, a microprocessor, and controls various parts of the circuit and processes data.

次に第3図に示すフローチャートを参照しながらこの実
施例の動作を説明する。
Next, the operation of this embodiment will be explained with reference to the flowchart shown in FIG.

まず、新たな被診断回路基板11bを診断するときには
、この診断に先だって、ステップSTIでオペレータに
よりキーボード12からデータ取込み条件に関するデー
タが入力される。
First, when diagnosing a new circuit board 11b to be diagnosed, prior to this diagnosis, data relating to data acquisition conditions is input from the keyboard 12 by the operator in step STI.

この場合、各プローブ138〜13dは、各々シンボル
P1〜P4で表わされており、これら各シンボルP1〜
P4と、論理和、論理積、論理否定を各々表わす各記号
” A N D ”、“’ OR”、” N OT ”
と、データ取込み条件を入力することを示すシンボル”
’ S E T ”との組み合せによってデータ取込み
条件が入力される。
In this case, each probe 138-13d is represented by a symbol P1-P4, and each of these symbols P1-13d is represented by a symbol P1-P4.
P4 and the symbols "A N D", "'OR", and "NOT" representing logical sum, logical product, and logical negation, respectively.
and a symbol indicating that you are entering data import conditions.”
Data acquisition conditions are input in combination with 'S ET'.

例えば、プローブ13a、13t)によって゛1″信号
が検出されたとぎ、各プローブ13a〜13dによって
得られる信号81〜S4を取込んでこれを測定データと
して利用する場合には、キーボード12から、 SET   Pi  AND  P2 と入力される。この場合、このデータ取込み条件には、
シンボルP3、Piが記述されていないので、信号S1
、S2が°′1パであれば残りの信号S3、S4が1′
であっても、またO″であっても、このとき各プローブ
138〜13dによって1りられる信号S1〜S4が測
定データとして取込まれることになる。
For example, when the "1" signal is detected by the probes 13a, 13t), if you want to import the signals 81 to S4 obtained by the probes 13a to 13d and use them as measurement data, from the keyboard 12, SET Pi AND P2 is input.In this case, this data import condition includes:
Since symbols P3 and Pi are not described, signal S1
, S2 is °'1pa, the remaining signals S3 and S4 are 1'
Even if it is 0'' or 0'', the signals S1 to S4 generated by each probe 138 to 13d at this time are taken in as measurement data.

そして、キーボード12からこのようなデータ取込み条
件に関するデータを入力すれば、CPU23は入力回路
16を介してこれを取込み、設定データを作成する。
When data regarding such data acquisition conditions is input from the keyboard 12, the CPU 23 inputs the data via the input circuit 16 and creates setting data.

この場合、キーボード12から入力されたデータ取込み
条件が“’SET  Pi  AND  P2”であれ
ば、CPU23は設定データとしてアドレスデーラダ“
x x 11 ”と、データ″゛1″とを作成する。な
おこの場合、×′°は不定ビットである。
In this case, if the data import condition input from the keyboard 12 is "'SET Pi AND P2", the CPU 23 reads the address data ladder "'SET Pi AND P2" as the setting data.
x x 11'' and data "1" are created. In this case, x'° is an undefined bit.

次いでCPU23は、このアドレスデータ゛×x 11
 ”と、データ“1″とを比較回路17へ供給して、こ
の比較回路17のアドレスデータ”×x 11 ”で示
される番地にデータ“1”を書き込む。
Next, the CPU 23 reads this address data ゛xx 11
” and data “1” are supplied to the comparison circuit 17, and the data “1” is written to the address indicated by the address data “×x 11 ” of the comparison circuit 17.

そしこのようなデータ取込み条件の設定が終了すれば、
ステップST2で各プローブ138〜13dが正常に動
作する基準回路基板11aに接続される。
Once you have finished setting these data import conditions,
In step ST2, each of the probes 138 to 13d is connected to the normally operating reference circuit board 11a.

この後、ステップST3でオペレータがキーボード12
から記録コマンド″RE C”を入力すれば、入力回路
16を介してCPtJ23がこれを検知して、工込み制
御回路18に起動信号S6を供給するとともに、比較回
路1アに読出し信号を供給する。
After this, in step ST3, the operator uses the keyboard 12
When the recording command "RE C" is input from the input circuit 16, the CPtJ23 detects this and supplies the starting signal S6 to the processing control circuit 18 and the readout signal to the comparator circuit 1a. .

これにより、書込み1lll ’a11回路18が起動
して入力待ちの状態になるとともに、比較回路17hζ
読出しモードになる。
As a result, the write 1llll'a11 circuit 18 is activated and enters the input waiting state, and the comparison circuit 17hζ
Enters read mode.

この後、前記基準回路基板11aを起動させれば、比較
回路17は各プローブ138〜13dを介して基準回路
基板11aの各部から信号81〜S4を取り出し、これ
ら各信号81〜S4で七宝された番地のデータを読出す
。そしてこれが“1″ならば、比較回路17はこれをデ
ータ取込み信号S5として書込み制′6+1回路18に
供給する。
After that, when the reference circuit board 11a is activated, the comparator circuit 17 extracts the signals 81 to S4 from each part of the reference circuit board 11a via the probes 138 to 13d, and the signals 81 to S4 are cloisonnized with each of these signals 81 to S4. Read address data. If this is "1", the comparator circuit 17 supplies this to the write control '6+1 circuit 18 as the data acquisition signal S5.

この場合、比較回路17には、データ取込み条件によっ
て設定された番地、例えば、データ取込み条件が’SE
T  Pi  AND  P2”であれば番地“xxl
l”にデータ“1″が書込まれているから信号S1、S
2が“1″のとき、この比較回路17からデータ取込み
信号S5が出力され、これが工込み制御回路1已に供給
される。
In this case, the comparison circuit 17 stores an address set by the data acquisition condition, for example, if the data acquisition condition is 'SE
If it is “T Pi AND P2” then the address “xxl”
Since data “1” is written in “l”, the signals S1 and S
When 2 is "1", the comparison circuit 17 outputs a data acquisition signal S5, which is supplied to the processing control circuit 1.

そしてこのとさ、書込み制御回路18は入力持ちの状態
になっているから前記データ取込み信号S5が供給され
れば、その内部にあるタイミング発生@路25がりl]
ラック号S7を発生したとき、データメモリ20に占込
み信号$8を供給して、このデータメモリ20内の各番
地のうち、アドレスカウンタ1つからのアドレス信号A
Dによって指定されている番地に、面記各信号S1〜S
4を測定データとして記憶させるととらに、アドレスカ
ウンタ1つにカウント信号S9を供給してこのアドレス
カウンタ19が出力するアドレス信号ΔDの値をインク
リメン1−させる。
At this moment, the write control circuit 18 is in an input state, so if the data acquisition signal S5 is supplied, an internal timing is generated @path 25
When the rack number S7 is generated, the interrupt signal $8 is supplied to the data memory 20, and the address signal A from one address counter of each address in the data memory 20 is
Each signal S1 to S is placed at the address specified by D.
4 is stored as measurement data, and at the same time, a count signal S9 is supplied to one address counter 19 to increment the value of the address signal ΔD output by this address counter 19 by 1-.

以下、前記信号S1、S2が1″になる毎に上)ホした
動作がくり返されて、データメモリ20に測定データが
占き込まれ、このデータメモリ20がメモリフルの状態
になったとぎ、店込み制御回路18が1込み信号S8と
、カウント信号S9とを出力しなくなり、測定データの
収集動作が終了する。
Hereinafter, each time the signals S1 and S2 become 1'', the operation described in (a) above is repeated, and the measured data is loaded into the data memory 20, and when the data memory 20 becomes full. , the store loading control circuit 18 stops outputting the 1 loading signal S8 and the count signal S9, and the measurement data collection operation ends.

そして、この測定データの収集が終了寸れば、CPtJ
23は、データメモリ20に記憶されている全測定デー
タをRAM21に転送し、これを記憶させる。
When the collection of measurement data is about to be completed, CPtJ
23 transfers all measurement data stored in the data memory 20 to the RAM 21 and stores it therein.

この後、ステップST4でオペレータによってこの基準
回路基板11aからプローブ13a〜13dが外され、
ステップST5でこの被診断回路基板11bにこれらプ
ローブ138〜13dが上杭される。
Thereafter, in step ST4, the probes 13a to 13d are removed from the reference circuit board 11a by the operator.
In step ST5, these probes 138 to 13d are mounted on the circuit board to be diagnosed 11b.

この後、ステップST6でオペレータがキーボード12
から詮所コマンド’DIA”を入力すれば、入力回路1
6を介してCPU23がこれを検知して、占込み制御回
路18に起動信号S6を供給するとともに、比較回路1
7に読出し信号を供給する。
After this, in step ST6, the operator uses the keyboard 12
If you input the snoop command 'DIA' from the input circuit 1
6, the CPU 23 detects this and supplies the starting signal S6 to the preemption control circuit 18, and also outputs the start signal S6 to the comparator circuit 1.
A read signal is supplied to 7.

この復、前記被診断回路11bを起動させれば、前記基
準回路基板11aに対して行なわれた測定データ収集動
作と同じようにして、信号S1、S2が1″になる毎に
、この′#1診断回路基板11bから得られた信号81
〜S4が測定データとしてデータメモリ20に順次記憶
される。
After this, when the circuit to be diagnosed 11b is activated, the '# 1 Signal 81 obtained from the diagnostic circuit board 11b
~S4 are sequentially stored in the data memory 20 as measurement data.

そしてこのデータメモリ20がメモリフルの状態になれ
ば、書込み制01+回路18が動作を停止してこの測定
データの収集動作を終了する。この後、CPU23はス
テップST7でこのデータメモリ20に記憶されている
?!1!!診断回路基板11bの各測定データと、RA
M21に記憶されている基準回路111 aの各測定デ
ータとを比較し、これらが一致していれば、被診断回路
基板11aを正常と判定する。またこれら各測定データ
が一致していなtJれば、CPU23は被診断回路基板
11bを異常と判定する。
When the data memory 20 becomes full, the write control 01+ circuit 18 stops operating and ends the measurement data collection operation. After this, the CPU 23 determines whether the data is stored in the data memory 20 in step ST7. ! 1! ! Each measurement data of the diagnostic circuit board 11b and the RA
The measurement data of the reference circuit 111a stored in M21 are compared, and if they match, the circuit board to be diagnosed 11a is determined to be normal. If these measurement data do not match, the CPU 23 determines that the circuit board 11b to be diagnosed is abnormal.

この摸、CPU23は、ステップST8でこの判定結果
を表示回路22に供給して、これを表示装′?T15に
表示させる。
In step ST8, the CPU 23 supplies this determination result to the display circuit 22 and displays it on the display device'? Display it on T15.

このようにこの実施例においては、基準回路基板11a
と、被診断回路基板11bとを動伯させたときに得られ
る各動作データのうち、予め入力されたデータ取込み条
件を満たすものを選択的に取込んで、これらを比較し、
この比較結果に基づいて被診断回路基板11bが正常か
どうかを判定するようにしたので、測定する毎にtJI
作が変わる回路基板でも、変化する部分を避けるように
データ取込み条件を設定しておくだけで、測定を行なう
毎に動作が変わる回路基板をも診断することができる。
As described above, in this embodiment, the reference circuit board 11a
and the circuit board to be diagnosed 11b are moved, selectively capturing data that satisfies pre-input data capture conditions and comparing them;
Based on this comparison result, it is determined whether the circuit board 11b to be diagnosed is normal or not, so that tJI
Even circuit boards whose operation changes each time can be diagnosed by simply setting the data acquisition conditions to avoid the parts that change.

また上述した実施例においては、円込み制御回路18に
タイミング発生回路25を設けて、データメ干り20の
書込み同期信号(書込み信号88)を作っているが、各
回′t8Jl(f211a、11bから得られる信号や
他の機番が出力する信号からデータメモリ20の占込み
同期信号を作るようにしても良い。
Further, in the above-described embodiment, the timing generation circuit 25 is provided in the circular control circuit 18 to generate the write synchronization signal (write signal 88) of the data memory 20, but each time 't8Jl (f211a, f211a, 11b) The preemptive synchronization signal for the data memory 20 may be generated from the signal output from the machine number or the signal output from another machine number.

また上述した実施例においては、説明を簡単にするため
データ取込み条件を1つにしているが、このデータ取込
み条件を?!I故にしても良い。またプローブの数を5
本以上にしても良い。
In addition, in the above embodiment, only one data acquisition condition is used to simplify the explanation, but what is this data acquisition condition? ! You can do it because of I. We also increased the number of probes to 5.
It can be more than just a book.

(発明の効果) 以上説明したように本発明によれば、通常の回路基板の
みならず、測定を行なう毎に動作が変わる回路基板をも
診断することができる。
(Effects of the Invention) As described above, according to the present invention, it is possible to diagnose not only a normal circuit board but also a circuit board whose operation changes every time a measurement is performed.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明による攻障診断装置の一実施例を示す回
路ブロック図、第2図は第1図に示す出込み制御回路の
訂細な回路図、第3図は同実施例の動作例を示すフロー
チャート、第4図は従来の故障診断装置の一例を示ず回
路ブ[1ツク図である。 11a・・・基準回路基板、11b・・・被診断回路基
板、138〜13b・・・プローブ、14・・・処理部
、17・・・比較部(比較回路)、20・・・記憶部(
データメモリ)、21・・・記憶部(RAM)、23・
・・診断部(CP U )。 特 許 出 願 人  立石電機株式会社代理人   
弁理士  吉處哲二(他1名〉箔3図
Fig. 1 is a circuit block diagram showing an embodiment of the fault diagnosis device according to the present invention, Fig. 2 is a detailed circuit diagram of the access control circuit shown in Fig. 1, and Fig. 3 is the operation of the same embodiment. FIG. 4 is a flowchart illustrating an example of a conventional failure diagnosis device, but is a circuit block diagram. 11a... Reference circuit board, 11b... Circuit board to be diagnosed, 138-13b... Probe, 14... Processing section, 17... Comparison section (comparison circuit), 20... Storage section (
data memory), 21... storage section (RAM), 23.
...Diagnosis unit (CPU). Patent applicant Agent: Tateishi Electric Co., Ltd.
Patent attorney Tetsuji Yoshigo (and 1 other person) Haku 3

Claims (1)

【特許請求の範囲】[Claims] 基準となる電子機器を動作させて得られる基準データと
、診断対象となる電子機器を動作させて得られる被診断
データとを比較して診断対象となる前記電子機器が正し
く動作しているかどうかを診断する故障診断装置におい
て、前記各電子機器が予め決められたデータ取込み条件
を満たす動作をおこなつたときにデータ取込み信号を発
生する比較部と、この比較部がデータ取込み信号を発生
したとき前記電子機器の動作データを取り込んで記憶す
る記憶部と、この記憶部に記憶されている基準側電子機
器の測定データと、診断対象側電子機器の測定データと
を比較して診断対象となる電子機器が正しく動作してい
るかどうかを診断する診断部とを備えたことを特徴とす
る故障診断装置。
Comparing reference data obtained by operating a reference electronic device with diagnostic data obtained by operating an electronic device to be diagnosed, to determine whether the electronic device to be diagnosed is operating correctly. A fault diagnosis device for diagnosing includes a comparison unit that generates a data acquisition signal when each of the electronic devices performs an operation that satisfies predetermined data acquisition conditions, and a comparison unit that generates a data acquisition signal when the comparison unit generates the data acquisition signal. A storage unit that captures and stores operating data of the electronic device, and an electronic device to be diagnosed by comparing the measurement data of the reference electronic device stored in this storage unit with the measurement data of the diagnostic target electronic device. A failure diagnosis device comprising: a diagnosis section for diagnosing whether or not the device is operating correctly.
JP61112774A 1986-05-19 1986-05-19 Fault diagnosing device Pending JPS62269241A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61112774A JPS62269241A (en) 1986-05-19 1986-05-19 Fault diagnosing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61112774A JPS62269241A (en) 1986-05-19 1986-05-19 Fault diagnosing device

Publications (1)

Publication Number Publication Date
JPS62269241A true JPS62269241A (en) 1987-11-21

Family

ID=14595169

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61112774A Pending JPS62269241A (en) 1986-05-19 1986-05-19 Fault diagnosing device

Country Status (1)

Country Link
JP (1) JPS62269241A (en)

Similar Documents

Publication Publication Date Title
JP3005250B2 (en) Bus monitor integrated circuit
JPS6126097B2 (en)
CN101248420B (en) Information processing apparatus, self-diagnosis method
JPS62269241A (en) Fault diagnosing device
GB2060182A (en) Signal monitoring apparatus
JPS62280667A (en) Fault diagnosing device
JP4863547B2 (en) Semiconductor integrated circuit device with built-in BIST circuit
JPH07198782A (en) Diagnosis circuit
JPH03259758A (en) Data collection device
JPH03158972A (en) Simulator
JP2710456B2 (en) Scan path data collection method
JPS6028985Y2 (en) Fault diagnosis display device
JPH10336253A (en) Signal line monitor
JPH03195996A (en) Device for measuring equipment operating time
JPH01297733A (en) System for diagnosing error detection circuit
JP2005214791A (en) Semiconductor integrated circuit and device signal observation system
JPS62260234A (en) Trouble diagnosing device
SU634291A1 (en) Wiring checking arrangement
JPS5880748A (en) Test method for processing system of display information
JPS6020706B2 (en) Logic device diagnostic circuit
JP2002042492A (en) Apparatus for testing semiconductor memory, and method for detecting its defective operation
JP2002351692A (en) Operation testing device for microprocessor
JPS5868156A (en) Integrated circuit
JPH0684982B2 (en) Fault diagnosis device
JPH06242190A (en) Diagnosing method for fault in logic circuit