JPS62259148A - デバグ情報収集制御方式 - Google Patents

デバグ情報収集制御方式

Info

Publication number
JPS62259148A
JPS62259148A JP61102108A JP10210886A JPS62259148A JP S62259148 A JPS62259148 A JP S62259148A JP 61102108 A JP61102108 A JP 61102108A JP 10210886 A JP10210886 A JP 10210886A JP S62259148 A JPS62259148 A JP S62259148A
Authority
JP
Japan
Prior art keywords
information
collection
transmitting
debug
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61102108A
Other languages
English (en)
Inventor
Katsunobu Miyake
三宅 勝伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP61102108A priority Critical patent/JPS62259148A/ja
Publication of JPS62259148A publication Critical patent/JPS62259148A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ソフトウェアによって動作を制御されるシス
テムから、該ソフトウェアに含まれるバグを除去するの
に有効な情報を効率良く収集するためのデバグ情報収集
制御方式に関するものである。
〔従来の技術〕
ソフトウェアの制御によってハードウェアを制御する電
子交換機の様なシステムにおいては、該システムにおけ
る制御装置のアドレス情報を連続的に読み取ったり、制
御対象としての該システムに送出される制御オーダとそ
の応答情報を分析することによりソフトウェアのバグの
所在を探索する方法が用いられている。
このような方法では、読み取らねばならないアドレス情
報率制御オーダとその応答情報などは一般には膨大なデ
ータ量になり、これを蓄積しておくメモリ量の制約から
、実際に収集できた情報の中に有効な情報が含まれてい
ないことが生じたり、大量のデータの中から必要とする
情報を捜し出すのに長時間を要するなどのことが育った
こうした問題に対して、従来より読み取るべき情報のパ
ターンが特定のパターンであることに着目して、膨大な
量の情報の中から、所定のビット配置が特定のパターン
になるものだけを取り出すことにより所要メモリ量を減
らす工夫がなされてきた。しかし特定のパターンによる
情報量の絞り込みが充分に出来ない場合や、情報収集の
ために監視しなければならない時間が長い場合には情叩
の格納の為にやはり膨大な量のメモリを必要とするとい
う問題があった。
〔発明が解決しようとする問題点〕
そこで本発明において番よ、ソフトウェアによって動作
を制御されるシステムを対象として行われるデバグ情報
収集制御方式において、無効情報の収集を大幅に減らし
、所要のメモリ容量の節減を可能にすることと、それに
伴うソフトウニアブバグの効率化を図ること、を解決す
べき問題点としている。従って本発明は、かかることの
可能なデバグ情報収集制御方式を提供することを目的と
する。
〔問題点を解決するための手段〕
上記目的を達成するため、本発明では、ソフトウェアに
よって動作を制御されるシステムを対象として、所定の
手順に従って所定の試験信号を送受信する送受信手段と
、前記システムにおける所定の情報観測点において観測
される情報信号を収集する情報信号収集手段と、を有し
、前記送受信手段による試験信号の送受信期間に、前記
情報収集手段により、前記ソフトウェアに含まれるバグ
を除去するのに必要なデバグ情報として、前記観測点に
おいて観測された情報信号を収集するようにしたデバグ
情報収集制御方式において、前記送受信手段による試験
信号の送受信手順の中に、予め前記デバグ情報の収集開
始、停止を指示する指示信号を書き込んでおくようにし
た。
〔作用〕
このように、前記送受信手段による試験信号の送受信手
順の中に、予め前記デバグ情報の収集開始、停止を指示
する指示信号を書き込んでおき、送受信手段は送受信手
順からこれら指示信号を読み取ったとき、これを情報収
集手段に送出し、情報収集手段は、送受信手段から送出
されてくるこれら指示信号に従ってデバグ情報の収集を
行うようにして、収集情報量を真に必要な範囲のものに
限るようにした。
〔実施例〕
次に図を参照して本発明の詳細な説明する。
第1図は、本発明の一実施例としてのデバグ情報収集制
御方式を示すシステム構成図である。
第1図において、100は例えば電子交換機の様なデバ
グ対象システムである。この種のシステムは、一般には
、処理装置101とこれによって制御される装置、例え
ば通話路系装置102によって構成され、その間は制御
バス103によって結ばれている。
104は、デバグ対象システム100に対して試験に必
要な信号を送受する機能を有する装置(自動試験モジュ
ール)である、そこには、あらかじめ必要な試験信号の
送受信制御手順を格納してお(事ができ、この制御手順
を逐次解釈実行することにより、試験の実施を自動化す
ることが可能である。
例えば、第1の電話機105の操作や第2の電話機10
6の操作に関連付けてデバグ対象システム100に対す
る必要な試験信号の送受信手順を自動試験モジュール1
04内に格納しておき、この手順に従って必要な試験信
号を送受してやれば、第1の電話機105、第2の電話
機106の人手操作を擬似することができ、これにより
デバグ対象システム100の試験を自動的に実施するこ
とが出来る。
107は、デバグ対象システム100における制御バス
上を流れる情報を監視するバスインタフェース監視装置
である。この例では、デバグ情報観測点である制御バス
103に接続しそこを流れる情報の収集を行うために1
07を用いている。
108は、自動試験モジュール104における試験に必
要な信号の送受信手順と関連付けて、該モジュール10
4からの指令によりバスインタフェース監視装置107
を制御するための制御線であり、デバグ情報の収集タイ
ミング制御や収集情報の取捨判定をするための付加情報
の送出等に用いられる。
第2図は、第1図における自動試験モジエール104の
具体的構成例を示すブロック図である。
同図に見られるように、試験信号の送受信手順を格納す
るメモリ201と、この信号送受信手順を読み出しては
判読し、これを信号送受信部202に送る処理部203
とが該モジュール104には含まれている。
試験信号送受信手順格納メモリ2(Hには、図示の如く
、電話機発呼信号の送出204、交換機からの発信音の
受信確認205、ダイヤル番号信号の送出206等の試
験信号送受信手順が格納されている。
処理部203がメモリ201からこの手順を判読して信
号送受信部202に送ると、該送受信部202はこの指
示に基づく試験信号をインタフェース部207を介して
デバグ対象システム100に送ることにより、試験を実
施する。
例えば、このようにして電話機発呼信号送出204をデ
バグ対象システム100に対して行ったにもかかわらず
、システム100からは期待した信号(発信音)が受信
出来ず、発信音受信確認205が行われ得ないことが分
かった場合、デバグ対象システム100に何らかのバグ
が存在すると考えられる。この様な場合、第1図におけ
る制御バス103上のバス情報を収集・分析することに
よって容易にその原因(バグ)を探索できることが多い
一般には制御バス103上には膨大な量の情報が流れて
おり、これらの情報をそのまま全てデバグ情報として収
集したのでは膨大な量のメモリエリアを必要とするばか
りでなく、その解析も複雑になり、解析に要する時間も
長くなる。
“本発明では、すでに述べたように、メモリ201にお
ける試験手順の記述の中に、試験用送受信信号と関連し
てデバグ情報収集のためのバスインタフェース監視装置
107に対する情報収集の開始・停止の指示を書き込ん
でおき、これを実行する点に特徴がある。
従来方式によれば、バスインタフェース監視装置107
は、デバグ対象システム100に対する試験を開始して
からその試験の終了までの長時間にわたって、制御バス
103上のバス情報を監視する必要があった。しかし一
般には、試験者は当該試験手順(例204,205,2
06.・・・)のうち、試験結果を確認したい手順範囲
を認識しており、一つの試験手順の中では、確認したい
手順範囲は限られた狭い範囲となることが多い。したが
って、それに応じて収集すべきバス情報(デバグ情報)
の収集期間を試験者の最も関心の深い手順範囲にのみ限
定できれば、大量の無効情報の収集を行わなくてもすむ
ことになる。
本発明は、かかる考え方に基づくものであり、以下第2
図に基づいて更に詳しく説明する。
第2図において交換機(デバグ対象システム100)か
らの発信音の受信確認が試験者の関心事であるなら、そ
れ以前及びそれ以後に収集したデバグ情報は無効情報と
して除去しなければ試験解析に要する時間をいたずらに
長びかせることになる。
そこでバスインタフェース装置107に対スるバス情報
収集の開始指令208及びバス情報収集の停止指令21
0をそれぞれ発呼信号送出204の手順の直前、及び交
換機からの発信音の受信確認205の手順の直後に配備
することにより、デバグ情報収集期間を大幅に短縮し、
試験解析に要する時間をいたずらに長びかせないように
することが可能になる。
今、試験信号送受信手順格納メモIJ 201上にバス
情報収集開始指令28が試験手順の一部として記述され
ているものとすると、処理部203がこれを読み取り、
信号送受信部202)制御線209を介してバスインタ
フェース監視装置107へ、この開始指令を送出すると
、この時点で初めてバスインタフェース監視装置107
は制御バス103上のバス情報の収集を開始し、続いて
試験モジュール104は、発呼信号の送出204、発信
音の受信確認205等の手順を実行する。
同様に、試験手順の一部として書き込まれているバス情
報の収集停止指令210が実行されて、この旨の指令が
信号送受信部202)制御線209を介してバスインタ
フェース監視装置107へ送出されると、その時点で該
監視装置107はバス情報の収集を停止する。このあと
、バスインタフェース監視装置107は改めてバス情報
の収集開始指令を受けるまでは、バス情報の収集を行う
ことは無いから、バスインタフェース監視装置107に
は、試験者が試験手順の一部としてメモリ201に明記
した時間幅(つまり開始指令208から停止指令210
までの期間)分だけのバス情報が蓄積されることになる
。したがって試験実行後に、この蓄積されたバス情報を
試験手順と関連づけて分析すれば、バグの探索は容易に
行える。
なお、試験対象の交換機ソフトウェア等のバグのため発
信音が自動試験モジュール104に返されず、発信音受
信確認205の手順がふめない場合もあるが、このよう
な場合、最大待ち時間を設定しておき、これを越えた時
には自動的に次の手順に進んでこれを実行させるような
方法を講じたりすることで対処できる。
第3図は、第2図における制御線209上を流れる制御
情報のフォーマット例を示した説明図である。
第3図に見られる如く、制御情報は制御部F301とデ
ータ部DATA302から構成される。
本実施例では、制御部F301でバス情報収集制御を指
令し、DATA302で開始又は停止の情報を付与する
わけである。
第4図は、第2図におけるバスインタフェース監視装置
107の具体的構成例を示したブロック図である。同図
において、制御バス103 (第1図)を流れる情報を
収集するために、該制御バス103にケーブルレシーバ
401を介して第1のバッファレジスタ402を接続し
、更にこれをゲート回路403を介してバッファメモリ
404に接続する。
自動試験モジュール104からのバス情報収集開始(停
止)指令信号は、制御線209を介してバスインタフェ
ース監視装置107へ送出される。
この信号は、バスインタフェース監視装置107におけ
る解読器405に送られ、ここでバス情報収集の開始ま
たは停止を判断する。
もしその信号が開始指令信号の場合は、解読器405の
判断により、開示指示信号線406が活性化され、表示
用フリップフロップ407が点火するが、反対に信号が
停止指令信号の場合は、解読器405の判断により停止
指示信号線408が活性化されて表示用フリップフロッ
プ407は滅火する。
この表示用フリツブフロップ407の状態は状態信号線
409を経由してゲート回路403に接線されているた
め、表示用フリップフロップ407が点火状態にあると
きのみ、ゲート回路403を活性化することが可能にな
る。
この場合は、もう一つの条件が成立して、始めてゲート
回路403は活性化される。すなわち第4図において第
2のバッファレジスタ410は、外部から、例えば制御
1線209を経由して書込み可能なバッファレジスタで
あり、収集バス情報の取捨判定用情報を格納している。
動作時には、比較手段411により、第1のバッフルレ
ジスタ402の指定したビット幅情報と第2のバッファ
レジスタ410における格納情報とを比較し、両者の情
報が一敗した場合のみ、比較手段411の出力信号線4
12が活性化される。
したがって制御バス103からのバス情報のうち、バッ
ファメモリ404に格納されるのは、出力信号線412
及び状態信号線409の両方が活性化された場合におけ
るそれのみであり、比較手段411を設けない場合に比
較し、一層無効情報を少なくすることが可能となる。− 又出力信号線412の信号を反転してゲート回路403
に接続してやれば、上述した二つの情報が一致した場合
のみ、制御バス103からのバス情報のバッファメモリ
404への格納を禁止できるので、この方法によっても
無効情報を削減できることは明らかである。
第5図は、バスインタフェース監視装置107の他の具
体例を示したブロック図である。同図に示した回路構成
が第4図のそれと相違する点は、情報線501を図示の
如く付加した点にある。
一般の試験手順の中には、同−手順占の中であっても、
バス情報収集開始指令、停止指令信号が繰り返し含まれ
ることが多い。又、同一のバスインタフェース監視装置
107に対して異なる試験手順ファイルから指令信号が
発出されることもある。
このような場合、単に開始指令信号、停止指令信号を監
視装置107に送っただけでは、その指令を出した側の
識別を行うことが困難になる。
そこで、こうした不都合を解消するためには、バス情報
収集開始・停止指令信号にその発出側の識別情幸「を付
加してやればよい。第5図において、この識別情報は、
開始指令信号/停止指令信号の発出の都度、情報線50
1を介してバッファメモI7405に格納されることに
なり、この識別情報は試験手順と関連付けて収集情報の
解析を行う場合に役立つ。
〔発明の効果〕
以上説明したように、本発明によれば、対象とするシス
テムに対する試験手順と関連付けてデバグ情報収集の制
御を行うため、試験者の関心の深い時間帯の情報のみを
収集でき、不要な無効情報の収集を大幅に削減できると
いう効果がある。これにより試験手順で示した試験信号
の入出力経過と関連づけて、収集した適正量のデバグ情
報の解析を行うことが可能となり、結果としてソフトウ
ニアゾバグの効率化を図ることができる。
【図面の簡単な説明】
第1図は本発明の一実施例としてのデバグ情報収集制御
方式を示すシステム構成図、第2図は第1図における自
動試験モジュール104の具体的構成例を示すブロック
図、第3図は制御線209上を流れる制御情報のフォー
マット例を示す説明図、第4図、第5図はそれぞれ第2
図におけるバスインタフェース監視装置の具体的構成例
を示したブロック図、である。 符号の説明 100・・・デバク対象システム、101・・・処理装
置、102・・・通話路系装置、103・・・制御バス
、104・・・自動試験モジュール、105,106・
・・第1.第2の電話機、107・・・バスインタフェ
ース監視装置、108・・・制御線、201・・・メモ
リ、202・・・信号送受信部、203・・・処理部、
204・・・発呼信号送出、205・・・発信音受信確
認、206・・・ダイヤル信号送出、207・・・イン
タフェース部、208・・・バス情報収集の開始指令、
209・・・制御線、210・・・バス情報収集の停止
指令、301・・・制御情報の制御部、302・・・制
御情報のデータ部、401・・・ケーブルレシーバ、4
02・・・バッファレジスタ、403・・・ゲート回路
、404・・・バッファメモリ、405・・・信号解読
器、406・・・バス情報収集開始指示信号、407・
・・状態表示用フリップフロップ、408・・・バス情
報収集停止i示信号、409・・・状態を示す信号線、
410・・・バッファレジスタ、411・・・比較手段
、412・・・出力信号、501・・・情報線。

Claims (1)

  1. 【特許請求の範囲】 1)ソフトウェアによって動作を制御されるシステムを
    対象として、所定の手順に従って所定の試験信号を送受
    信する送受信手段と、前記システムにおける所定の情報
    観測点において観測される情報信号を収集する情報信号
    収集手段と、を有し、前記送受信手段による試験信号の
    送受信期間に、前記情報収集手段により、前記ソフトウ
    ェアに含まれるバグを除去するのに必要なデバグ情報と
    して、前記観測点において観測された情報信号を収集す
    るようにしたデバグ情報収集制御方式において、 前記送受信手段による試験信号の送受信手順の中に、予
    め前記デバグ情報の収集開始、停止を指示する指示信号
    を書き込んでおき、前記送受信手段は送受信手順からこ
    れら指示信号を読み取ったとき、これを前記情報収集手
    段に送出するようにしておき、情報収集手段は、送受信
    手段から送出されてくるこれら指示信号に従ってデバグ
    情報の収集を行うようにしたことを特徴とするデバグ情
    報収集制御方式。 2)特許請求の範囲第1項記載のデバグ情報収集制御方
    式において、前記情報収集手段は、前記送受信手段から
    送出されてくる収集開始、停止の指示信号と、収集すべ
    きデバグ情報のパターンが予め定められた情報パターン
    と一致するか、否かの比較結果と、の両者に従ってデバ
    ク情報の収集を行うようにしたことを特徴とするデバグ
    情報収集制御方式。 3)特許請求の範囲第1項または第2項記載のデバグ情
    報収集制御方式において、前記送受信手段から送出され
    てくる収集開始、停止の指示信号の発出元の識別情報を
    も前記デバグ情報と共に前記情報収集手段が収集するよ
    うにしたことを特徴とするデバグ情報収集方式。
JP61102108A 1986-05-06 1986-05-06 デバグ情報収集制御方式 Pending JPS62259148A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61102108A JPS62259148A (ja) 1986-05-06 1986-05-06 デバグ情報収集制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61102108A JPS62259148A (ja) 1986-05-06 1986-05-06 デバグ情報収集制御方式

Publications (1)

Publication Number Publication Date
JPS62259148A true JPS62259148A (ja) 1987-11-11

Family

ID=14318605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61102108A Pending JPS62259148A (ja) 1986-05-06 1986-05-06 デバグ情報収集制御方式

Country Status (1)

Country Link
JP (1) JPS62259148A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55102056A (en) * 1979-01-31 1980-08-04 Philips Nv Data processing system
JPS6252643A (ja) * 1985-08-30 1987-03-07 Hitachi Ltd オンライン・テスト方式

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55102056A (en) * 1979-01-31 1980-08-04 Philips Nv Data processing system
JPS6252643A (ja) * 1985-08-30 1987-03-07 Hitachi Ltd オンライン・テスト方式

Similar Documents

Publication Publication Date Title
US5488648A (en) Behavior monitoring and analyzing system for stored program controlled switching system
JPH0644239B2 (ja) コンピュ−タ テスト装置及び方法
EP1172730A2 (en) One-chip system large-scale integrated circuit including processor circuit and its pheripheral circuits
EP2124149A1 (en) Semiconductor integrated circuit, debug/trace circuit, and semiconductor integrated circuit operation observing method
CN112118144A (zh) 一种以太网数据帧输出方法及系统
JPS62259148A (ja) デバグ情報収集制御方式
US7020600B2 (en) Apparatus and method for improvement of communication between an emulator unit and a host device
JPH0338956A (ja) 自動試験装置
KR0182695B1 (ko) 호스트교환기와 원격교환기간의 운영방법
US20030179736A1 (en) Programmable monitoring circuit
JPH11119992A (ja) ファームウェアのトレース制御装置
JP2894287B2 (ja) 電話交換機の保守・運用情報収集方式
JPH06250879A (ja) プログラムアクセストレース装置
JPS6046645A (ja) 交換機動作試験方法
JPS62176350A (ja) オンラインプログラム開発方式
CN116737078A (zh) 一种快速闪存读写系统、方法、设备及介质
JPS6198046A (ja) デ−タ通信制御装置の試験方法
JP2972751B1 (ja) プログラムデバッグ支援回路及びそのデバッグ支援方法
CN117609152A (zh) 一种数据回读方法、装置、设备及存储介质
KR100289706B1 (ko) 실시간 처리 데이터 검증 기능을 갖는 디지탈 신호처리 시스템
CN114338488A (zh) 以太网数据观测的实现方法及装置、观测实现设备
JPS6232816B2 (ja)
JPH04367040A (ja) コンピュータシステムの遠隔診断システム
JP2001333138A (ja) プロトコルアナライザ、トリガ検知装置、トリガ検知のためのプログラムが記録された記録媒体及びボード
JPS6126358A (ja) ソフトウエア検査システム