JPS62257239A

JPS62257239A - 車両用デ−タ伝送システム

Info

Publication number: JPS62257239A
Application number: JP10158386A
Authority: JP
Inventors: Yoshihisa Harada; 義久原田; Masahito Kimura; 雅人木村; Yoshihiro Nishimura; 西村　良博; Katsuyuki Ishii; 石井　勝之
Original assignee: Toyota Central R&D Labs Inc
Current assignee: Toyota Central R&D Labs Inc
Priority date: 1986-05-01
Filing date: 1986-05-01
Publication date: 1987-11-09

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】【産業上の利用分野】

本発明は、自動車等の車両に載置された複数のコンピュ
ータ間のデータの伝送を効率よく行うための伝送システ
ムに関する。

【従来技術】

近年、自動車における各種の装置の制御には、コンピュ
ータによる電子制御が開発され採用されてきている。そ
してその電子制御化は、エンジンの点火時期制御、燃料
噴射制御、自動変速制御、制動制御、サスペンション制
御、空調制御、自己診断等各種の制御に及んでいる。こ
のため、１つのコンピュータでは処理能力が不足するた
め、各制御対象毎に１つのコンピュータを使用してそれ
を専用化している。

【発明が解決しようとする問題点】

ところが、複数のコンピュータは、エンジンの回転数、
車速、気温等共通の測定データを利用する場合が多い。したがって、係る場合に、それぞれ、独立のコンピュー
タシステムを構成すると、センサが重複して無駄になっ
たり、コンピュータの負荷分散が適正に行われないとう
いう欠点が有る。また、自動軍の制御は精緻性、高速性
を要求される傾向にある。係る場合には、複数のコンピ
ュータを有機的に連結して１つの制御を遂行する必要性
が生じる。そこで、複数のコンピュータが、それぞれ、
相互に１対多の通信を行ないデータを交換しながら、制
御を遂行すれば、上記の欠点を解消し、上記要請に対処
し得る。ところが、一般通信の分野におけるＬＡＮ（ロ
ーカル　エリアネットワーク）の手法をそのまま車両用
の伝送システムに適用することは、システムが大掛りと
なり、不適切である。したがって、車両用という特殊性
を考慮して伝送システムを構成する必要がある。本発明は、係る観点に立ってなされたものであり、その
目的とするところは、複数のコンピュータ間で相互に通
信可能な簡便な車両用の伝送システムを実現することで
ある。

【問題点を解決するための手段】

第１図は、本発明の構成をブロックダイヤグラムに示し
たものである。即ち、本発明は、複数のコンピユータム
１〜Ａｎ間のデータの伝送システムであって、前記複数のコンピユータム１〜Ａｎ間のデータの伝送を
行なうリング状に構成された伝送路Ｂと、前記伝送路Ｂ
と前記コンピュータ間に配設され、それらの間のデータ
の入出力を制御する入出力インタフェースＣＩ−Ｃｎと
、前記伝送路Ｂ上のデータフレームの送出、ｗｉ環を制御
する伝送制御装置りと、前記データのビットに対応したビット同期信号を前記伝
送制御装置りと各入出力インタフェースＣ１〜Ｃｎに供
給する同期信号発生装ｆｆ１Ｅと、がら成り、前記入出力インタフェース０１〜Ｃｎ、前記伝送制御装
置りに、前記伝送路Ｂに対しシリアルデータを入出力す
るシフトレジスタＦ　Ｏ−Ｆ　ｎを設け、前記各シフトレジスタＦＯ〜Ｆｎを前記伝送路Ｂに直列
に挿入して、その伝送路已に挿入されたシフトレジスタ
ＦＯ〜Ｆｎ全体に記憶されるデータのビット長を、１デ
ータフレームのビット長以上とし、前記同期信号発生装
ＥｆｆＥから出力されるビット同期信号に同期して、各
ビットを順次シフトさせて、データを循膿させることを
特徴とする車両用データ伝送システムである。

【作用】

車両用伝送システムでは、伝送路Ｂの線路長が短いため
、線路におけるデータの伝搬遅延時間は、無視出来る。シフトレジスタＦＯ〜Ｆｎは、伝送路Ｂに直列に挿入さ
れており、伝送路Ｂを循環するデータは、これらのシフ
トレジスタＦＯ〜Ｆｎに記憶される。シフトレジスタＦ
Ｏ−Ｆｎのビット長は、それらの全体に記憶されるデー
タのビット長が１データフレームのビット長以上となる
ように構成されているので、伝送路已に送出される１デ
ータフレームは、衝突することなく伝送路とシフトレジ
スタＦＯ〜Ｆｎを循環する。シフトレジスタＦＯ〜Ｆｎ
は、同期信号発生装置Ｅから出力されるビット同期信号
６１〜Ｇｎを入力して、その信号に同期してデータを１
ビツトずつ一方向にシフトさせる。したがって、本発明
の伝送システムでは、シフトレジスタＦＯ〜Ｆｎが実質
上の伝送路を構成しており、データはシフトレジスタＦ
Ｏ〜Ｆｎ上を、ビット同期信号に同期して循環する。デ
ータの伝送速度は、同期信号によりτ１１制御され、高
速伝送が可能である。各入出力インタフェースのシフトレジスタのビット長は
、シフトレジスタ上の１つのデータをパラレルデータと
して入力し、又パラレルデータをシフトレジスタ上に出
力出来る長さに構成されており、シフトレジスタに対し
データの入出力を行うことにより、伝送路に対するデー
タの送受信が行われる。伝送制御袋［Ｄは、１データフレームの送出、循環を制
御しており、データフレームの先頭を示すスタートデー
タ、その他の制御データを送出する。入出力インタフェ
ースは、伝送路を循環するデータフレームを検出して、
所定のタイムスロットに対しデータの入出力を行い、こ
れにより、入出力インタフェース間のデータの相互通信
が行われる。

【実施例］以下本発明を具体的な実施例に基づいて説明する。（１）全体の構成本実施例は、マイクロコンピュータ（略記号［μＣｌ）
を３台用い、それらの間のデータの送受信を可能とする
ものである。第２図に示すように、各マイクロコンピュ
ータΔ１−Ａ３は、各入出力インタフェースＣ１〜Ｃ３
に接続されており、それらの入出力インクフェースと伝
送制御袋ＺＤ（以下両者を含めて「ノード」ともいう）
とは、伝送路Ｂに直列に挿入されて、リング状に伝送路
が形成されている。マイクロコンピュータＡ１は、各種
のセンサから信号を入力して、エンジン回転数、吸気圧
、バッテリ電圧等を測定処理するためのコンピュータで
ある。マイクロコンピュータΔ２は、燃料噴射用インジ
ェクタ、点火時期設定用イグナイタ等各種アクチュエー
タの制御を行うとともに、空調装置、ヘッドライトのオ
ン／オフ信号の入力処理を行うコンピュータである。マ
イクロコンピュータＡ３は、燃料噴射時間、点火時期等
を計ｎするコンピュータである。伝送制御袋ＥＮＤは、マイクロコンピュータＡ１の近傍
にＵかれており、エンジンシリンダの上死点信号（ＴＤ
Ｃ）と３０度クランク角信号（３０”ＣＡ）をクランク
角センサから入力しており、かかる信号は、データ伝送
のタイミング制御に使用される。伝送制御装置Ｄ、入出力インタフェース０１〜Ｃ３には
、同期信号発生装ＨＥからビット同期信号が入力されて
おり、その信号に同期して、データは１ビツトずつシフ
トレジスタ上を伝搬するように構成されている。（２）伝送データの種類とフレーム構成この伝送システ
ムに於いて、伝送されるデータの種類には、第３図に示
す様にＤＡＯ−ＤＡ２９の３０個のデータが想定されて
いる。この３０個のデータは３個のフレームに分配され
、それらのフレームが順次ノードを循環する。フレーム
は、第４図に示される様に、スタートデータ部とフレー
ム識別データ部と、パリティチェックビット（ＰＣ）を
含む伝送データ部と、各伝送データ部間を区切る区切り
ビットで構成されている。スタートデータ部には、フレ
ームの先頭を示すためのデータが伝送制御装置りにより
生成される。このスタートデータは、フレームの先頭を
除いては伝送路に出現しないビットパターンとする必要
があり、本実施例では“０”が１４個連続するパターン
としている。フレーム識別データは、３回ニ分けてｗＵ
環するフレームを区別するだめのデータであり、２ビツ
トで４’ｌｉ成されている。１個の伝送データ部は、１
２ビツトのデータと１ビツトのＰＣで構成されており、
１フレーム当たり＃０から＃９までの１０個の伝送デー
タ部が配設されている。区切りビットは、“１１″で構成されている。各フレーム＃０〜＃２の各伝送データ部（スロット）に
は、第５図に示すように各データが割り振られている。（３）伝送ｉＩ：す御装置伝送制御装置りの構成を第６図に示す。リセット信号発
生回路１７は、電源が投入された時に出力されるパワー
オン・リセット信号或いはクランク角センサから出力さ
れるＴＤＣ信号を入力した時、伝送系の初期化を行うリ
セット信号を発生する回路である。制御回路１６は、３
０°ＣＡ信号に同期したフレームの新たな生成、フレー
ムの工ｎ別番号の更新、フレームの消滅、入力データの
出力等のフレームの発生、循環に関する制御を行う回路
である。具体的には、（１）伝送路に０”を送出（スタ
ートビット）、（２）伝送路に“１”を送出（初期化、
アイドル時９区切りビット）、（３）伝送路から受信し
たデータをそのまま送出（伝送データ部）、（４）デー
タの書込み（識別データの書き換え）の４つのモードを
切り換えるマルチプレクサ１３をビット同期信号に同期
して制御する。伝送ｉｉ’８Ｂには直列に、入力側からデコーダ１１、
シフトレジスタＦＯ、マルチプレクサ１３、エンコーダ
１２が挿入されおり、伝送路Ｂから入力されたデータは
、デーコダ１１で信号変換された後、シフトレジスタＦ
Ｏに入力される。シフトレジスタＦＯは、ビット同期信
号により制御されており、データを１ビツトずつ出力方
向にシフトしている。シフトレジスタＦＯに入力されたデータは、フレーム検
出回路１４により、フレームのスタートデータが解読さ
れ、スタートデータが検出された時は、２進カウンタ１
５と制御回路１６に、その旨の信号が出力される。２進
カウンタはフレーム識別データを００，０１，１０と更
新するための回路である。結局、伝送制御装置りは、データ伝送が正常に実行され
るように制御する作用をし、フレームの７１；す御、伝
送路の初期化を実行する。フレームｊｌｉ制御では、伝
送タイミングに合わせてフレームを示すスタートデータ
が発生され、その後にフレーム識別データが付加されて
、伝送路に送出される。この時、スタートデータより後
の伝送データ部は全て“１′の状態で送出される。その
後フレームが各ノード間を巡回して戻った時、フレーム
識別信号のみ更新される。そして３回目のフレームが戻
った時にはフレームが消滅され、伝送路は初期状態とな
る。またデータ伝送時以外は伝送路は“１″になるよう
に制御されている。（４）入出力インタフェースその構成を第７図に示す。伝送路Ｂには、それに直列に
、入力側から順にデコーダ２１、シフトレジスタＦ１、
エンコーダ２２が挿入されている。シフトレジスタＦ１は、ビット同期信号により制御され
ており、１ビツトずつデータを出力方向にシフトさせる
ように構成されている。シフトレジスタＦ１には、入力
データからフレームの先頭データを検出するフレーム検
出回路２９と、入力データのパリティチェックを行うパ
リティチェック回路２８と、書込みデータにパリティを
付加するパリティ発生回路２３と、会込みデータを一時
記憶する古込みデータレジスタファイル２４と、読出し
データを一時記憶する読出しデータレジスタファイル２
６とが接続されている。書込みレジスタファイル２４はバッファ２５を介してマ
イクロコンピュータＡ１のデータバスに接続されており
、伝送路に出力するデータをマイクロコンピュータから
入力して一時記憶する。記憶されたデータは、制御回路
３０からの制御信号によって、シフトレジスタの所定の
位置に出力される。かかる作用により、伝送路にデータ
が出力されるように構成されている。読出しデータレジ
スタファイル２６は、バッファ２７を介してマイクロコ
ンピュータＡＩのデータバスに接続されており、制御回
路３０からの制御信号に同期してシフトレジスタＦ１か
ら読出されたデータをマイクロコンピュータＡ１から読
出しがあるまで一時記憶する。８ビツトカウンタ３１は、フレーム検出回路２９からフ
レーム検出信号を入力し、フレームへのデータの古込み
、フレームからデータの読出しのタイミングを制御回路
に出力するための回路である。制御回路３０は、マイク
ロコンピュータＡ１からのデータの書込み及び読出し要
求に対しバッファ２５．２７を制御すると共に、シフト
レジスタに対しデータの送受を制御して、フレームの所
定の伝送データ部へのデータ書込み、フレームの所定の
伝送データ部からのデータ読出しを制御する回路である
。（５）作用第３図に示すデータは、３回巡回するフレーム（フレー
ム＃０．フレーム＃１．フレーム＃２）に、第５図に示
すように割付られている。又そのデータは、どのマイク
ロコンピュータから送信され、どのマイクロコンピュー
タに受信されるかが第３図に示されている。（ａ）１回目のフレーム＃０の伝送伝送制御装置りで、フレーム＃０が作られ、最初に入出
力インタフェースＣ１にフレーム＃０が到達すると、入
出力インタフェースＣ１は、ＤＡＯ〜ＤＡ９の１０個の
データをそのフレームの伝送データ部＃０〜伝送データ
部＃９の領域に書き込んで、フレーム＃０を入出力イン
タフェースＣ２に伝送する。入出力インタフェースＣ２
では、そのフレーム＃０を入力して、必要なデータＤＡ
Ｏ〜ＤＡ９が読み出され、そのままフレーム＃０は入出
力インタフェースＣ３に伝送される。入出力インタフェ
ースＣ３では、フレーム＃０が受信され、必要なデータ
ＤＡＯ−ＤＡ９が読み出される。この時点で、フレーム
＃Ｏの伝送データ部＃０〜伝送データ部＃９に書き込ま
れていたデータＤＡＯ−ＤＡ９は、全てのノードで読み
取られ、マイクロコンピュータＡ１から他のマイクロコ
ンピュータへの１回目のデータ伝送が完了したことにな
るので、伝送データ部＃０〜＃９を書き換える事が出来
る。そこで、入出力インタフェースＣ３では、データが読み
取られた後、伝送データ部＃０〜伝送データ部＃５の領
域には新しいデータＤＡ２６、ＤΔ２７、ＤＡ２４、Ｄ
Ａ２５、ＤＡ２８、ＤＡ２９が書込こまれ、フレーム＃
０は伝送制御装置りに送出される。（ｈ）２回目のフレーム＃１の伝送伝送制御袋ＨＤでは、各ノードを一巡したフレーム＃０
が受信され、そのフレーム識別データのみが“０１”に
書き換えられて、新しいフレーム＃１が構成された後、
そのフレーム＃１は、次の入出力インタフェースＣ１に
送出される。入出力インタフェースＣ１では、フレーム
＃１が受信され、伝送データ部＃０、伝送データ部＃１
、伝送データ部＃４、伝送データ部＃５の領域に書き込
まれているデータＤＡ２Ｇ、ＤＡ２７、ＤＡ２８、ＤＡ
２９が読出される。そして、伝送データ部＃０、伝送デ
ータ部＃１、伝送データ部＃６〜伝送データ部＃８の領
域には、新しいデータＤＡＩＯ。ＤＡｌｌ、ＤＡＩ２、ＤＡＩ３、ＤＡＩ４がそれぞれ書
き込まれる（ＤＡ２６、ＤＡ２７は、入出力インタフェ
ースＣ２で、読みだす必要がないので消去しても良い）
。こうして、書き込まれたフレーム＃１は入出力インタ
フェースＣ２に送出される。入出力インタフェースＣ２
では、フレーム＃１を受信して、伝送データ部＃２〜伝
送データ部＃８の領域に書き込まれているデータＤＡ２
４゜ＤＡ２５．ＤＡ２８．ＤＡ２９．ＤＡＩ２．ＤＡＩ
３、ＤＡＩ４がそれぞれ読出される。そして、伝送デー
タ部＃２〜伝送データ部＃５．伝送データ部＃７〜伝送
データ部＃９の領域にＤＡＩ５゜ＤＡＩ６．ＤＡＩ７．
ＤＡＩ８．ＤＡＩ９．ＤＡ２２’、ＤＡ２３がそれぞれ
書込まれ、書き込まれたフレームｔｔｌは、インタフェ
ースＣ３に送出される。インタフェースＣ３では、伝送
データ部＃０〜伝送データ部＃９の領域に書き込まれて
いるデータＤＡＩＯ，ＤＡＩ　１．ＤＡＩ５．ＤＡＩ（
ｉ。ＤΔ　１７．ＤＡＩ８．ＤＡＩ２．ＤＡＩ９．ＤＡ２２
、ＤＡ２３が読出され、そのままフレーム＃１は伝送制
御袋ＨＤに送出される。（ｃ）３回目のフレーム＃２の伝送伝送制御装置りでは、フレーム＃１が受信されると、フ
レーム識別データが１０”に書き換えられて、新しくフ
レーム＃２が構成されて、そのフレームが次の入出力イ
ンタフェースＣ１に送出される。入出力インタフェース
ＣＩでは、伝送データ部＃２．伝送データ部＃３．伝送
データ部＃８、伝送データ部＃９の領域に書き込まれて
いるデータＤＡ１５．ＤＡ１６．ＤＡ２２．ＤＡ２３が
それぞれ読出され、そのままフレーム＃２は入出力イン
タフェースＣ２に送出される。入出力インタフェースＣ
２では、伝送データ部＃２．伝送データ部＃３の領域に
新しいデータＤＡ２０．ＤＡ２１がそれぞれ書き込こま
れ、そのフレーム＃２は、次の入出力インタフェースＣ
３に送出される。入出力インタフェースＣ３では、伝送
データ部＃２．伝送データ部＃３の領域に書き込まれて
いるデータＤΔ２０．ＤΔ２１が読出され、そのままフ
レーム＃２は伝送制御袋Ｅ　Ｄに送出される。伝送制御装置りは、フレーム＃２を受信した後、フレー
ムを消滅させ、次のフレーム伝送のタイミングまで伝送
路をアイドル状態にする。上記の説明において、各入出力インタフェースでは、説
明の便宜上、必要なデータが全て読み込まれた後、所定
の領域にデータが書き込まれるように説明されているが
、実際の処理は、受信される伝送データ部の順に、その
領域に書き込まれているデータ毎に、読み込みと書込み
の処理が交互に行われている。（ｄ）データ伝送のタイミングエンジン制御は、シリンダの動作行程の位相をリアルタ
イムで検出し、それと同期して制御する必要がある。し
たがって、伝送されるデータも、シリンダの位相とリア
ルタイムに関連づけられている必要がある。そこで、デ
ータ伝送も、エンジンの回転と同期をとり、即ち、シリ
ンダの動作行程のあるタイミングに合わせて実行される
必要がある。４気筒エンジンの場合のデータの伝送タイミングが第３
図に示されている。図において、データの伝送は、ＴＤ
Ｃ信号の次の３０″Ｃ八信号に同期して行われ、ｌＮＴ
ｌ０間に成されるように構成されている。このため、マ
イクロコンピュータＡＩでは、シリンダ＃２の爆発行程
で取り込まれたデータはシリンダ＃１の爆発行程のＩＮ
ＴＯの間に入出力インタフェースＣ１に古き込まれなけ
ればならない。同様に、マイクロコンピュータΔ２では
、シリンダ＃２の爆発行程のｌＮＴｌの間で受信された
データを基に計算処理したデータ及び、エアコン、ヘッ
ドライトのオン／オフ信号がシリンダ＃１の爆発行程の
ＩＮＴＯの間に、入出力インタフェースＣ２に書き込ま
れなければならない。又、マイクロコンピュータＡ３で
は、シリンダ竹３の爆発行程を制御するための平均噴射
燃料、平均点火時期、シリンダｔｔ２を制御するための
燃料補正、点火時期補正データがＩＮＴＯの間に入出力
インタフェースＣ３に書き込まれなげればならない。そ
してｌＮＴｌの間にデータの伝送が完了すると、ＩＮＴ
２で各マイクロコンピュータは、各入出力インタフェー
スから受信されたデータを読み出す。次に、マイクロコ
ンピュータＡ３は、次のデータ伝送にＩＩＪｊＩｉえＩ
ＮＴ３〜ＩＮＴ５の間で燃料噴射ｍ等の演算処理を行う
。また、マイクロコンピュータＡ２では、受信データに
基づき、シリンダ＃３の爆発行程でシリンダ＃３のメイ
ン噴射、シリンダ＃２の補正噴射等のアクチュエータ制
御を行うようにしている。第８図では、ＩＮＴＯで各マイクロコンピュータから入
出力インタフェースへのデータの出力、ｌＮＴｌで各ノ
ード間のデータの伝送、ＩＮＴ２で各入出力インタフェ
ースからマイクロコンピュータへのデータの入力、とし
て説明しているが、演算処理の関係から、これらのタイ
ミングを移動させることは構わない。また、各ＴＤＣが
出力される間に１回のデータ伝送が行われるようにして
いるが、必要であれば複数回のデータの伝送を行っても
良い。（６）変形例（ａ）フレームの構成伝送データ部に、パリティピットを付加しているが、こ
れに換えて、フレームの最後にＣＲＣ（Ｃｙｃｌｉｃ　
Ｒｅｄｕｎｄａｎｃｙ　Ｃｏｄｅ）を付けても良い。Ｃ
ＲＣによるチェックを行えば更に信顆性を向上させる事
が出来る。スタートビットは、１４ビツトの“０”パタ
ーンとしているが、この他、スタートデータ以外の他の
部分は、同一クロック内で１回は必ず変化するパターン
にコード化して、スタートデータは同一クロック内では
変化しないパターンとするというコード化手法を用いて
も良い。この場合には、スタートデータは短くて済む。（ｂ）データの発信アドレス、受信アドレスの変更上記の実施例では、各フレームの各伝送データ部の領域
（スロット）毎に、送信アドレスと受信アドレスは、予
め決定されており、その論理にしたがって、各ノードで
各伝送データ部の領域毎にデータの入出力を行うように
固定されている。しかし、フレームの制御データ領域を
用いて、各伝送データ部の領域ごとに送受信アドレスを
指定するようにしても良い。このように送受信アドレス
を自由に設定する方式では、特に、伝送制御装首の制御
回路及び各インタフェースの制御回路は、コンピュータ
を用いたプログラム制御で構成するのが望ましい。プロ
グラム制御の制御回路では、各入出力インタフェースの
ハードウェアを同一に１、＋７成出来るという利点があ
る。（Ｃ）　シフトレジスタのビット数とフレーム数上記実
施例では、１つのフレームに一連（３０個）の伝送デー
タを載せるのではなく、フレームを複数回巡回させ、デ
ータを分散させるようにしている。これは、伝送路にシ
フトレジスタを置き、これを遅延回路としているので、
伝送路に挿入されるシフトレジスタの全段数がフレーム
長に等しいか或いはそれより長くなければならないこと
によるものである。したがってシフトレジスタのハード
ウェア量を少なくするためにはフレーム長は短い方が良
い。ところが、入出力インタフェースのシフトレジスタ
とレジスタファイルの間でデータの書込み、読出しを行
う必要があるので、その制御に最適な各シフトレジスタ
の最小段数が存在する。この各シフトレジスタの段数と
ノード数とから、伝送路に抑大されるシフトレジスタの
全ビット数が決定され、その全ビット数から伝送可能な
１個のフレーム長が決定される。このフレーム長と伝送
されるべき一連のデータ長とから、それらのデータの伝
送に必要なフレーム数が決定される。このように、シフ
トレジスタの段数を最小にするという要請から、フレー
ム数を決定することが出来るが、シフトレジスタの段数
を多くとれば、それだけ、１回で伝送出来るデータ長が
長くなり、フレーム数も少なくて済む。したがって、フ
レーム数とフレーム長は、比較的自由に設計出来る。したがって、フレーム数を１個にする事も出来るが、伝
送側御装２Ｄを越えてデータ伝送をする必要があれば（
入出力インタフェースＣ２又はＣ３から入出力インタフ
ェースＣＩ又はＣ１、Ｃ２へのデータの送信がある時）
、フレーム巡回数は最低でも２回必要である。（ｄ＞高信頼化 ■上記実施例では、各データを１回伝送しているに過ぎ
ないが、同じデータを複数回伝送することにより伝送の
信頼性を向上させることが出来る。例えば２回伝送を行い、２回ともパリティエラーが発生
しなければ、２つのデータの一致検出を行い一致した場
合のみ、シフトレジスタから読出しデータレジスタファ
イルにデータを転送させる。また一方でパリティエラーが発生した場合には、パリテ
ィエラーが発生しなかった回の受信フレームから、読出
しデータを抽出して、シフトレジスタから読出しデータ
レジスタファイルにデータを転送させる。この２つの場
合を除いては、シフトレジスタから続出データレジスタ
ファイルへのデータの転送を行わないようにすることに
より、データの伝送の信頼性を向上させることが出来る
。 ■車両内における伝送路は、電気ノイズの多い雰囲気に
配設されるため、伝送路上でノイズを拾う可能性がかな
り高い。そこで、伝送路自身の耐ノイズ性対策として、
伝送路の信号線を２本として相補信号にして送る方法、
光ファイバを伝送路に用いる方法を上記実施例システム
に簡単に導入する事が出来る。（７）実施例システムの利点（ａ）各入出力インタフェースはゲート規模３０ＯＯゲ
ートと小さいので容易に１チツプのＬＳＩ化が図れる。またフレームのデータ書込み、読出しの制御プログラム
をＦＲＯＭ等に記憶して、１．す御をプログラマブルな
ものにしてＬＳＩ化すれば、全ての入出力インクフエ４
スは共通化できるので、マルチコンピュータシステム全
体として低価格なシステム構成となる。（ｂ）従来同じ機能のセンサ（例えば外気温センサ）を
複数のシステム（エンジン制御、エアコン、表示）で各
々独立に持っていたものが一つのセンサで済む様になる
。（Ｃ）負荷の重いマイクロコンピュータの一部の機能を
別の負荷の軽いマイクロコンピュータに移行させること
により、マイクロコンピュータの負荷の均一化が容易に
図れ、各々の利用効率が向上する。（ｄ）エンジン回転のＴＤＣ信号のようなタイミング信
号の機能をＮｍするフレームの先頭に負わすことができ
る。上記実施例では第８図に示すように、３０°クラン
ク角が検出されるとフレームの先頭が伝送路に送出され
る。この時各ノード間の伝送遅延はノード間のシフトレ
ジスタ段数、エンコーダ、ダコーダで決まる。したがっ
て、各ノードにフレームの先頭が到達した時点でｌＮＴ
ｌの３０°クランク角の信号がいつ出力されたか逆算で
きる。そこで、入出力インタフェースから、フレームの
スタートデータが検出された時点で、マイクロコンピュ
ータに割り込み信号を送出すれば、現在のエンジン回転
数から現在のクランク角位置を小さな誤差で計算できる
。したがって、各マイクロコンピュータ全てにＴＤＣ信
号或いはクランク角信号を送出するための専用信号線を
配線する必要がない。（ｅ）エンジン回転数、流入空気量等の様に高速のデー
タ伝送を必要とするデータもあれば大気圧、水温等の様
に数秒に一回或いは数分に一回の低速伝送でよいデータ
もある。そこで低速伝送でよいデータは複数のデータ伝
送で一回の伝送を行うこととし、フレームの同じ伝送デ
ータ部を多数のデータに割りつける多重化を図ればフレ
ーム内のデータ領域を減少させる事が出来る。【発明の効果】本発明は、伝送路に直列に所定段数のシフトレジスタを
挿入して、ビット同期信号により、１ビツトずつシフト
させながら、データを伝送させることにより、シフトレ
ジスタで実質的な伝送路を形成するとともに、各シフト
レジスタを各ノードに配設することにより、そのシフト
レジスタを介して、フレームの所定のスロットに対しデ
ータの入出力を行うようにした伝送システムである。したがって、シフトレジスタにより伝送路が形成されて
いるので、重両に配設される伝送路のように伝送路が短
くても、多くのデータを衝突なく伝送路に送出でき、各
ノードでは、選択的にデータの入出力が行われるので、
ノード間のデータの送受信を高速且つ高効率で行うこと
が出来る。このため、各ノードにコンピュータを接続す
れば、各コンピュータは、リアルタイムでデータを共用
する事が出来る。

【図面の簡単な説明】

第１図は、本発明の概念を示したブロックダイヤグラム
、第２図は、本発明の具体的な一実施例に係る伝送シス
テムの構成を示したブロックダイヤグラム、第３図は、
実施例の伝送システムで使用されたデータの種類を示し
た説明図、第４図は、データフレームの構成を示した構
造図、第５図は、データフレームとそれに割り振られる
データとの関係を示した説明図、第６図は、伝送制御装
匝の構成を示したブロックダイヤグラム、第７図は、入
出力インタフェースの構成を示したブロックダイヤグラ
ム、第８図は、データの伝送のタイミングを示したタイ
ミングチャートである。Ａ１〜Ａｎ″・″マイクロコンピュータ　Ｂｏ−″伝送
路　Ｃ１〜Ｃｎ−人出力インタフェース　Ｄ°伝送制御
装置　Ｅ′同期信号発生装置　Ｆ１〜Ｆｎ−シフトレジ
スタ

Claims

【特許請求の範囲】

（１）複数のコンピュータ間のデータの伝送システムで
あって、前記複数のコンピュータ間のデータの伝送を行なうリン
グ状に構成された伝送路と、前記伝送路と前記コンピュータ間に配設され、それらの
間のデータの入出力を制御する入出力インタフェースと
、前記伝送路上のデータフレームの送出、循環を制御する
伝送制御装置と、前記データのビットに対応したビット同期信号を前記伝
送制御装置と各入出力インタフェースに供給する同期信
号発生装置と、から成り、前記入出力インタフェース、前記伝送制御装置に、前記
伝送路に対しシリアルデータを入出力するシフトレジス
タを設け、前記各シフトレジスタを前記伝送路に直列に挿入して、
その伝送路に挿入されたシフトレジスタ全体に記憶され
るデータのビット長を、１データフレームのビット長以
上とし、前記同期信号発生装置から出力されるビット同
期信号に同期して、各ビットを順次シフトさせて、デー
タを循環させることを特徴とする車両用データ伝送シス
テム。
（２）前記伝送制御装置は、エンジンのクランク回転角
に同期してデータフレームの送出、循環を制御すること
を特徴とする特許請求の範囲第１項記載の車両用データ
伝送システム。