JPS6225292B2 - - Google Patents
Info
- Publication number
- JPS6225292B2 JPS6225292B2 JP56000098A JP9881A JPS6225292B2 JP S6225292 B2 JPS6225292 B2 JP S6225292B2 JP 56000098 A JP56000098 A JP 56000098A JP 9881 A JP9881 A JP 9881A JP S6225292 B2 JPS6225292 B2 JP S6225292B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- analog
- sample
- hold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 claims description 22
- 230000001360 synchronised effect Effects 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- 238000005070 sampling Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
- H03M1/0827—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of electromagnetic or electrostatic field noise, e.g. preventing crosstalk by shielding or optical isolation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
本発明は、プロセス計算機のようなデイジタル
データを扱うデータ処理装置に対して、アナログ
データをアナログデイジタル変換して、データ処
理装置に入力するためアナログ―デイジタル変換
装置に関する。
データを扱うデータ処理装置に対して、アナログ
データをアナログデイジタル変換して、データ処
理装置に入力するためアナログ―デイジタル変換
装置に関する。
従来は、DC―DCコンバータ、スイツチングレ
ギユレータ等のスイツチング電源装置（以下スイ
ツチング電源と称す）は、スイツチング電源での
スイツチングノイズの発生によりアナログ信号系
にスイツチングノイズが重畳するので、スイツチ
ング電源はあまり使用されない。
ギユレータ等のスイツチング電源装置（以下スイ
ツチング電源と称す）は、スイツチング電源での
スイツチングノイズの発生によりアナログ信号系
にスイツチングノイズが重畳するので、スイツチ
ング電源はあまり使用されない。
例えば、アナログデータをデイジタルデータに
変換するために一定の時間が必要であるので、そ
の間アナログデータが変化しないように、サンプ
ルホールド回路のような手段を用いるわけである
が、ホールドするとき、ノイズが重畳した状態で
ホールドすることがしばしばある。第１図にその
例を示す。第１図ａは、スイツチング電源により
発生したスイツチングノイズ、ｂはこのスイツチ
ングノイズが入力アナログデータに誘導されたと
ころを示し、Ｃは、サンプルホールドのタイミン
グ信号、ｄは、サンプルホールドされた値、すな
わち、サンプルホールド回路の出力信号を示して
いる。ホールドされるべき真の値はＡ点の値であ
るが、スイツチングノイズの影響で第１図ｄに見
られるように、誤差を含む値をホールドしてい
る。この値をデイジタルデータに変換すると明ら
かに誤差が含まれてしまう。
変換するために一定の時間が必要であるので、そ
の間アナログデータが変化しないように、サンプ
ルホールド回路のような手段を用いるわけである
が、ホールドするとき、ノイズが重畳した状態で
ホールドすることがしばしばある。第１図にその
例を示す。第１図ａは、スイツチング電源により
発生したスイツチングノイズ、ｂはこのスイツチ
ングノイズが入力アナログデータに誘導されたと
ころを示し、Ｃは、サンプルホールドのタイミン
グ信号、ｄは、サンプルホールドされた値、すな
わち、サンプルホールド回路の出力信号を示して
いる。ホールドされるべき真の値はＡ点の値であ
るが、スイツチングノイズの影響で第１図ｄに見
られるように、誤差を含む値をホールドしてい
る。この値をデイジタルデータに変換すると明ら
かに誤差が含まれてしまう。
本発明は上記の事情に基きなされたもので、ス
イツチング時に発生するノイズがなくなつて安定
したときにサンプリングホールド回路が保持した
アナログ信号をデイジタル信号に変換し、スイツ
チングノイズの影響をなくしたアナログ―デイジ
タル変換装置を提供することを目的とする。
イツチング時に発生するノイズがなくなつて安定
したときにサンプリングホールド回路が保持した
アナログ信号をデイジタル信号に変換し、スイツ
チングノイズの影響をなくしたアナログ―デイジ
タル変換装置を提供することを目的とする。
以下、この発明に対して説明する。
第２図は本発明の一実施例を示すブロツク図で
ある。アナログデータ入力をトランス絶縁するた
めに、直流を交流に変換して（以下DC／AC変換
と称す）、絶縁トランスに入力し、このアナログ
データを信号変換するために、増幅回路２を通し
て、その交流化されたアナログデータを直流化す
るための同期整流回路３を通しＡ／Ｄ変換回路４
に入力して、アナログ入力に対応するデイジタル
データを得るようになつている。また、各回路に
対して、スイツチング信号や変換開始信号等を供
給するためのタイミング発生回路５と、各回路に
対する電源としてのスイツチング電源回路６とか
ら、本装置は構成されている。また、第３図に各
ブロツクへの信号を示す。ｄ，ｅはスイツチング
電源６へのスイツチング信号、ｆはこのスイツチ
ング信号により発生するノイズ、ｇ，ｈはアナロ
グ入力を交流化するためにパルストランス９（後
述する）に供給される信号、ｉ，ｊはこの交流化
されたアナログデータを直流化するための同期整
流のための信号、ｋはＡ／Ｄ変換開始指令信号、
１（第２図においては図示せず）はＡ／Ｄ変換回
路４が変換中であることを示す信号である。
ある。アナログデータ入力をトランス絶縁するた
めに、直流を交流に変換して（以下DC／AC変換
と称す）、絶縁トランスに入力し、このアナログ
データを信号変換するために、増幅回路２を通し
て、その交流化されたアナログデータを直流化す
るための同期整流回路３を通しＡ／Ｄ変換回路４
に入力して、アナログ入力に対応するデイジタル
データを得るようになつている。また、各回路に
対して、スイツチング信号や変換開始信号等を供
給するためのタイミング発生回路５と、各回路に
対する電源としてのスイツチング電源回路６とか
ら、本装置は構成されている。また、第３図に各
ブロツクへの信号を示す。ｄ，ｅはスイツチング
電源６へのスイツチング信号、ｆはこのスイツチ
ング信号により発生するノイズ、ｇ，ｈはアナロ
グ入力を交流化するためにパルストランス９（後
述する）に供給される信号、ｉ，ｊはこの交流化
されたアナログデータを直流化するための同期整
流のための信号、ｋはＡ／Ｄ変換開始指令信号、
１（第２図においては図示せず）はＡ／Ｄ変換回
路４が変換中であることを示す信号である。
次に各ブロツクごとの説明をすると、第４図は
DC／AC変換回路１と増幅回路２の回路図であ
る。スイツチ７，８に対して制御信号ｇ，ｈが加
わる。ハイレベルのときにスイツチは閉じるよう
になつている。このスイツチングされたアナログ
信号Ｖioは絶縁トランス９にて交流信号に変換さ
れ、増幅器１０にて増幅される。ここで、抵抗１
１，１２は増幅器１０のゲイン調整用である。そ
してこの出力ｍが、第５図の同期整流回路に加え
られる。同期整流回路３は、２つのサンプルホー
ルド回路１３，１４とこれらサンプルホールドの
出力の差を取る差動増幅器１９から成つていて、
この出力ｑがＡ／Ｄ変換回路４へ出力される。こ
こで２つのサンプルホールド回路１３，１４に
は、サンプルホールドするタイミングを与えるた
めに、第３図のｉ，ｊの信号を加える。また、抵
抗１５，１６，１７，１８は差動増幅器１９のゲ
インを決めるためのものである。
DC／AC変換回路１と増幅回路２の回路図であ
る。スイツチ７，８に対して制御信号ｇ，ｈが加
わる。ハイレベルのときにスイツチは閉じるよう
になつている。このスイツチングされたアナログ
信号Ｖioは絶縁トランス９にて交流信号に変換さ
れ、増幅器１０にて増幅される。ここで、抵抗１
１，１２は増幅器１０のゲイン調整用である。そ
してこの出力ｍが、第５図の同期整流回路に加え
られる。同期整流回路３は、２つのサンプルホー
ルド回路１３，１４とこれらサンプルホールドの
出力の差を取る差動増幅器１９から成つていて、
この出力ｑがＡ／Ｄ変換回路４へ出力される。こ
こで２つのサンプルホールド回路１３，１４に
は、サンプルホールドするタイミングを与えるた
めに、第３図のｉ，ｊの信号を加える。また、抵
抗１５，１６，１７，１８は差動増幅器１９のゲ
インを決めるためのものである。
サンプルホールド回路１３は交流化されたアナ
ログ信号のうち正極性の信号を保持し、サンプル
ホールド回路１４は交流化されたアナログ信号の
うち負極性の信号を保持する。従つて、差動増幅
器１８の出力はこのままではアナログ信号Ｖioの
２倍の値になつて出力されるので、抵抗１５，１
８，１６，１７の値を適切に選び元のアナログ信
号Ｖioのレベルにしている。
ログ信号のうち正極性の信号を保持し、サンプル
ホールド回路１４は交流化されたアナログ信号の
うち負極性の信号を保持する。従つて、差動増幅
器１８の出力はこのままではアナログ信号Ｖioの
２倍の値になつて出力されるので、抵抗１５，１
８，１６，１７の値を適切に選び元のアナログ信
号Ｖioのレベルにしている。
また、第６図において、ｇ，ｈは、アナログ入
力を交流化するために供給される制御信号、ｍは
交流化されたアナログ入力波形で第４図の増幅器
１０の出力、ｉは第５図のサンプルホールド回路
１３に供給されるサンプルホールド信号、ｎはこ
のサンプルホールド回路１３の出力、ｊは第５図
のサンプルホールド回路１４に供給されるサンプ
ルホールド信号、ｐはこのサンプルホールド回路
１４の出力、ｑは第５図の差動増幅器１９の出
力、ｋは第１図のＡ／Ｄ変換回路４への変換開始
及び変換完了を示す信号である。また、点Ｈはホ
ールドする時点を示している。N1，N2はスイツ
チングしたときに発生するノイズである。
力を交流化するために供給される制御信号、ｍは
交流化されたアナログ入力波形で第４図の増幅器
１０の出力、ｉは第５図のサンプルホールド回路
１３に供給されるサンプルホールド信号、ｎはこ
のサンプルホールド回路１３の出力、ｊは第５図
のサンプルホールド回路１４に供給されるサンプ
ルホールド信号、ｐはこのサンプルホールド回路
１４の出力、ｑは第５図の差動増幅器１９の出
力、ｋは第１図のＡ／Ｄ変換回路４への変換開始
及び変換完了を示す信号である。また、点Ｈはホ
ールドする時点を示している。N1，N2はスイツ
チングしたときに発生するノイズである。
さて、このような構成において、本発明の動作
を説明する。
を説明する。
第２図のタイミング発生回路５によりスイツチ
ング電源６のスイツチングパルスｄ，ｅを発生さ
せると第３図ｆのような高周波スイツチングノイ
ズ（第６図に示すN1，N2）が発生する。この高周
波ノイズのない安定した領域において、第３図
ghのようにDC／AC変換パルスを発生させる
と、第６図ｍのようにアナログ入力Ｖioが１サイ
クルの交流信号に変換される。この交流信号ｍに
は、高周波スイツチングノイズが誘導され第６図
ｍのN1，N2のような高周波ノイズが発生する
が、このタイミングでは、アナログ入力Ｖioに対
して高周波スイツチングノイズは影響を与えな
い。
ング電源６のスイツチングパルスｄ，ｅを発生さ
せると第３図ｆのような高周波スイツチングノイ
ズ（第６図に示すN1，N2）が発生する。この高周
波ノイズのない安定した領域において、第３図
ghのようにDC／AC変換パルスを発生させる
と、第６図ｍのようにアナログ入力Ｖioが１サイ
クルの交流信号に変換される。この交流信号ｍに
は、高周波スイツチングノイズが誘導され第６図
ｍのN1，N2のような高周波ノイズが発生する
が、このタイミングでは、アナログ入力Ｖioに対
して高周波スイツチングノイズは影響を与えな
い。
また、この交流化された信号ｍを第５図の同期
整流回路にて直流に変換されるが、サンプルホー
ルド回路のホールドするタイミングを高周波ノイ
ズのない安定した領域でホールドするようにタイ
ミング発生回路にて第３図に示す制御信号ｉ，ｊ
を発生させると第１図で述べたようなスイツチン
グノイズ影響を避けてホールドする事ができ、高
周波スイツチングノイズの影響を少なくできま
す。
整流回路にて直流に変換されるが、サンプルホー
ルド回路のホールドするタイミングを高周波ノイ
ズのない安定した領域でホールドするようにタイ
ミング発生回路にて第３図に示す制御信号ｉ，ｊ
を発生させると第１図で述べたようなスイツチン
グノイズ影響を避けてホールドする事ができ、高
周波スイツチングノイズの影響を少なくできま
す。
また、前記の２つのサンプルホールド回路の出
力（第６図ｎ，ｐ）を差動増幅器１９に入力しま
すと第６図ｑのような出力波形が得られる。この
出力は次のサンプルのタイミングまで保持され
る。
力（第６図ｎ，ｐ）を差動増幅器１９に入力しま
すと第６図ｑのような出力波形が得られる。この
出力は次のサンプルのタイミングまで保持され
る。
次に、Ａ／Ｄ変換スタートのタイミングもスイ
ツチングノイズのない安定した領域で変換される
ようにタイミング発生回路５によつて、第３図に
示すｋのタイミングで発生させると、安定した領
域で変換が完了するので、高周波スイツチングノ
イズの影響をなくすことができます。
ツチングノイズのない安定した領域で変換される
ようにタイミング発生回路５によつて、第３図に
示すｋのタイミングで発生させると、安定した領
域で変換が完了するので、高周波スイツチングノ
イズの影響をなくすことができます。
以上述べたように本発明のスイツチング電源を
内蔵したアナログ―デイジタル変換装置によれ
ば、アナログ信号の安定したときに、サンプリン
グホールド及びアナログ―デイジタル変換を行な
うようにしているので、スイツチングの際に発生
するスイツチングノイズによるアナログ信号への
影響をなくすることができる効果がある。
内蔵したアナログ―デイジタル変換装置によれ
ば、アナログ信号の安定したときに、サンプリン
グホールド及びアナログ―デイジタル変換を行な
うようにしているので、スイツチングの際に発生
するスイツチングノイズによるアナログ信号への
影響をなくすることができる効果がある。
第１図はスイツチングの際に発生するノイズの
ために誤つてサンプルホールドした場合のタイム
チヤート、第２図は本発明のアナログ―デイジタ
ル変換装置の一実施例を示すブロツク図、第３図
は、第２図に示すアナログ―デイジタル変換装置
の各部における信号のタイムチヤート、第４図は
第２図に示すDC／AC変換回路及び増幅回路の詳
細図、第５図は同期整流回路の詳細図、第６図は
第２図に示すアナログ―デイジタル変換装置の各
部における信号波形図、である。 １……DC／AC変換回路、２……増幅回路、３
……同期整流回路、４……Ａ／Ｄ変換回路、５，
２０……タイミング発生回路、６……スイツチン
グ回路。
ために誤つてサンプルホールドした場合のタイム
チヤート、第２図は本発明のアナログ―デイジタ
ル変換装置の一実施例を示すブロツク図、第３図
は、第２図に示すアナログ―デイジタル変換装置
の各部における信号のタイムチヤート、第４図は
第２図に示すDC／AC変換回路及び増幅回路の詳
細図、第５図は同期整流回路の詳細図、第６図は
第２図に示すアナログ―デイジタル変換装置の各
部における信号波形図、である。 １……DC／AC変換回路、２……増幅回路、３
……同期整流回路、４……Ａ／Ｄ変換回路、５，
２０……タイミング発生回路、６……スイツチン
グ回路。
Claims (1)
- １ アナログ信号をデイジタル信号に変換するア
ナログ―デイジタル変換装置において、前記アナ
ログ信号を交流化するDC―AC変換回路と、この
DC―AC変換回路にて変換された正極性の信号を
保持する第１のサンプルホールド回路及び負極性
の信号を保持する第２のサンプルホールド回路並
びにこれら第１、第２のサンプルホールド回路の
出力を入力としその差分を増幅する増幅器から構
成される同期整流回路と、この同期整流回路の出
力をデイジタル信号化するアナログ―デイジタル
変換回路と、前記DC―AC変換回路、同期整流回
路及びアナログ―デイジタル変換回路に制御信号
を供給するタイミング発生回路とを具備し、前記
スイツチングの際にアナログ信号に重畳するノイ
ズを除去する所定のタイミングで前記タイミング
発生回路が前記各回路に制御信号を供給すること
を特徴とするアナログ―デイジタル変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9881A JPS57113619A (en) | 1981-01-06 | 1981-01-06 | Analog-to-digital converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9881A JPS57113619A (en) | 1981-01-06 | 1981-01-06 | Analog-to-digital converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57113619A JPS57113619A (en) | 1982-07-15 |
| JPS6225292B2 true JPS6225292B2 (ja) | 1987-06-02 |
Family
ID=11464620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9881A Granted JPS57113619A (en) | 1981-01-06 | 1981-01-06 | Analog-to-digital converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57113619A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980034053A (ko) * | 1996-11-05 | 1998-08-05 | 이형도 | 아날로그-디지탈 변환장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55136716A (en) * | 1979-04-12 | 1980-10-24 | Mitsubishi Electric Corp | Analog/digital conversion unit |
| JPS55137721A (en) * | 1979-04-16 | 1980-10-27 | Mitsubishi Electric Corp | Analogue/digital conversion unit |
-
1981
- 1981-01-06 JP JP9881A patent/JPS57113619A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55136716A (en) * | 1979-04-12 | 1980-10-24 | Mitsubishi Electric Corp | Analog/digital conversion unit |
| JPS55137721A (en) * | 1979-04-16 | 1980-10-27 | Mitsubishi Electric Corp | Analogue/digital conversion unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57113619A (en) | 1982-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2546575B2 (ja) | 電磁レゾルバの位相補償 | |
| US6331759B1 (en) | Pulse drive angle measurement system and method | |
| JP2811928B2 (ja) | 自動調整フィルタ | |
| JPS6335149B2 (ja) | ||
| JPS6225292B2 (ja) | ||
| JPS63193603A (ja) | 同期復調器 | |
| JP3063251B2 (ja) | 直流電源装置 | |
| JPS62204617A (ja) | 高分解能ａ／ｄコンバ−タ | |
| JPH09181604A (ja) | 半導体集積回路装置およびその雑音低減方法 | |
| JPH0646287A (ja) | 映像信号フィードバッククランプ回路 | |
| JPH06165528A (ja) | インバータ制御装置 | |
| JPH0566235A (ja) | ピークホールド回路、ピーク検波回路及びピーク位置検出回路 | |
| JPS61109469A (ja) | インバ−タ回路の電流検出装置 | |
| JPH0528832Y2 (ja) | ||
| SU894746A1 (ru) | Обратимый функциональный преобразователь код-частотно-временной сигнал | |
| JPS6276821A (ja) | アナログ入力装置 | |
| JPH10267968A (ja) | 交流電源電圧検出方法及び三相交流電源検出回路 | |
| JPH0121702B2 (ja) | ||
| JPH0632583B2 (ja) | サ−ボモ−タ制御用電流検出回路 | |
| SU1443088A1 (ru) | Вращающийс трансформатор | |
| JPH0121361Y2 (ja) | ||
| JPS54134330A (en) | Phase controller | |
| JPH05268084A (ja) | アナログ／デジタル変換器 | |
| JPH05219410A (ja) | 直流再生回路 | |
| JPS6068167A (ja) | ア−ク溶接用直流電源装置 |