JPS62249251A - Memory device - Google Patents
Memory deviceInfo
- Publication number
- JPS62249251A JPS62249251A JP61093916A JP9391686A JPS62249251A JP S62249251 A JPS62249251 A JP S62249251A JP 61093916 A JP61093916 A JP 61093916A JP 9391686 A JP9391686 A JP 9391686A JP S62249251 A JPS62249251 A JP S62249251A
- Authority
- JP
- Japan
- Prior art keywords
- data
- storage unit
- storage
- stored
- central processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004364 calculation method Methods 0.000 claims abstract description 17
- 238000013500 data storage Methods 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 5
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は記憶装置の改良に関し、更に詳細には二重化構
成された記憶装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an improvement in a storage device, and more particularly to a storage device with a duplex configuration.
中央処理装置と記憶装置とを備えたシステムに於いては
、システムの信頼性を向上させるため、記憶装置を二重
化することが従来より行なわれている。この場合、現用
系記憶部と予備系記憶部とに同一のデータを記憶させる
ことが必要であり、従来は両記憶部に同一のデータが記
憶されたか否かを両記憶部に記憶した一連のデータの最
初の部分同士及び最後の部分同士を比較することにより
判断している。2. Description of the Related Art In systems equipped with a central processing unit and a storage device, the storage devices have been duplicated in order to improve the reliability of the system. In this case, it is necessary to store the same data in the active storage unit and the backup storage unit, and conventionally, it is necessary to store the same data in both storage units. The determination is made by comparing the first parts of the data and the last parts of the data.
しかしながら、上述した従来例は記憶したデー夕の最初
の部分同士及び最後の部分同士のみしか比較していない
ため、現用系記憶部と予備系記憶部とに書込まれたデー
タが全て一致しているか否かの判断はなされない問題が
ある。However, in the conventional example described above, only the first part and the last part of the stored data are compared, so all the data written in the active storage section and the backup storage section do not match. There is a problem in which it is not possible to determine whether or not there are any.
本発明は前述の如き問題点を解決したものであり、その
目的は現用系記憶部と予備系記憶部とに同一のデータが
記憶されたか否かを確実に判断できるようにすることに
ある。The present invention solves the above-mentioned problems, and its purpose is to make it possible to reliably determine whether the same data is stored in the active storage section and the backup storage section.
本発明は前述の如き問題点を解決するため、中央処理装
置に接続され、この中央処理装置からの命令に従って動
作する記憶装置に於いて、書込データを所定の方式によ
り演算し、演算結果を記憶する演算記憶手段及び書込デ
ータを記憶するデータ記憶部をそれぞれ有する現用系記
憶部及び予備系記憶部と、
前記中央処理装置からの命令指示により前記現用系記憶
部及び予備系記憶部のデータ記憶部の双方に書込データ
を記憶させると共に、前記現用系記憶部及び予備系記憶
部の演算記憶手段の双方に前記書込データを転送し７、
前記書込データの転送終了により前記現用系記憶部の演
算記憶手段に記憶されている演算結果と前記予備系記憶
部の演算記憶手段に記憶されている演算結果とを比較し
、比較−敗の場合は前記現用系記憶部と前記予備系記憶
部上に同一のデータが記憶された旨を前記中央処理装置
に通知し、比較不一致の場合は前記現用系記憶部と前記
予備系記憶部とに同一のデータが記憶されなかった旨を
前記中央処理装置に通知する制御部とを設けたものであ
る。In order to solve the above-mentioned problems, the present invention calculates write data using a predetermined method in a storage device that is connected to a central processing unit and operates according to instructions from the central processing unit, and stores the calculation results. an active storage unit and a backup storage unit each having an arithmetic storage unit for storing and a data storage unit for storing write data; and data in the active storage unit and the backup storage unit according to instructions from the central processing unit. storing the write data in both storage units, and transferring the write data to both the arithmetic storage means of the active storage unit and the backup storage unit;
Upon completion of the transfer of the write data, the calculation result stored in the calculation storage means of the active storage unit and the calculation result stored in the calculation storage unit of the backup storage unit are compared, and a comparison result is determined. If the same data is stored in the active storage unit and the backup storage unit, the central processing unit is notified that the same data is stored in the active storage unit and the backup storage unit, and if the comparison does not match, the data is stored in the active storage unit and the backup storage unit. and a control unit that notifies the central processing unit that the same data is not stored.
現用系記憶部に設けられた演算記憶手段の記憶内容と予
備系記憶部に設けられた演算記憶手段の記憶内容とが一
致するのは、両記憶部に同一のデータが書込まれた場合
だけであるので、両、記憶部に同一のデータが書込まれ
たか否かを確実に判断することができる。The storage contents of the calculation storage means provided in the active storage section and the storage contents of the calculation storage means provided in the backup storage section match only when the same data is written to both storage sections. Therefore, it is possible to reliably determine whether or not the same data has been written to both storage units.
次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第１図は本発明の実施例のブロック図であり、半導体記
憶装置１００は制御部２００と、ＣＲＣ（Ｃｏｒｒ−ａ
ｃｔｉｏｎ Ｃｏｄｅ）回路３１０及びデータ記憶部３
２０を有する現用系記憶部３００と、ＣＲＣ回路４１０
及びデータ記憶部４２０を有する予備系記憶部４００と
から構成されている。尚、ＣＲＣ回路３１０，４１０は
制御部２００から送られてくる書込データをある定めら
れた方式（例えば書込データを順次加算する。或いは排
他的論理和をとる等）により演算し、演算結果を記憶す
るものであり、また、データ記憶部３２０．４２０は制
御部２００からの書込データを記憶するものである。FIG. 1 is a block diagram of an embodiment of the present invention, in which a semiconductor memory device 100 includes a control section 200, a CRC (Corr-a)
ction code) circuit 310 and data storage section 3
20, and a CRC circuit 410.
and a backup storage unit 400 having a data storage unit 420. Note that the CRC circuits 310 and 410 calculate the write data sent from the control unit 200 by a certain method (for example, add the write data sequentially, or take exclusive OR), and calculate the result of the calculation. The data storage sections 320 and 420 are for storing write data from the control section 200.
制御部２００は中央処理装置（図示せず）から信号線２
０１を介してデータ書込命令が加えられると、現用系記
憶部３００及び予備系記憶部４００を同時に選択し、中
央処理装置から信号４１２０２を介して送られてくる書
込データを信号線３０１，４０１を介してデータ記憶部
３２０，４２０及びＣＲＣ回路３１０．４１０に転送す
る。データ記憶部３２０．４２０はそれぞれ信号線３０
１，４０１を介して送られてきた書込データを記憶し、
ＣＲＣ回路３１０，４１０は書込データをある定められ
た方式により演算し、演算結果を記憶する。The control unit 200 is connected to a signal line 2 from a central processing unit (not shown).
When a data write command is applied via signal line 01, the active storage unit 300 and standby storage unit 400 are simultaneously selected, and the write data sent from the central processing unit via signal line 41202 is sent to signal line 301, 401 to the data storage units 320 and 420 and the CRC circuits 310 and 410. The data storage units 320 and 420 each have a signal line 30
1,401 is stored,
The CRC circuits 310 and 410 calculate write data according to a certain method and store the calculation results.
尚、ＣＲＣ回路３１０．４１０は同一の演算を行なうも
のである。Note that the CRC circuits 310 and 410 perform the same calculations.
制御部２００は書込データの転送が終了すると、ＣＲＣ
回路３１０．４１０に記憶されている演算結果を信号線
３０２，４０２を介して読出し、両者を比較する。When the transfer of the write data is completed, the control unit 200 transmits the CRC
The calculation results stored in the circuits 310 and 410 are read out via the signal lines 302 and 402, and the two are compared.
そして、比較一致の場合は現用系記憶部３００と予備系
記憶部４００とに同一のデータが記憶された旨を中央処
理装置に信号１ｖｉＩ２０１を介して通知し、比較不一
致の場合は現用系記憶部３００と予備系記憶部４００と
に同一のデータが記憶されなかった旨を信号線２０１を
介して中央処理装置に通知する。そして、中央処理装置
は同一のデータが記憶されている旨の通知を受けた場合
は他の処理を行ない、同一のデータが記憶されていない
旨の通知を受けた場合は例えばリトライするものである
。If the comparison matches, the central processing unit is notified via the signal 1viI 201 that the same data is stored in the active storage unit 300 and the backup storage unit 400, and if the comparison does not match, the active storage unit The central processing unit is notified via the signal line 201 that the same data is not stored in the storage unit 300 and the backup storage unit 400. If the central processing unit receives notification that the same data is stored, it performs other processing, and if it receives notification that the same data is not stored, it retries, for example. .
尚、上述した実施例は半導体記憶装置を例にとって説明
したが、コアメモリ等の他の記憶装置に本発明を適用で
きることは勿論である。Although the above-described embodiments have been explained using a semiconductor memory device as an example, it goes without saying that the present invention can be applied to other memory devices such as core memory.
以上説明したように本発明は、現用系記憶部及び予備系
記憶部の双方に書込データを所定の方式により演算し演
算結果を記憶するＣＲＣ回路３１０゜４１０等の演算記
憶手段を設けたものであり、双方の演算記憶手段の記憶
内容が一致するのは現用系記憶部と予備系記憶部とに同
一のデータが書込まれた場合だけであるので、現用系記
憶部と予備系記憶部とに同一のデータが書込まれたか否
かを確実に判断することができる利点がある。As explained above, the present invention provides an arithmetic storage means such as a CRC circuit 310, 410 for calculating write data according to a predetermined method and storing the calculation results in both the active storage section and the backup storage section. The storage contents of both arithmetic storage means match only when the same data is written to the active storage section and the backup storage section. This has the advantage that it can be reliably determined whether or not the same data has been written to both.
第１図は本発明の実施例のブロック図である。
図に於いて、１００・・・半導体記憶装置、２００・・
・制御部、３００・・・現用系記憶部、４００・・・予
備系記憶部、３１０．４１０・・・ＣＲＣ回路、３２０
．４２０・・・データ記憶部、２０１．２０２，３０１
，３０２，４０１，４０２・・・信号線。FIG. 1 is a block diagram of an embodiment of the invention. In the figure, 100...semiconductor storage device, 200...
- Control unit, 300... Active storage unit, 400... Backup storage unit, 310.410... CRC circuit, 320
．． 420...Data storage section, 201.202,301
, 302, 401, 402... signal line.
Claims (1)
従って動作する記憶装置に於いて、書込データを所定の
方式により演算し、演算結果を記憶する演算記憶手段及
び書込データを記憶するデータ記憶部をそれぞれ有する
現用系記憶部及び予備系記憶部と、 前記中央処理装置からの書込命令により前記現用系記憶
部及び予備系記憶部のデータ記憶部の双方に書込データ
を記憶させると共に、前記現用系記憶部及び予備系記憶
部の演算記憶手段の双方に前記書込データを転送し、前
記書込データの転送終了により前記現用系記憶部の演算
記憶手段に記憶されている演算結果と前記予備系記憶部
の演算記憶手段に記憶されている演算結果とを比較し、
比較一致の場合は前記現用系記憶部と前記予備系記憶部
とに同一のデータが記憶された旨を前記中央処理装置に
通知し、比較不一致の場合は前記現用系記憶部と前記予
備系記憶部とに同一のデータが記憶されなかった旨を前
記中央処理装置に通知する制御部とを備えたことを特徴
とする記憶装置。[Scope of Claims] In a storage device connected to a central processing unit and operated according to instructions from the central processing unit, there is provided an arithmetic storage means for calculating write data according to a predetermined method and storing the calculation results. an active storage unit and a backup storage unit each having a data storage unit for storing read data; and a data storage unit that writes data to both the active storage unit and the backup storage unit in response to a write command from the central processing unit. At the same time, the write data is stored in the arithmetic storage means of the active storage unit and the backup storage unit, and upon completion of the transfer of the write data, the write data is stored in the arithmetic storage unit of the active storage unit. Comparing the stored calculation results with the calculation results stored in the calculation storage means of the backup storage unit,
If the comparison matches, the central processing unit is notified that the same data is stored in the active storage and the backup storage, and if the comparison does not match, the central processing unit is notified that the same data is stored in the active storage and the backup storage. and a control unit that notifies the central processing unit that the same data is not stored in the central processing unit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61093916A JPS62249251A (en) | 1986-04-23 | 1986-04-23 | Memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61093916A JPS62249251A (en) | 1986-04-23 | 1986-04-23 | Memory device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62249251A true JPS62249251A (en) | 1987-10-30 |
Family
ID=14095786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61093916A Pending JPS62249251A (en) | 1986-04-23 | 1986-04-23 | Memory device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62249251A (en) |
-
1986
- 1986-04-23 JP JP61093916A patent/JPS62249251A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4941087A (en) | System for bumpless changeover between active units and backup units by establishing rollback points and logging write and read operations | |
| JPS62249251A (en) | Memory device | |
| JPS62249250A (en) | Memory device | |
| JPH0656604B2 (en) | Information processing equipment | |
| JP2522412B2 (en) | Communication method between programmable controller and input / output device | |
| JP2943926B2 (en) | Error recovery control device | |
| JPH0232652B2 (en) | ||
| JP3012402B2 (en) | Information processing system | |
| JPS61127026A (en) | Optical disk controller | |
| JPH07287694A (en) | Multiplex processing system and memory synchronous control method | |
| JPH04158457A (en) | Duplex system | |
| JPS59135684A (en) | Data bypass system between buffer memories | |
| JPH0273420A (en) | Semiconductor disk device | |
| JPS61117651A (en) | Interface device | |
| JPS5994160A (en) | Data equalizing system of composite electronic computer system | |
| JPH0194455A (en) | System for accessing storage device | |
| JPS5851364A (en) | Doubled peripheral storage controller | |
| JPS61150041A (en) | Duplex information processing system | |
| JPH06110931A (en) | Duplex data base device | |
| JPH0659923A (en) | Duplex system using cpu | |
| JPH0711795B2 (en) | I / O device duplication method | |
| JPH03250321A (en) | Copy processing system for external storage part | |
| JPH0245427B2 (en) | ENHOKANSHISEIGYOSOCHI | |
| JPH01158554A (en) | Data processing system providing dma device | |
| JPH04130917A (en) | Electronic disk device |