JPS6224821B2 - - Google Patents

Description

【発明の詳細な説明】

この発明は分散処理システムの動作検証装置に
関する。 一般に、システムCPUと、システムメモリ
と、コンソール部と、通信回線や各種センサなど
の入出力処理を行なう入出力コントロール部とシ
ステムバスと、バスコントロール部等より構成さ
れ、各入出力コントロール部にもシステムCPU
と同種のCPUを備えた分散処理システムの存在
はよく知られている。このような機能分散処理シ
ステムにおいて特定の入出力コントロール部の動
作検証をしようとする場合、従来はコンソール部
からシステムCPUに対しその特定の入出力コン
トロール部の動作検証指令を入力し、システム
CPUは予じめ準備しているテストプログラムを
起動してその入出力コントロール部にテストコマ
ンドを送出し、入出力コントロール部ではこのテ
ストコマンドを受けてシステムCPUとの連携の
もとで動作検証を実行している。しかしこの動作
検証方式によるとシステムCPUにテストプログ
ラムの実装が必要でありそのためのメモリが必要
であること、入出力コントロール部にもテストコ
マンドを解釈し、実行するプログラムを準備して
おく必要がありそのためのメモリが必要であるこ
と、システムCPUは通常の処理に関係のないテ
ストプログラムの実行にむだな時間を費す等の欠
点がある。 また他の従来の動作検証方式として、可搬形の
コンソールを用い可搬形コンソールから入出力コ
ントロール部に検証指令を入力するものがある
が、この方式ではコンソール部と各入出力コント
ロール部との接続にデータバスが必要なためにイ
ンターフエースハードウエアが大きくなるという
欠点がある。 さらにまた他の従来の動作検証方式として、上
記と同様可搬形コンソールを用い、可搬形コンソ
ールと入出力コントロール部をカレントループ等
の通信線で接続する方法がある。この方式によれ
ば、ハードウエアは小さいが通信プロトコルの処
理、テストプログラムエリアの確保など通常使用
しないプログラムを実装しなければならないとい
う欠点がある。 この発明の目的は上記従来方式の欠点を解消
し、各入出力コントロール部の動作検証をハード
的な拡大をなすことなく、しかも効率よくなせる
機能分散システムの動作検証装置を提供するにあ
る。 上記目的を達成するためにこの発明の動作検証
装置は、コンソールのマニユアルコントロール部
に制御信号ケーブルを設けるとともに、各入出力
コントロール部に前記制御信号ケーブルを接続す
るための接続部を設け、かつコンソール部内に動
作検証命令を記憶するメモリを備え、制御信号ケ
ーブルを動作検証すべき入出力コントロール部の
接続部に結合することにより、通常はシステム
CPUの制御下にあるコンソール部をシステム
CPUから切離し、システムバスを介して前記コ
ンソール部の動作検証命令を被検証入出力コント
ロール部に取込み動作検証をなすようにしてい
る。 この発明の動作検証装置によれば、システムメ
モリにテストプログラムを実装する必要がなく、
また各入出力コントロール部にテストコマンド解
釈用のプログラムを実装する必要がないのでいず
れのメモリも小容量ですむ。またシステムCPU
は動作検証に関与しないのでむだな動作を行なう
ことがない。さらにまたシステムバスを利用して
データの授受を行うので入出力コントロール部の
インタフエース構成が簡単となる。その上、通常
付設されるコンソールに動作検証機能を持たせる
ので入出力コントロール部の検証に際し、特別の
チエツク装置を必要としないという利点がある。
この発明の動作検証装置は入出力コントロール部
に安価なCPUを導入し、しかもそれらCPUによ
り多くの処理能力を装備させるために入出力コン
トロール部に実装するプログラムメモリから通常
は使用しないテストプログラムなどを省き入出力
コントロール部のシングルボード化を計る場合
に、これを採用すれば特に有効である。 以下図面に示す実施例によりこの発明を詳細に
説明する。 第１図はこの発明の一実施例を示す機能分散処
理システムの概略構成を示すブロツク図である。
同図において１はマイクロプロセツサを用いたシ
ステムCPU、２はシステムメモリ、３は操作パ
ネル接続部、４はマニユアルコントロール部であ
る。この操作パネル接続部３とマニユアルコント
ロール部４とでコンソール部５が構成されてい
る。６はバスコントロール部である。また７_-1，
７_-2，……，７_-iは通信回線やフロツピ、デイス
ク、CRTデイスプレイ等の各種入出力装置の入
出力処理を行う入出力コントロール部でありそれ
ぞれにはシステムCPU１と同種のCPUを内蔵し
ている。８はシステムバスである。９は制御信号
ケーブルであつて両端にはコネクタ１１，１２を
備えコネクタ１１はマニユアルコントロール部４
のコネクタ１０に接続されている。また入出力コ
ントロール部７_-1，７_-2，……，７_-iもそれぞれ
コネクタ１３_-1，１３_-2，……，１３_-iを備えて
おりこれらの中の１に制御信号ケーブル９のコネ
クタ１２が接続可能になつている。なお１４はシ
ステムバス８のアドレスバス空間をすべて禁止す
る特権信号Ｓの信号線である。 第２図は第１図に示す実施例システムの要部回
路を示すブロツク図である。図において第１図の
ものと同一番号は同一のものを示している。マニ
ユアルコントロール部４は制御信号ケーブル９に
より動作検証すべき入出力コントロール部７_-iに
接続されておりこの制御信号ケーブル９により制
御信号ａ，ｂ，ｃ，ｄ，ｅ，ｆを入出力コントロ
ール部７_-iに供給する。信号ａはコンソール部５
がシステムCPU１から切離されたときＬ（ロ
ー）となる信号で信号ｂ〜ｅを入出力コントロー
ル部７_-iが能動状態と判断しても良いことを示す
信号である。信号ｂ，ｃは入出力コントロール部
７_-iに制御シーケンスの停止・中断を起動をなす
ための信号であり、信号ｄはマニユアルコントロ
ール部４より入出力コントロール部７_-iに与えら
るタイミング信号、信号ｅは入出力コントロール
部７_-iに対しコンソール部５で発生した命令をフ
エツチするように指令する信号である。また信号
ｆは零電位信号である。 操作パネル接続部３にはコンソール命令を格納
するレジスタ（CMR）３１及び、コンソール部
５で確認したシステムバス８のデータを格納する
レジスタ（CDR）３２が内蔵されている。これ
らレジスタ（CMR）３１及びレジスタ（CDR）
３２は通常はシステムCPU１の制御下にあり、
特定のアドレス空間が与えられている。７１は入
出力コントロール部７_-iが有するCPUであり、７
２は同じく入出力コントロール部７_-iに内蔵され
るメモリである。CPU７１は通常はあらかじめ
メモリ７２にプログラムされたシーケンスに従つ
て動作している。 ８１は入出力コントロール部７_-iがシステムバ
ス８の使用を要求するときに出力信号BSRQを出
す信号線である。８２はバスコントール部６が信
号BSRQに対する応答信号として信号BSAVを入
出力コントロール部７_-iに加えるための信号線、
８３は入出力コントロール部７_-iが信号BSAVを
受けてシステムバス８を使用中であることを示す
信号BGACKを出力する信号線である。また８４
は通常の状態でコンソール部５がシステムCPU
１に割込みを行なう場合その割込信号を出力する
信号線である。 ここでマニユアルコントロール部４の外観図を
示すと第５図に示す通りであり、パネル面４０に
は動作スタートオン・オフスイツチ４１、コンソ
ール部５をシステムCPU１から切離すための切
替スイツチ４２、さらに命令コードを入力するた
めのスイツチ４３及び表示部４４が設けられてい
る。またこのマニユアルコントロール部４を含む
コンソール部５の回路ブロツク図を示すと第６図
の通りである。スイツチ４３より入力される命令
コード等はメモリ４５のレジスタに記憶され、さ
らに制御回路４６の制御によりメモリ４５のデー
タ内容をレジスタ（CMR）３１を介してシステ
ムバス８に送出するようになつている。レジスタ
（CMR）３１は、コンソール部５がシステムCPU
１から切離された場合において特権信号Ｓが入力
されたときにのみストアされているデータをシス
テムバス８に出力する。またレジスタ（CDR）
３２は、コンソール部５がシステムCPU１から
切離された場合において、信号BGACKが出力さ
れかつ与えられたアドレス空間が一致したときに
のみシステムバス８のデータを取り込みそのスト
ア内容を表示部４４で表示するようになつてい
る。 次に上記実施例システムにおいて入出力コント
ロール部７_-iの動作検証を行なう場合の動作を説
明する。 マニユアルコントロール部４が制御信号ケーブ
ル９により入出力コントロール部７_-iに接続さ
れ、切替スイツチ４２がオフされると第５図に示
すように信号ａがＬとなりコンソール部５がシス
テムCPU１から切離されさらに信号ｂがＬに落
ち（第５図参照）入出力コントロール部７_-iの制
御シーケンスの停止が起動される。続いて信号ｂ
の立上りタイミングで入出力コントロール部７_-i
よりシステムバス使用要求信号BSRQ（Ｌ信号）
が出力され、これに応答してバスコントール部６
よりバス使用OKを示すBSAV（Ｌ信号）を返送
する。この信号BSAVを受けると入出力コントロ
ール部７_-iはシステムバス８使用状態に入り、信
号BGACKを出力し同時に特権信号Ｓも出力して
第５図に示す期間Ｔにレジスタ（CMR）３１の
命令コードを読込みコンソール部５よりの命令に
したがい検証動作を進行する。なお第５図に示す
期間ｔ１はCPU７１が命令コードを読み込みつ
ぎの命令コードがレジスタ（CMR）３１にセツ
トされるまでの時間であり、CPU７１は時間ｔ
１の間命令コードを読み込む動作を中断する。 具体的な動作検証はたとえば

【表】 とし、この処理をCPU７１で実行させる。この
場合の命令コードを第６図に示しており、その動
作検証を実行させるフローチヤートを第７図に示
している。 第６図において＃１〜＃３の命令コードは
「CPU７１のプログラムシーケンスカウンタ・レ
ジスタ類をメモリ７２の退避領域に退避せよ」を
示す命令であり、＃４〜＃６の命令コードは「メ
モリ７２のメモリアドレス“Ｘ”の内容をレジス
タ（CDR）３２に移送せよ」を示すものであり
＃５に“Ｘ”、＃６に“Ｙ”をセツトする。また
＃７〜＃９の命令コードは「CPU７１の退避し
たプログラム・シーケンスカウンタ・レジスタ類
を元にもどせ」を示すものである。 動作検証は第７図に示すように、コンソール部
をシステムCPUから切離すことによりスタート
する（ステツプ１）。続いてジ信号ｂを“Ｌ”に
することにより、CPU７１を停止状態に移行さ
せる（ステツプ２）。次に＃７〜＃９の命令実行
まで終つたか判定し（ステツプ３）、まだ実行が
終了していない場合は、＃１〜＃３の命令コード
群あるいは＃４〜＃６の命令コード群、＃７〜
＃９の命令コード群をレジスタ（CMR）３１に
セツトする（ステツプ４）。続いて信号ｂを
“Ｈ”（ハイ）にしてCPU７１を実行状態へ移行
する（ステツプ５）。次に信号ｃ及び信号ｅを信
号ｄのタイミングに合わせて制御しながら、３個
の命令コードを順にレジスタ（CMR）３１から
CPU７１に読込ませる動作をスタートさせる
（ステツプ６）。その後３個目の命令コード読み込
みを終了するまで読み込み動作を継続し（ステツ
プ７）、読み込みを終了すれば、再度ステツプ２
にもどり＃７〜＃９の命令コード群の実行が終了
するまでステツプ２→ステツプ３→……→ステツ
プ７→ステツプ２の動作を繰り返す。＃７〜＃９
の命令コード群の実行が終了すると上記動作検証
は終了したことになるので、コンソール部をシス
テムCPUの制御下にもどすとともに、入出力コ
ントロール部７_-iも実行状態にもどす（ステツプ
８）。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す機能分散処
理システムの構成を示すブロツク図、第２図は第
１図に示す実施例の要部を示すブロツク図、第３
図は第１図に示す実施例システムのマニユアルコ
ントロール部の外観を示す図、第４図は同コンソ
ール部の構成を示すブロツク図、第５図は第１
図、第２図に示す実施例システムの動作を説明す
るための各信号の波形タイミングチヤート、第６
図は動作検証を行なうための命令コードを示す
図、第７図は動作検証を実行させるためのフロー
チヤートである。 １：システムCPU、２：システムメモリ、
３：操作パネル接続部、４：マニユアルコントロ
ール部、５：コンソール部、６：バスコントロー
ル部、７_-1，７_-2，……，７_-i：入出力コントロ
ール部、８：システムバス、９：制御信号ケーブ
ル。

Claims (1)

1. 【特許請求の範囲】 １ システムCPUと、システムメモリと、操作
   パネル接続部とマニユアルコントロール部よりな
   るコンソール部と、通信回線や各種センサ等の入
   出力処理を行なうため、各々に前記システム
   CPUと同種のCPUを備える複数の入出力コント
   ロール部と、システムバスと、バスコントロール
   部とよりなる機能分散処理システムにおいて、 前記マニユアルコントロール部に制御信号ケー
   ブルを設けるとともに前記各入出力コントロール
   部に前記制御信号ケーブルを接続するための接続
   部を設け、かつ前記コンソール部に動作検証命令
   を記憶するメモリを備え、前記制御信号ケーブル
   を動作検証すべき入出力コントロール部の接続部
   に結合することにより通常は前記システムCPU
   の制御下にあるコンソール部を前記システム
   CPUから切離し、前記システムバスを介して前
   記コンソール部の動作検証命令を前記被検証入出
   力コントロール部に取込み、動作検証をなすこと
   を特徴とする機能分散処理システムの動作検証装
   置。