JPS62242354A - 集積回路の製造方法 - Google Patents
集積回路の製造方法Info
- Publication number
- JPS62242354A JPS62242354A JP62070515A JP7051587A JPS62242354A JP S62242354 A JPS62242354 A JP S62242354A JP 62070515 A JP62070515 A JP 62070515A JP 7051587 A JP7051587 A JP 7051587A JP S62242354 A JPS62242354 A JP S62242354A
- Authority
- JP
- Japan
- Prior art keywords
- region
- pattern
- insulating layer
- electrode
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 238000000034 method Methods 0.000 claims description 79
- 239000004065 semiconductor Substances 0.000 claims description 52
- 230000005669 field effect Effects 0.000 claims description 44
- 239000002019 doping agent Substances 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 22
- 239000004020 conductor Substances 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 16
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 8
- 229910052750 molybdenum Inorganic materials 0.000 claims description 8
- 239000011733 molybdenum Substances 0.000 claims description 8
- 229910021332 silicide Inorganic materials 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 8
- 229910052721 tungsten Inorganic materials 0.000 claims description 8
- 239000010937 tungsten Substances 0.000 claims description 8
- 229910052715 tantalum Inorganic materials 0.000 claims description 6
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 6
- 239000011810 insulating material Substances 0.000 claims description 4
- 239000003779 heat-resistant material Substances 0.000 claims description 2
- 239000012212 insulator Substances 0.000 description 19
- 238000005468 ion implantation Methods 0.000 description 15
- 239000000758 substrate Substances 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 7
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 6
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 6
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000000873 masking effect Effects 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- -1 tartanium Chemical compound 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 206010016256 fatigue Diseases 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 108091006146 Channels Proteins 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 239000011819 refractory material Substances 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- SDTHIDMOBRXVOQ-UHFFFAOYSA-N 5-[bis(2-chloroethyl)amino]-6-methyl-1h-pyrimidine-2,4-dione Chemical compound CC=1NC(=O)NC(=O)C=1N(CCCl)CCCl SDTHIDMOBRXVOQ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000004922 lacquer Substances 0.000 description 1
- 210000002784 stomach Anatomy 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/011—Bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Inorganic Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、第１および第２表面領域が隣接する表面を有
する半導体本体を具える集積回路であって、前記の第１
表面領域は第１導電型であって絶縁ゲートと第２導電型
のソースおよびドレイン領域とを有する少なくとも１個
の電界効果トランジスタを設けるためのものであり、前
記第２表面領域は、前記の表面に隣接しこの表面の第１
表面部分を占める第１電極領域と、前記の第１表面部分
内で前記の表面に隣接し前記の第１電極領域の導電型と
は逆の導電型を有する第２電極領域とを有する１個の回
路素子を設けるためのものである集積回路の製造方法で
あって、前記の第１電極領域の少なくとも一部分の上方
で、既に存在する第１絶縁層上に導電材料のパターンを
電界効果トランジスタのゲート電極と同時に設け、この
パターンにより、前記の第２電極領域に対するドーパン
トを設けるための第１ドーピング処理に用いるべき第１
開口の縁部の少なくとも第１部分を画成し、前記の第１
ドーピング処理後、前記の第２電極領域と電界効果トラ
ンジスタの前記のソースおよびドレイン領域とに対し同
時にドーパントを設け、前記パターン上および前記の第
１開口内に絶縁材料より成る第２絶縁層を設け、この第
２絶縁層を、第２開口を有するマスク層を用いて局部的
に除去し、前記の第２電極領域の表面である第２表面部
分上に位置しこの第２電極領域を電気接続する導電層を
設けるようにする集積回路の製造方法に関するものであ
る。
する半導体本体を具える集積回路であって、前記の第１
表面領域は第１導電型であって絶縁ゲートと第２導電型
のソースおよびドレイン領域とを有する少なくとも１個
の電界効果トランジスタを設けるためのものであり、前
記第２表面領域は、前記の表面に隣接しこの表面の第１
表面部分を占める第１電極領域と、前記の第１表面部分
内で前記の表面に隣接し前記の第１電極領域の導電型と
は逆の導電型を有する第２電極領域とを有する１個の回
路素子を設けるためのものである集積回路の製造方法で
あって、前記の第１電極領域の少なくとも一部分の上方
で、既に存在する第１絶縁層上に導電材料のパターンを
電界効果トランジスタのゲート電極と同時に設け、この
パターンにより、前記の第２電極領域に対するドーパン
トを設けるための第１ドーピング処理に用いるべき第１
開口の縁部の少なくとも第１部分を画成し、前記の第１
ドーピング処理後、前記の第２電極領域と電界効果トラ
ンジスタの前記のソースおよびドレイン領域とに対し同
時にドーパントを設け、前記パターン上および前記の第
１開口内に絶縁材料より成る第２絶縁層を設け、この第
２絶縁層を、第２開口を有するマスク層を用いて局部的
に除去し、前記の第２電極領域の表面である第２表面部
分上に位置しこの第２電極領域を電気接続する導電層を
設けるようにする集積回路の製造方法に関するものであ
る。
かかる方法は、西独国特許出願公開第３０２３６１６号
明細書（Ｄ［！ −Ａ）から知られており、これは１９
８１年１月２２日に出願公開されている。この場合、電
界効果トランジスタ以外にラテラルバイポーラトランジ
スタが作成され、これのベース領域は第１電極領域を構
成しエミッタ領域は第２の電極領域を構成する一方で、
エミッタ領域とコレクタ領域の間に位置するベース領域
部分は導電パターンで被覆され、絶縁層上に配置され、
環状のエミッタ領域を包囲しエミッタ領域の電気接続に
接続され得る。導電パターンはベース領域部分の下の表
面における電荷キャリヤの再結合を減することを提供す
る。バイポーラトランジスタはこのようにエミッタ領域
およびコレクタ領域の電気接続が比較的小さな相対距離
で設けられ得りそれにも拘らず導電層が上記ベース領域
部分の上方に同時に作成され得るように製造される。エ
ミッタおよび／またはコレクタ接続は、ベース領域の上
方に配置された導電パターンに重なることができるとい
う事実のために、この構造で面積を節約することができ
る。
明細書（Ｄ［！ −Ａ）から知られており、これは１９
８１年１月２２日に出願公開されている。この場合、電
界効果トランジスタ以外にラテラルバイポーラトランジ
スタが作成され、これのベース領域は第１電極領域を構
成しエミッタ領域は第２の電極領域を構成する一方で、
エミッタ領域とコレクタ領域の間に位置するベース領域
部分は導電パターンで被覆され、絶縁層上に配置され、
環状のエミッタ領域を包囲しエミッタ領域の電気接続に
接続され得る。導電パターンはベース領域部分の下の表
面における電荷キャリヤの再結合を減することを提供す
る。バイポーラトランジスタはこのようにエミッタ領域
およびコレクタ領域の電気接続が比較的小さな相対距離
で設けられ得りそれにも拘らず導電層が上記ベース領域
部分の上方に同時に作成され得るように製造される。エ
ミッタおよび／またはコレクタ接続は、ベース領域の上
方に配置された導電パターンに重なることができるとい
う事実のために、この構造で面積を節約することができ
る。
本発明の目的は、特に、電界効果トランジスタと、バイ
ポーラ回路素子、更に特に、バイポーラトランジスタを
具えた集積回路の製造に際して比較的小さな電極領域を
これらバイポーラ回路素子に使用することができる方法
を提供することにある。
ポーラ回路素子、更に特に、バイポーラトランジスタを
具えた集積回路の製造に際して比較的小さな電極領域を
これらバイポーラ回路素子に使用することができる方法
を提供することにある。
バイポーラ回路素子における比較的小さな電極領域を形
成する既知方法において、絶縁層の開口を、半導体本体
の関連する小さな電極領域にドーパントを提供するため
のドーピング開口として先ず使用し、次いで、この電極
領域に電気接続を接続するための接点開口として同様に
使用し、これを導電層の形態でこの電極領域に設ける。
成する既知方法において、絶縁層の開口を、半導体本体
の関連する小さな電極領域にドーパントを提供するため
のドーピング開口として先ず使用し、次いで、この電極
領域に電気接続を接続するための接点開口として同様に
使用し、これを導電層の形態でこの電極領域に設ける。
この場合、ドーピング開口に関する通常の整列誤差は接
点開口の提供を考慮する必要がない。この方法は、例え
ば、いわゆる「ウォッシュアウト（Ｗａｓｈｅｄ−ｏｕ
ｔ） Ｊエミッタに使用される。
点開口の提供を考慮する必要がない。この方法は、例え
ば、いわゆる「ウォッシュアウト（Ｗａｓｈｅｄ−ｏｕ
ｔ） Ｊエミッタに使用される。
電界効果トランジスタから成る集積回路の製造に最も頻
繁に使用する方法において、ゲート電極は、ソースおよ
びドレイン領域のためのバーバントが供給された場合、
マスクとして使用される。
繁に使用する方法において、ゲート電極は、ソースおよ
びドレイン領域のためのバーバントが供給された場合、
マスクとして使用される。
上記加工工程において、接点開口は、マスクによりソー
スおよびドレイン領域の上方に設けられる。
スおよびドレイン領域の上方に設けられる。
また、これら集積回路が、ソースおよびドレイン領域を
同時に具える電極領域を有するバイポーラ回路素子を同
様に包含する場合、この回路素子において、接点開口の
ためのパターンは関連する電極領域に関して整列されな
ければならない。従って、「ラッシュアウト」エミッタ
とともに使用される上述の方法は、この工程で使用する
のに適していない。
同時に具える電極領域を有するバイポーラ回路素子を同
様に包含する場合、この回路素子において、接点開口の
ためのパターンは関連する電極領域に関して整列されな
ければならない。従って、「ラッシュアウト」エミッタ
とともに使用される上述の方法は、この工程で使用する
のに適していない。
「ウォッシュアウト」エミッタとともに使用される記載
した方法の他の欠点は、集積回路の寸法が小さくなり結
果として電極領域が浅（なるので、関連する電極領域を
制御するｐｎ接合が、電極領域の電気接続よって接点開
口内で短絡するという危険が増大することである。かか
る短絡を、特に、ドーピング開口が、ドーピング処理後
、電気接続の形成以前に清浄にされるという事実ためで
あるとすることができる。また、ドーピング開口の縁部
が、この清浄または清浄工程に際してわずかにエツチン
グされることは実際回避し易いことである。
した方法の他の欠点は、集積回路の寸法が小さくなり結
果として電極領域が浅（なるので、関連する電極領域を
制御するｐｎ接合が、電極領域の電気接続よって接点開
口内で短絡するという危険が増大することである。かか
る短絡を、特に、ドーピング開口が、ドーピング処理後
、電気接続の形成以前に清浄にされるという事実ためで
あるとすることができる。また、ドーピング開口の縁部
が、この清浄または清浄工程に際してわずかにエツチン
グされることは実際回避し易いことである。
本発明の目的は、また特に、比較的小さな電極領域の使
用に関連する上述の欠点を少なくとも考慮できる範囲ま
で回避することにある。
用に関連する上述の欠点を少なくとも考慮できる範囲ま
で回避することにある。
これは、また、方法において、バイポーラ回路素子、例
えば、バイポーラトランジスタのソースおよびドレイン
領域を設ける工程に際してゲート電極を通常の方法でマ
スクとして使用し、所要に応じて、接点開口を設けるこ
とに関する整列誤差を実際に除去することが可能である
という事実の認識に基づく。
えば、バイポーラトランジスタのソースおよびドレイン
領域を設ける工程に際してゲート電極を通常の方法でマ
スクとして使用し、所要に応じて、接点開口を設けるこ
とに関する整列誤差を実際に除去することが可能である
という事実の認識に基づく。
本発明において、序文に記載した種類の方法は、前記の
第２絶縁層を局部的に除去する工程に際し、前記の第２
電極領域の上方に第２開口を位置させて前記の第１開口
の縁部の前記の第１部分が少なくとも部分的にこの第２
開口内に位置するようにし、前記第２絶縁層を局部的に
除去するこの工程を、前記の第２の開口内に位置する前
記パターンの縁部の部分に沿って位置する前記の第２絶
縁層の縁部部分が前記の第１開口内で除去されるように
異方性エツチングにより行い、その後前記の第２表面部
分が実際に、前記の第１開口の縁部が前記の第２開口内
に位置する領域でこの第１開口の縁部まで延在するよう
に前記の導電層を設けることを特徴とする。
第２絶縁層を局部的に除去する工程に際し、前記の第２
電極領域の上方に第２開口を位置させて前記の第１開口
の縁部の前記の第１部分が少なくとも部分的にこの第２
開口内に位置するようにし、前記第２絶縁層を局部的に
除去するこの工程を、前記の第２の開口内に位置する前
記パターンの縁部の部分に沿って位置する前記の第２絶
縁層の縁部部分が前記の第１開口内で除去されるように
異方性エツチングにより行い、その後前記の第２表面部
分が実際に、前記の第１開口の縁部が前記の第２開口内
に位置する領域でこの第１開口の縁部まで延在するよう
に前記の導電層を設けることを特徴とする。
本発明の方法において、第１の電界効果トランジスタの
ゲート電極を形成すると同じ加工工程で、第１電極領域
から絶縁層により分離される導電パターンを、主にバイ
ポーラ回路素子である他の回路素子に設ける。所要に応
じて、この導電パターンを、第２電極領域を設けるため
のドーピング開口の境界の部分または全体を画成するの
に使用する。ドーピング処理を行った後に、第２電極領
域のための接点開口を、パターンにより画成されるドー
ピング開口の境界から派生させ、この場合、配置した絶
縁層の縁部部分を上記境界に沿って残すような方法の異
方性エツチングによってこの絶縁層を局部的に除去する
。従って、即ち、接点開口をドーピング開口から派生さ
せるという事実のために、この接点開口に関して、ドー
ピング開口に関する整列誤差を考慮しなければならない
ことを回避する。更に、接点開口がドーピング開口より
小さいことが利点を生ずる。結果として、第２電極領域
のための導電層を設ける場合、著しく浅い深さに位置す
るｐｎ接合が同様に適切に表面安定化される。
ゲート電極を形成すると同じ加工工程で、第１電極領域
から絶縁層により分離される導電パターンを、主にバイ
ポーラ回路素子である他の回路素子に設ける。所要に応
じて、この導電パターンを、第２電極領域を設けるため
のドーピング開口の境界の部分または全体を画成するの
に使用する。ドーピング処理を行った後に、第２電極領
域のための接点開口を、パターンにより画成されるドー
ピング開口の境界から派生させ、この場合、配置した絶
縁層の縁部部分を上記境界に沿って残すような方法の異
方性エツチングによってこの絶縁層を局部的に除去する
。従って、即ち、接点開口をドーピング開口から派生さ
せるという事実のために、この接点開口に関して、ドー
ピング開口に関する整列誤差を考慮しなければならない
ことを回避する。更に、接点開口がドーピング開口より
小さいことが利点を生ずる。結果として、第２電極領域
のための導電層を設ける場合、著しく浅い深さに位置す
るｐｎ接合が同様に適切に表面安定化される。
第２表面部分が第１開口の縁部まで実際に延在するだけ
、元の場所の接点開口はドーピング開口と実際に同じ大
きさである。「実際に同じ大きさ」と称するは、通常の
整列誤差を考慮することなく、接点開口がドーピング開
口の縁部の関連部分から元の場所に派生していることを
示すものである。
、元の場所の接点開口はドーピング開口と実際に同じ大
きさである。「実際に同じ大きさ」と称するは、通常の
整列誤差を考慮することなく、接点開口がドーピング開
口の縁部の関連部分から元の場所に派生していることを
示すものである。
本発明の方法の特定の好適例において、前記の第２電極
領域を第２導電型とし、前記の第１電極領域を第１導電
型として、前記の第２表面領域に位置させ前記の第１ド
ーピング処理を、第２導電型の第２電極領域が第１導電
型の第１電極領域よりこの第１電極領域に隣接する第２
導電型の第２表面領域の部分から分離されるように行う
。このようにして得た構造は垂直に構成したバイポーラ
トランジスタを他の回路素子として構成することができ
る。
領域を第２導電型とし、前記の第１電極領域を第１導電
型として、前記の第２表面領域に位置させ前記の第１ド
ーピング処理を、第２導電型の第２電極領域が第１導電
型の第１電極領域よりこの第１電極領域に隣接する第２
導電型の第２表面領域の部分から分離されるように行う
。このようにして得た構造は垂直に構成したバイポーラ
トランジスタを他の回路素子として構成することができ
る。
好都合なことに、第１絶縁層は他の絶縁層を同時に具え
、これらの層に第１表面領域から電界効果トランジスタ
のゲート電極を分離させんとする。
、これらの層に第１表面領域から電界効果トランジスタ
のゲート電極を分離させんとする。
この方法において、第１絶縁層を、集積回路の製造に際
して必要とする付加的な加工工程なしで得ることができ
る。
して必要とする付加的な加工工程なしで得ることができ
る。
本発明の方法の他の好適例は、耐熱材料のパターンを導
電パターンとして使用することを特徴とする。
電パターンとして使用することを特徴とする。
好ましくは、導電パターンは、チタン、タンタル、タン
グステン、モリブデン、半導体材料およびこれら材料の
珪化物を有する群から選択した１種以上の物質から形成
される。
グステン、モリブデン、半導体材料およびこれら材料の
珪化物を有する群から選択した１種以上の物質から形成
される。
さらに、本発明は、本発明の方法によって製造した半導
体装置に関するものである。
体装置に関するものである。
本発明を図面を参照しつつ実施例により更に詳細に説明
する。
する。
図示する例は、絶縁ゲートを有する電界効果トランジス
タ（このトランジスタはｎ型チャネルまたはｎ型チャネ
ルを有することができる）およびパーティカル構造を有
する１個以上のバイポーラトランジスタを具えた集積回
路である。明瞭にするために、第１Ａ、Ｂ〜６Ａ、８図
夫々にｎ型チャネルを有する電界効果トランジスタおよ
びパーティカルｎｐｎ トランジスタのみを示し、各
々の場合、図を２個の部分ＡとＢに分け、それらは同じ
共通の半導体本体１の種々の部分を示す。Ａ部分はバイ
ポーラトランジスタ、Ｂ部分は電界効果トランジスタに
関するものである。
タ（このトランジスタはｎ型チャネルまたはｎ型チャネ
ルを有することができる）およびパーティカル構造を有
する１個以上のバイポーラトランジスタを具えた集積回
路である。明瞭にするために、第１Ａ、Ｂ〜６Ａ、８図
夫々にｎ型チャネルを有する電界効果トランジスタおよ
びパーティカルｎｐｎ トランジスタのみを示し、各
々の場合、図を２個の部分ＡとＢに分け、それらは同じ
共通の半導体本体１の種々の部分を示す。Ａ部分はバイ
ポーラトランジスタ、Ｂ部分は電界効果トランジスタに
関するものである。
第１Ａ、Ｂ図は半導体本体１を示し、この半導体本体は
例えば、ｐ型の珪素基板または基板領域２を有し、通常
の方法で設けた適切に選定したドーピング濃度分布を有
する１個以上のｎ型表面領域３２を具える。表面領域３
２は、例えば、イオン注入により得ることができるが、
所要に応じて、まずドーピングの一部を基板に施し、し
かる後ｐ型のエピタキシャル層を成長させることができ
、次いで、図示せぬエピタキシャル層において、半導体
本体１の表面５を介して更に他のドーピングを施すこと
ができる。
例えば、ｐ型の珪素基板または基板領域２を有し、通常
の方法で設けた適切に選定したドーピング濃度分布を有
する１個以上のｎ型表面領域３２を具える。表面領域３
２は、例えば、イオン注入により得ることができるが、
所要に応じて、まずドーピングの一部を基板に施し、し
かる後ｐ型のエピタキシャル層を成長させることができ
、次いで、図示せぬエピタキシャル層において、半導体
本体１の表面５を介して更に他のドーピングを施すこと
ができる。
ｎ型表面領域３２以外に、基板２のｐ型表面領域３１の
ドーピング濃度分布を、例えば通常の方法でイオン注入
により、形成すべき回路素子および所望の電気的性質に
応用することができる。
ドーピング濃度分布を、例えば通常の方法でイオン注入
により、形成すべき回路素子および所望の電気的性質に
応用することができる。
更に、半導体本体１に通常の方法で、深い接点領域８．
ｎ型チャネルストッパー領域３３およびフィールド絶縁
体６のパターンを設けることができる。後者のパターン
を例えば、半導体本体の局部的な酸化により得ることが
できる。この場合、パターンは酸化珪素から成る。フィ
ールド絶縁体の他の従来の形態は例えば、充填された溝
であり、これも同様に使用できる。フィールド絶縁体６
はトランジスタが形成されるべき活性領域を表面５にお
いて限定する。例えば、半導体本体１は絶縁ゲート電極
およびＰ型チャネルを有する１個以上の電界効果トラン
ジスタを従来の方法で適用せんとする１個以上のｎ型表
面領域３２を有することができる（図示せず）。電界効
果トランジスタを適応せんとする表面領域３２では、深
い接点領域８を省略することができる。
ｎ型チャネルストッパー領域３３およびフィールド絶縁
体６のパターンを設けることができる。後者のパターン
を例えば、半導体本体の局部的な酸化により得ることが
できる。この場合、パターンは酸化珪素から成る。フィ
ールド絶縁体の他の従来の形態は例えば、充填された溝
であり、これも同様に使用できる。フィールド絶縁体６
はトランジスタが形成されるべき活性領域を表面５にお
いて限定する。例えば、半導体本体１は絶縁ゲート電極
およびＰ型チャネルを有する１個以上の電界効果トラン
ジスタを従来の方法で適用せんとする１個以上のｎ型表
面領域３２を有することができる（図示せず）。電界効
果トランジスタを適応せんとする表面領域３２では、深
い接点領域８を省略することができる。
活性領域において表面５は絶縁層３４を具え、この層は
電界効果トランジスタのゲート電極用の誘電体層として
使用するのに適する。例えば、層３４は半導体本体１の
熱酸化により得られる。層３４の厚さは、例えば、２５
〜５０ｎｍとすることができる。
電界効果トランジスタのゲート電極用の誘電体層として
使用するのに適する。例えば、層３４は半導体本体１の
熱酸化により得られる。層３４の厚さは、例えば、２５
〜５０ｎｍとすることができる。
次いで、フォＩ・ラッカーマスク（図示せず）によって
、ｐ型ベース領域９（第１電極領域）のための「−パン
トを表面領域３２の一部分にイオン注入する。
、ｐ型ベース領域９（第１電極領域）のための「−パン
トを表面領域３２の一部分にイオン注入する。
好ましいドーズ計は、例えば、約ｌＸｌ０”硼素原子／
ｃｍ ２である。イオン注入エネルギーは、例えば、
約３０ＫｅＶである。ベース領域９は表面５の第１部分
１０（５）を占める。次いで、例えば、多結晶質または
非晶質珪素またはチタン、タルタン、モリブデンまたは
タングステンの導電層を設ける。
ｃｍ ２である。イオン注入エネルギーは、例えば、
約３０ＫｅＶである。ベース領域９は表面５の第１部分
１０（５）を占める。次いで、例えば、多結晶質または
非晶質珪素またはチタン、タルタン、モリブデンまたは
タングステンの導電層を設ける。
導電層として珪素層を使用する場合には、この層を堆積
中またはその後に、通常の方法で例えば、Ｐ１１３によ
ってドープすることができる。
中またはその後に、通常の方法で例えば、Ｐ１１３によ
ってドープすることができる。
かかる珪素層の厚さは、例えば５００ｎｍである。
また、この層からゲート電極３５以外の導電材料のパタ
ーン１１を形成し、該パターンはすでに存在する第１絶
縁層３４上でベース領域９の上方に配置する。パターン
１１は、開口１２′ の縁部３６ 、３７の少なくとも
第１部分３６を画成する（第２Ａ、Ｂも参照のこと）。
ーン１１を形成し、該パターンはすでに存在する第１絶
縁層３４上でベース領域９の上方に配置する。パターン
１１は、開口１２′ の縁部３６ 、３７の少なくとも
第１部分３６を画成する（第２Ａ、Ｂも参照のこと）。
開口１２’ の縁部３６ 、３７の残りの部分３７は、
例えば、フィールド絶縁体６のパターンの縁部の部分と
実際に一致する。開口１２′ はパターン１１によって
同様に全体として画成される。この場合、パターン１１
は、例えば、環状または少なくとも閉図形であり、縁部
３６はベース領域の上方のフィールド絶縁体６のパター
ンの縁部で包囲され且つ縁部からある一定の距離に位置
する。
例えば、フィールド絶縁体６のパターンの縁部の部分と
実際に一致する。開口１２′ はパターン１１によって
同様に全体として画成される。この場合、パターン１１
は、例えば、環状または少なくとも閉図形であり、縁部
３６はベース領域の上方のフィールド絶縁体６のパター
ンの縁部で包囲され且つ縁部からある一定の距離に位置
する。
本例において、パターン１１はまた他の開口４０′の縁
部３８’ 、 ３９の部分３８を画成し、該開口は開口
１２′以外の第１表面部分１０（５）の上方に配置する
。
部３８’ 、 ３９の部分３８を画成し、該開口は開口
１２′以外の第１表面部分１０（５）の上方に配置する
。
この縁部３８ 、３９の残りの部分３９はフィールド絶
縁体６のパターンの縁部の一部分と実際に一致する。
縁体６のパターンの縁部の一部分と実際に一致する。
他の絶縁層を導電層上に設け、次いでこの層を導電層で
同時にパターン化する場合には、ゲート電極３５および
パターン１１は」二側部で絶縁層で被覆される（図示せ
ず）。この絶縁層は、例えば、窒化珪素または酸化窒素
から成ることができる。
同時にパターン化する場合には、ゲート電極３５および
パターン１１は」二側部で絶縁層で被覆される（図示せ
ず）。この絶縁層は、例えば、窒化珪素または酸化窒素
から成ることができる。
ゲート電極３５およびパターン１１を得た後、電界効果
トランジスタのソースおよびドレイン領域４１および４
２のためのドーピングを好ましくは表面領域３１に局部
的に施す（第３Ａ、Ｂ図）。例えば、燐を約Ｉ Ｘｌ０
１３１／ ｃｍ２のドーズ景および約６０ＫｅＶのイオ
ン注入エネルギーでイオン注入することができる。この
ドーピング処理はソース領域４１およびドレイン領域４
２の比較的弱くドープされた部分５３を提供する。この
ドーピング処理中、ソース領域４１を意図する表面５の
部分をマスク層（図示せず）によって同様に遮蔽して、
ドレイン領域４２だけが比較的弱くドープした部分５３
（４２）を有するようにすることができる。
トランジスタのソースおよびドレイン領域４１および４
２のためのドーピングを好ましくは表面領域３１に局部
的に施す（第３Ａ、Ｂ図）。例えば、燐を約Ｉ Ｘｌ０
１３１／ ｃｍ２のドーズ景および約６０ＫｅＶのイオ
ン注入エネルギーでイオン注入することができる。この
ドーピング処理はソース領域４１およびドレイン領域４
２の比較的弱くドープされた部分５３を提供する。この
ドーピング処理中、ソース領域４１を意図する表面５の
部分をマスク層（図示せず）によって同様に遮蔽して、
ドレイン領域４２だけが比較的弱くドープした部分５３
（４２）を有するようにすることができる。
次いで、例えば、約３００ｎｍの厚さを有する酸化珪素
の絶縁層を半導体本体１の表面全体に堆積する。この絶
縁層を通常の方法で異方性エツチングにより再び除去し
、縁部部分４３をゲート電極３５の垂直縁部およびパタ
ーン１１の垂直縁部３６および３８に沿って残す。フィ
ールド絶縁体６のパターンの縁部、例えば縁部３７およ
び３９が十分にきり立っている場合には、この絶縁層の
絶縁部分はこれら縁部に沿って同様に維持される。簡単
にするため、かかる縁部は図面に示していない。
の絶縁層を半導体本体１の表面全体に堆積する。この絶
縁層を通常の方法で異方性エツチングにより再び除去し
、縁部部分４３をゲート電極３５の垂直縁部およびパタ
ーン１１の垂直縁部３６および３８に沿って残す。フィ
ールド絶縁体６のパターンの縁部、例えば縁部３７およ
び３９が十分にきり立っている場合には、この絶縁層の
絶縁部分はこれら縁部に沿って同様に維持される。簡単
にするため、かかる縁部は図面に示していない。
上述の処理の結果、大きさを減じられた開口１２および
４０が特に開口１２′ および４０′の領域で得られる
。
４０が特に開口１２′ および４０′の領域で得られる
。
得られた構造上にマスク層４４を設け、このマスク層は
、例えば、フォトレジストから成ることができ開口４０
を被覆する。このマスク層４４により、ドーパントを、
ソースおよびドレイン領域４１および４２または少なく
ともこれら４１および４２領域の高くドープした表面部
分に局部的にイオン注入する。
、例えば、フォトレジストから成ることができ開口４０
を被覆する。このマスク層４４により、ドーパントを、
ソースおよびドレイン領域４１および４２または少なく
ともこれら４１および４２領域の高くドープした表面部
分に局部的にイオン注入する。
同時に、バイポーラトランジスタのエミッタ領域１４（
第２電極領域）のためのドーパントをイオン注入する。
第２電極領域）のためのドーパントをイオン注入する。
この工程において、浅いコレクタ接点領域１５のための
ドーパントを供給することができる。例えば、砒素イオ
ンを約５ Ｘｌ０１５１／ ｃｍ”のドーズ量および約
４０ＫｅＶのイオン注入エネルギーでイオン注入する。
ドーパントを供給することができる。例えば、砒素イオ
ンを約５ Ｘｌ０１５１／ ｃｍ”のドーズ量および約
４０ＫｅＶのイオン注入エネルギーでイオン注入する。
この処理の後、層４４を除去する。
次のマスク層４５（第４Ａ、Ｂ図）によって、ソースお
よびドレイン領域４１および４２に関する開口および開
口１２を遮蔽することができ、ドーピング処理を行い、
この場合、ドーパントを開口４０に供給することができ
る。例えば、肛２イオンを硼素をイオン注入するのに使
用することができる。ドース量は約３ Ｘ１０’Ｊ／ｃ
ｍ” とすることができ、イオン注入エネルギーは、例
えば、約６５ＫｅＶである。
よびドレイン領域４１および４２に関する開口および開
口１２を遮蔽することができ、ドーピング処理を行い、
この場合、ドーパントを開口４０に供給することができ
る。例えば、肛２イオンを硼素をイオン注入するのに使
用することができる。ドース量は約３ Ｘ１０’Ｊ／ｃ
ｍ” とすることができ、イオン注入エネルギーは、例
えば、約６５ＫｅＶである。
このドーパントは更に高くドープしたベース接点領域４
６（９）を設けるのに役立つ。このドーピング処理中、
所要に応じて、ｐ型チャネルを有する電界効果トランジ
スタのソースおよびドレイン領域のためのドーパントを
半導体本体ｌに同様に供給することができる。このドー
ピング処理の後、層４５を除去する。また、このドーピ
ング処理中において、縁部部分４３を具えるパターン１
１をドーピングマスクとして使用し、パターン１１はド
ーピング開口４０の縁部を画成し第２電極領域１４に面
する。
６（９）を設けるのに役立つ。このドーピング処理中、
所要に応じて、ｐ型チャネルを有する電界効果トランジ
スタのソースおよびドレイン領域のためのドーパントを
半導体本体ｌに同様に供給することができる。このドー
ピング処理の後、層４５を除去する。また、このドーピ
ング処理中において、縁部部分４３を具えるパターン１
１をドーピングマスクとして使用し、パターン１１はド
ーピング開口４０の縁部を画成し第２電極領域１４に面
する。
次の処理は絶縁層１６を設けることにある（第５Ａ、Ｂ
図）。例えば、酸化珪素を約５００ｎｍの厚さで堆積す
る。好ましくは、層１６の厚さは１００〜１５０ｎｒｒ
ｌより薄くない。絶縁層１６は本発明の方法における第
２絶縁層を構成する。層１６を設けた後に、例えば、約
９２５°Ｃの温度で約１時間アニール処理を行う。この
処理により、所要に応じて、供給したドーパントを活性
化する。
図）。例えば、酸化珪素を約５００ｎｍの厚さで堆積す
る。好ましくは、層１６の厚さは１００〜１５０ｎｒｒ
ｌより薄くない。絶縁層１６は本発明の方法における第
２絶縁層を構成する。層１６を設けた後に、例えば、約
９２５°Ｃの温度で約１時間アニール処理を行う。この
処理により、所要に応じて、供給したドーパントを活性
化する。
マスク層４８を絶縁層１６上に設け、このマスク層は例
えば、フォトレジストから構成することができ、一方、
第２開口４９および５０をこのマスク層に設ける。本発
明の範囲内で、第２電極領域１４の上方に位置する第２
開口５０は特に重要である。この第２開口５０を、パタ
ーン１１の縁部３６から派生される第１開口１２の縁部
３６即ち、縁部部分４３により境界をつけられる第１開
口１２の部分が少なくとも一部分第２開口５０内に配置
されるように位置させる。
えば、フォトレジストから構成することができ、一方、
第２開口４９および５０をこのマスク層に設ける。本発
明の範囲内で、第２電極領域１４の上方に位置する第２
開口５０は特に重要である。この第２開口５０を、パタ
ーン１１の縁部３６から派生される第１開口１２の縁部
３６即ち、縁部部分４３により境界をつけられる第１開
口１２の部分が少なくとも一部分第２開口５０内に配置
されるように位置させる。
次いで、半導体本体１を異方性エツチング処理で処理し
、この処理で開口が第２絶縁層１６において得られるが
、また所要に応じて、開口４９および５０中に配置した
第１絶縁層３４の部分を除去する。
、この処理で開口が第２絶縁層１６において得られるが
、また所要に応じて、開口４９および５０中に配置した
第１絶縁層３４の部分を除去する。
特に、ゲート電極３５の上方に配置した開口４９のみを
図示しである。具体例において、この間口４９はトラン
ジスタのチャネル領域の上方でなく、トランジスタのそ
ばに示す断面図の外側でかつフィールド絶縁体６の上方
に位置する。開口５０の中で、第２絶縁層１６の縁部部
分１７（１６）を第１開口１２の縁部に沿って残す。
図示しである。具体例において、この間口４９はトラン
ジスタのチャネル領域の上方でなく、トランジスタのそ
ばに示す断面図の外側でかつフィールド絶縁体６の上方
に位置する。開口５０の中で、第２絶縁層１６の縁部部
分１７（１６）を第１開口１２の縁部に沿って残す。
記載した方法の変形において、開口１２および４０（第
３Ａ、Ｂ図）を得るエツチング処理に際してエツチング
を、これら開口１２および４０に位置する第１絶縁層３
４の部分が同様に除去されるような長時間続行する。こ
の場合、このエツチング処理に続く上述のドーピング処
理を適応するイオン注入エネルギーを用いて行うことが
できる。
３Ａ、Ｂ図）を得るエツチング処理に際してエツチング
を、これら開口１２および４０に位置する第１絶縁層３
４の部分が同様に除去されるような長時間続行する。こ
の場合、このエツチング処理に続く上述のドーピング処
理を適応するイオン注入エネルギーを用いて行うことが
できる。
第２絶縁層１６をエツチングした後に、マスク層４８を
除去することができ、好適な物質、例えば、アルミニウ
ムの導電層を設けることができる（第６Ａ、Ｂ図）。通
常の方法で、この導電層から、コレクタ領域３２，８．
１５の接続のための導電層１９、ヘース領域９，４６の
接続のための導電層２１、エミッタ領域１４の接続のた
めの導電層２２、ソース領域４１およびドレイン領域４
２の接続のための導電層５１およびゲート電極３５の接
続のための導電層５２を形成することができる。特に、
この結果は、エミッタ領域１４の接続のための導電層２
２がエミッタ領域１４の第２表面部分２３ （５）上に
位置し、該第２表面部分２３ （５）は縁部３６から派
生している第１開口１２の縁部が少なくとも第２開口５
０内に位置する領域で延び、実際には第１開口の縁部の
領域まで延びる。エミッタ領域１４の表面部分２３ （
５）は少なくともこの領域でドーピング開口１２と実際
に同じ大きさである。エミッタ領域１４のための接点開
口は通常の整列誤差を考慮することなくドーピング開口
１２から派生している。
除去することができ、好適な物質、例えば、アルミニウ
ムの導電層を設けることができる（第６Ａ、Ｂ図）。通
常の方法で、この導電層から、コレクタ領域３２，８．
１５の接続のための導電層１９、ヘース領域９，４６の
接続のための導電層２１、エミッタ領域１４の接続のた
めの導電層２２、ソース領域４１およびドレイン領域４
２の接続のための導電層５１およびゲート電極３５の接
続のための導電層５２を形成することができる。特に、
この結果は、エミッタ領域１４の接続のための導電層２
２がエミッタ領域１４の第２表面部分２３ （５）上に
位置し、該第２表面部分２３ （５）は縁部３６から派
生している第１開口１２の縁部が少なくとも第２開口５
０内に位置する領域で延び、実際には第１開口の縁部の
領域まで延びる。エミッタ領域１４の表面部分２３ （
５）は少なくともこの領域でドーピング開口１２と実際
に同じ大きさである。エミッタ領域１４のための接点開
口は通常の整列誤差を考慮することなくドーピング開口
１２から派生している。
本発明の方法を用いると、比較的浅い深さに位置するｐ
ｎ接合２４により第１電極またはベース領域９から分離
される極めて小さな第２電極またはエミッタ領域を使用
することが可能となる。設けられた縁部部分１７（１６
）は浅い深さに位置するこのｐｎ接合２４が表面５にお
いて導電層２２によって短絡されるのを防ぐ。
ｎ接合２４により第１電極またはベース領域９から分離
される極めて小さな第２電極またはエミッタ領域を使用
することが可能となる。設けられた縁部部分１７（１６
）は浅い深さに位置するこのｐｎ接合２４が表面５にお
いて導電層２２によって短絡されるのを防ぐ。
この例は好適例であり、この場合第２表面領域３２は第
２導電型であり、第１電極領域９は第１導電型で第２表
面領域３２に位置し第１ドーピング処理を行い第２導電
型の第２電極領域１４を第１導電型の第１電極領域９に
よって、第１電極領域９に隣接している第２導電型の第
２表面領域３２０部分から分離する。形成された他の面
子素子１４，９゜３２は垂直に構成されたバイポーラト
ランジスタである。
２導電型であり、第１電極領域９は第１導電型で第２表
面領域３２に位置し第１ドーピング処理を行い第２導電
型の第２電極領域１４を第１導電型の第１電極領域９に
よって、第１電極領域９に隣接している第２導電型の第
２表面領域３２０部分から分離する。形成された他の面
子素子１４，９゜３２は垂直に構成されたバイポーラト
ランジスタである。
また、第２電極領域１４は、横方向に構成されたバイポ
ーラトランジスタの主要な電極領域の１個とすることが
可能であり、第１電極領域はこのトランジスタの制御電
極領域（ベース領域）を構成する。特に最後に挙げた例
では、第１電極領域をエピタキシャル層の一部とするこ
とができ、所要に応じて、これを半導体本体の隣接部分
から分離することができる。
ーラトランジスタの主要な電極領域の１個とすることが
可能であり、第１電極領域はこのトランジスタの制御電
極領域（ベース領域）を構成する。特に最後に挙げた例
では、第１電極領域をエピタキシャル層の一部とするこ
とができ、所要に応じて、これを半導体本体の隣接部分
から分離することができる。
また、他の回路素子をアノード領域とカソード領域を有
するダイオードまたはｐｎ接合電界効果トランジスタと
することができ、第２電極領域は、例えばゲート電極を
構成する。
するダイオードまたはｐｎ接合電界効果トランジスタと
することができ、第２電極領域は、例えばゲート電極を
構成する。
好ましくは、導電材料のパターン１１の下方に配置した
第１絶縁層３４はゲート誘電体と実際に同じ厚さであり
、ゲート誘電体とともに同時に得られ、該誘電体は第１
表面領域３１から電界効果トランジスタ４１ 、３５
、４２のゲート電極３５を分離する。この絶縁層３４の
厚さは、例えば約２０〜５０ｎｍである。
第１絶縁層３４はゲート誘電体と実際に同じ厚さであり
、ゲート誘電体とともに同時に得られ、該誘電体は第１
表面領域３１から電界効果トランジスタ４１ 、３５
、４２のゲート電極３５を分離する。この絶縁層３４の
厚さは、例えば約２０〜５０ｎｍである。
耐熱性導電材料のパターンは導電パターン１１として都
合よく使用される。好ましくは、パターン１１は、チタ
ン、タンタル、タングステン、モリブデン、半導体材料
およびこれら材料の珪化物を有する群から選択した１種
以上の物質から形成される。
合よく使用される。好ましくは、パターン１１は、チタ
ン、タンタル、タングステン、モリブデン、半導体材料
およびこれら材料の珪化物を有する群から選択した１種
以上の物質から形成される。
例において、第２絶縁層１６の第２開口５０中の導電材
料のパターン１１は導電層２２に、直接導電的に接続さ
れる。しかし、変形例で述べたように例えば、窒化珪素
または酸化珪素を導電パターンｌｌ上に使用する場合、
および開口５０中のこの窒化物または酸化物層を除去し
ない場合は、パターン１１および導電層２２を互いに分
離する。かかる構造において、導電パターン１１は、絶
縁層１６の他の開口を介して好適に選定した領域（図示
せず）に導電接続体う具えることができ、この場合、窒
化物または酸化物層はもちろん除去される。例えば、導
電パターン１１を導電層２１にこの方法で接続すること
ができる。
料のパターン１１は導電層２２に、直接導電的に接続さ
れる。しかし、変形例で述べたように例えば、窒化珪素
または酸化珪素を導電パターンｌｌ上に使用する場合、
および開口５０中のこの窒化物または酸化物層を除去し
ない場合は、パターン１１および導電層２２を互いに分
離する。かかる構造において、導電パターン１１は、絶
縁層１６の他の開口を介して好適に選定した領域（図示
せず）に導電接続体う具えることができ、この場合、窒
化物または酸化物層はもちろん除去される。例えば、導
電パターン１１を導電層２１にこの方法で接続すること
ができる。
本発明は記載した例に限定されるものではない。
本発明の範囲内で、当業者には種々の変形が可能とがで
きる。更に、記載した導電型を逆にすることができ、他
の通常のドーパントを使用することができる。導電材料
として、例えば、オキシ窒化物も好適である。ゲート電
極のためおよびパターンに対して、半導体材料を用いる
場合には、これを任意にｎまたはｐ型のドーピングする
ことができ、一方、所要に応じて、更にそれを好適な珪
化物に全体的にまたは部分的に添加することができる。
きる。更に、記載した導電型を逆にすることができ、他
の通常のドーパントを使用することができる。導電材料
として、例えば、オキシ窒化物も好適である。ゲート電
極のためおよびパターンに対して、半導体材料を用いる
場合には、これを任意にｎまたはｐ型のドーピングする
ことができ、一方、所要に応じて、更にそれを好適な珪
化物に全体的にまたは部分的に添加することができる。
通常の方法で若干の半導体装置を半導体ウェファに同時
に形成し、次いで、該ウェファを別々の半導体本体１に
細分することができる。次いで、半導体装置を従来の容
器に収容して通常の方法で完成することができる。
に形成し、次いで、該ウェファを別々の半導体本体１に
細分することができる。次いで、半導体装置を従来の容
器に収容して通常の方法で完成することができる。
第１Ａおよび１８図は第１の製造工程中の半導体装置の
種々の部分の断面図、 第２Ａおよび２Ｂ図は夫々、第１Ａおよび１８図に示す
部分の平面図、 第３Ａおよび３Ｂ図〜第６Ａおよび６Ｂ図は製造の工程
におけるこれら部分の断面図である。 １・・・半導体 ２・・・基板領域（Ｐ型）
５・・・半導体の表面 ６・・・フィールド絶縁体
８・・・深い接点領域（コレクタ接点領域）９・・・Ｐ
型ベース領域（第１電極領域、第１導電型）１０ （５
）・・・表面５の第１部分 １１・・・導電材料のパターン １２′、４０ ′・・・開口 １２・・・第１開口（ドーピング開口）１４・・・エミ
ッタ領域（第２電極領域）１５・・・浅いコレクタ接点
領域 １６・・・第２絶縁層 １９、２１．２２．５Ｌ ５２・・・導電層２３（５）
・・・１４の第２表面部分 ２４・・・ｐｎ接合 ３１・・・第１表面領域（Ｐ型） ３２・・・第２表面領域（コレクク領域、第２導電型（
ｎ型））３３・・・Ｐ型チャネルストッパー領域３４・
・・第１絶縁層 ３５・・・ゲート電極３６、３
７・・・開口１２′の縁部 ３８、３９・・・開口４０′の縁部 ４０・・・ドーピング開口 ４１・・・ソース領域４
２・・・ドレイン領域 ４４．４５．４８・・・マ
スク層４６・・・ベース領域 ４６ （９）・・・更に高くドープしたベース接点領域
４９、５０・・・第２開口 ５３（４１）、 ５３（４２）・・・ 比較的弱くドー
プした部分手 続 補 正 書 昭和６２年 ６月１６日 特許庁長官 黒 １） 明 雄 殿１、事件の
表示 昭和６２年特許願第７０５１５号 ２、発明の名称 集積回路の製造方法 ３、補正をする者 ６、補正の内容（別紙の通り） 図面中第６Ａ図を別紙訂正図の通りに訂正する。 （訂正）明 細 書 １、発明の名称 集積回路の製造方法２、特許請求の
範囲 １、第１および第２表面領域が隣接する表面を有する半
導体本体を具える集積回路であって、前記の第１表面領
域は第１導電型であって絶縁ゲートと第２導電型のソー
スおよびドレイン領域とを有する少なくとも１個の電界
効果トランジスタを設けるためのものであり、前記第２
表面領域は、前記の表面に隣接しこの表面の第１表面部
分を占める第１電極領域と、前記の第１表面部分内で前
記表面に隣接し前記の第１電極領域の導電型とは逆の導
電型を有する第２電極領域とを有する少ん点上１個の他
ｐ回路素子を設けるためのものである集積回路の製造方
法であって、前記の第１電極領域の少なくとも一部分の
上方で、既に存在する第１絶縁層上に導電材料のパター
ンを電界効果トランジスタのゲート電極と同時に設け、
このパターンにより、前記の第２電極領川− 域に対するドーパントを設けるための第１ドーピング処
理に用いるべき第１開口の縁部の少なくとも第１部分を
画成し、灸■第１皿旦にＪ′胃する一己の １ の
−＼を、人丸、前記の第１ドーピング処理に走包、前記
の第２電極領域と電界効果トランジスタの前記のソース
およびドレイン領域とに対し同時にドーパントを設け、
前記パターン上および前記の第１開口内に絶縁材料より
成る第２絶縁層を設け、この第２絶縁層を、第２開口を
有するマスク層を用いて局部的に除去し、前記の第２電
極領域の表面である第２表面部分上に位置しこの第２電
極領域を電気接続する導′電層を設けるようにする集積
回路の製造方法において、前記の第２絶縁層を局部的に
除去する工程に際し、前記の第２電極領域の上方に第２
開口を位置させて前記の第１開口の縁部の前記の第１部
分が少なくとも部分的にこの第２開口内に位置するよう
にし、前記第２絶縁層を局部的に除去するこの工程を、
前記の第２の開口内に位置する前記パターンの縁部の部
分に沿って位置する前記の第２絶縁層の縁部部分が前記
の第１開口内で除去され肚ように異方性エツチングによ
り行い、その後前記の第２表面部分が実屓−的、に、前
記の第１開口の縁部が前記の第２開口内に位置する領域
でこの第１開口の縁部まで延在するように前記の導電層
を設けることを特徴とする集積回路の製造方法。 ２、前記の第２表皿領域を第２導電型とし、前記の第１
電極領域を第１導電型とし工煎記の第２表面領域に位置
させ、前記の第１ドーピング処理を、第２導電型の第２
電極領域が第１導電型の第１電極領域員よりこの第１電
極領域に隣接する第２導電型の第２表面領域の部分から
分離されるように行う特許請求の範囲第１項記載の製造
方法。 ３、 電界効果トランジスタのゲートを前記の第１表面
領域から分離するために、前記の第１絶縁層と同時に他
の絶縁層を設ける特許請求の範囲 の範囲第１または２項に記載の製造方法。 ４． 前記の導電材料のパターンとして耐熱材料のパタ
ーンを用いる特許請求の範囲第１． ２または３項のい
ずれか１つの項に記載の製造方法。 ５、前記導電材料のパターンとしてチタン、タンタル、
モリブデン、タングステン、半導体材料およびこれらの
材料の珪化物を有する群から選択した１種以上の材料を
もって形成されるパターンを用いることを特徴とする特
許請求の範囲第１，２または３項のいずれか１つの項に
記載の製造方法。 ３、発明の詳細な説明 本発明は、第１および第２表面領域が隣接する表面を有
する半導体本体を具える集積回路であって、前記の第１
表面領域は第１導電型であって絶縁ゲートと第２導電型
のソースおよびドレイン領域とを有する少なくとも１個
の電界効果トランジスタを設けるためのものであり、前
記第２表面領域は、前記の表面に隣接しこの表面の第１
表面部分を占める第１電極領域と、前記の第１表面部分
内で前記の表面に隣接し前記の第１電極領域の導電型と
は逆の導電型を有する第２電極領域とを有する少くとも
１個の他の回路素子を設けるためのものである集積回路
の製造方法であって、前記の第１電極領域の少なくとも
一部分の上方で、既に存在する第１絶縁層上に導電材料
のパターンを電界効果トランジスタのゲート電極と同時
に設け、このパターンにより、前記の第２電極領域に対
するドーパントを設けるための第１ドーピング処理に用
いるべき第１開口の縁部の少なくとも第１部分を画成し
、この第１開口内に位置する前記の第１絶縁層を除去し
、前記の第１ドーピング処理により、前記の第２電極領
域と電界効果トランジスタの前記のソースおよびドレイ
ン領域とに対し同時にドーバン１−を設け、前記パター
ン上および前記の第１開口内に絶縁材料より成る第２絶
縁層を設け、この第２絶縁層を、第２開口を有するマス
ク層を用いて局部的に除去し、前記の第２電極領域の表
面である第２表面部分上に位置しこの第２電極領域を電
気接続する導電層を設けるようにする集積回路の製造方
法に関するものである。 かかる方法は、西独国特許出願公開（ＤＥ −Ａ）第３
０２３６１６号明細書から知られており、これは１９８
１年１月２２日に出願公開されている。この場合、電界
効果トランジスタ以外にラテラルバイポーラトランジス
タが形成され、これのヘース領域は第１電極領域を構成
しエミッタ領域は第２電極領域を構成する一方で、エミ
ッタ領域とコレクタ領域の間に位置するヘース領域部分
は絶縁層上に位置する導電パターンで被覆されており、
この導電パターンは環状のエミッタ領域を包囲しており
、エミッタ領域の電気接続部に接続することができる。 この導電パターンは表面における電荷キャリヤかヘース
領域の下側部分で再結合するのを減少させる作用をする
。バイポーラトランジスタはこのように、エミッタ領域
およびコレクタ領域の電気接続部を比較的小さな相対距
離で設は得るもこれと同時に導電層を前記のヘース領域
部分の上方に形成し得るように製造されている。この構
造では、＝６− エミッタおよび／またはコレクタ接続部かヘース領域の
上方に配置された導電パターンに重なることができると
いう事実のために、面積を節約することができる。 本発明の目的は、特に、電界効果トランジスタと、バイ
ポーラ回路素子、特に、バイポーラトランジスタとを具
えた集積回路の製造に際して比較的小さな電極領域をこ
れらバイポーラ回路素子に使用することができる方法を
提供することにある。 バイポーラ回路素子における比較的小さな電極領域を形
成する既知の方法では、まず最初に絶縁層の開口を、半
導体本体中の関連の小さな電極領域に対するドーパント
を与えるためのドーピング開口として使用し、次いで、
導電層の形態で設けたこの電極領域に対する電気接続部
をこの電極領域に接続するための接点開口としても使用
している。この場合、ドーピング開口に対する通常の位
置決め誤差は接点開口を設ける場合に考慮する必要がな
い。この方法は、例えば、いわゆる［ウォッシュドアウ
ト（Ｗａｓｈｅｄ−ｏｕｔ） Ｊエミッタに使用される
。 電界効果トランジスタを有する集積回路の製造に最も頻
繁に使用する方法においては、ゲート電極は、ソースお
よびドレイン領域に対するドーパントを供給する際のマ
スクとして使用される。後の処理工程では、接点開口が
、マスクによりソースおよびドレイン領域の上方に設け
られる。また、これら集積回路が、ソースおよびドレイ
ン領域と同時に設けられる電極領域を有するバイポーラ
回路素子をも有する場合には、この回路素子においても
、接点開口に対するパターンを関連の電極領域に対して
位置決めする必要がある。従って、「ウラシュドアウト
」エミッタを用いた上述した方法は、この処理に使用す
るのに適していない。 「ウォッシュドアウト」エミッタを用いた上述した方法
の他の欠点は、集積回路の寸法が小さくなり、従って電
極領域が浅くなるので、関連の電極領域を制限するｐｎ
接合が、電極領域の電気接続部より接点開口内で短絡す
るおそれが増大するということである。かかる短絡は、
特に、ドーピング処理後で電気接続部を形成する前にド
ーピング開口を清浄にする必要があるという事実による
ものである。また、ドーピング開口の縁部も、この清浄
またはウオツシング工程中にわずかにエツチングされる
ことは実際回避し易いことである。 従って、本発明の更に他の目的は、比較的小さな電極領
域の使用に関連する上述の欠点を少なくとも著しく低減
することにある。 本発明は特に、バイポーラトランジスタのようなバイポ
ーラ回路素子におけるソースおよびドレイン領域に対し
ドーピングを行う工程中、ゲート電極が通常のようにマ
スクとして用いられる方法においても必要な個所で接点
開口を形成するための位置決め誤差を実際になくすこと
ができるという事実の認識のもとになしたものである。 本発明において、序文に記載した種類の方法は、前記の
第２絶縁層を局部的に除去する工程に際し、前記の第２
電極領域の上方に第２開口を位置させて前記の第１開口
の縁部の前記の第１部分が少なくとも部分的にこの第２
開口内に位置するようにし、前記第２絶縁層を局部的に
除去するこの工程を、前記の第２の開口内に位置する前
記パターンの縁部の部分に沿って位置する前記の第２絶
縁層の縁部部分が前記の第１開口内で除去されないよう
に異方性エツチングにより行い、その後前記の第２表面
部分が実際に、前記の第１開口の縁部が前記の第２開口
内に位置する領域でこの第１開口の縁部まで延在するよ
うに前記の導電層を設けることを特徴とする。 この本発明の方法においては、電界効果トランジスタの
ゲート電極を形成すると同じ処理工程で、第１電極領域
から絶縁層により分離される導電パターンが、主として
バイポーラ回路素子である他の回路素子に設けられる。 この導電パターンは、必要な個所で第２電極領域を設け
るためのドーピング開口の境界の一部または全体を画成
するのに使用される。ドーピング処理を行った後、堆積
した絶縁層を、この絶縁層の縁部が前記の境界に沿って
残るように異方性エツチングにより局部的に除去するこ
とにより、第２電極領域に対する接点開口を前記の導電
パターンより画成されたドーピング開口の境界を基に形
成する。従って、即ち、接点開口をドーピング開口を基
に形成するという事実のために、この接点開口の場合、
ドーピング開口に対する位置決め誤差を考慮する必要が
なくなる。更に、接点開口がドーピング開口よりも小く
なるという利点が得られる。従って、極めて浅い深さに
あるｐｉ接合も、第２電極領域に対する導電接続部を設
ける際に満足に表面安定化状態に維持される。 第２表面部分が第１開口の縁部まで実質的に延在する限
り、接点開口はドーピング開口と実質的に同じ大きさで
ある。ここに、「実質的に同じ大きさ」とは、通常の位
置決め誤差を考慮することなく接点開口をドーピング開
口の縁部の関連部分を基に形成するということを意味す
る。 本発明の方法の特定の好適例においては、前記の第２表
面領域を第２導電型とし、前記の第１電極領域を第１導
電型として、前記の第２表面領域に位置させ、前記の第
１ドーピング処理を、第２導電型の第２電極領域が第１
導電型の第１電極領域によりこの第１電極領域に隣接す
る第２導電型の第２表面領域の部分から分離されるよう
に行う。 このようにして得た構造では垂直に構成したバイポーラ
トランジスタを他の回路素子として構成することができ
る。 前記の第１絶縁層は、電解効果トランジスタのゲート電
極を前記の第１表面領域から分離するための他の絶縁層
と同時に設けるのが有利である。 このようにすることにより、第１絶縁層を、集積回路の
製造に際して追加の処理工程を必要とすることなく得る
ことができる。 本発明の方法の他の好適例は、耐熱材料のパターンを導
電パターンとして使用することを特徴とする。 好ましくは、導電パターンは、チタン、クンタル、タン
グステン、モリブデン、半導体材料およびこれら材料の
珪化物を有する群から選択した１種以上の材料から形成
する。 さらに、本発明は、本発明の方法によって製造した半導
体装置に関するものである。 本発明を図面を参照しつつ実施例により更に詳細に説明
する。 図示する例は、絶縁ケートを有する電界効果トランジス
タ（このトランジスタはｎ型チャネルまたはｐ型チャネ
ルを有することができる）およびパーティカル構造を有
する１個以−トのバイポーラトランジスタを具えた集積
回路である。明瞭にするために、第１Ａ、Ｂ〜６Ａ、８
図夫々にｎ型チャネルを有する電界効果トランジスタお
よびパーティカルｎｐｎ ）ランジスタのみを示し、
各々の場合、図を２個の部分ＡとＢに分け、それらは同
じ共通の半導体本体１０種々の部分を示す。Ａ部分はバ
イポーラトランジスタ、Ｂ部分は電界効果トランジスタ
に関するものである。 第１Ａ、Ｂ図は半導体本体１を示し、この半導体本体は
例えば、ｐ型の珪素基板または基板領域２を有し、通常
の方法で設けた適切に選定したドーピング濃度分布を有
する１個以上のｎ型表面領域３２を具える。表面領域３
２ば、例えば、イオン注入により得ることができるが、
所要に応じて、まずドーピングの一部を基板に施し、し
かる後ｐ型のエピタキシャル層を成長させることができ
、次いで、図示せぬエピタキシャル層において、半導体
本体１の表面５を介して更に他のドーピングを施すこと
ができる。 ｎ型表面領域３２以外に、基板２のｐ型表面領域３１の
ドーピング濃度分布を、例えば通常の方法でイオン注入
により、形成すべき回路素子および所望の電気的性質に
応用することができる。 更に、半導体本体１に通常の方法で、深い接点領域８．
ｐ型チャネルストッパー領域３３およびフィールド
絶縁体６のパターンを設けることができる。後者のパタ
ーンを例えば、半導体本体の局部的な酸化により得るこ
とができる。この場合、パターンは酸化珪素から成る。 フィールド絶縁体の他の従来の形態は例えば、充填され
た溝であり、これも同様に使用できる。フィールド絶縁
体６はトランジスタが形成されるべき活性領域を表面５
において限定する。例えば、半導体本体１は絶縁ゲート
電極およびｐ型チャネルを有する１個以上の電界効果ト
ランジスタを従来の方法で設けるべき１個以上のｎ型表
面領域３２を有することができる（図示ゼず）。電界効
果トランジスタを設けるべき表面領域３２では、深い接
点領域８を省略することができる。 活性領域において表面５は絶縁層３４を具え、この層は
電界効果トランジスタのゲート電極用の誘電体層として
使用するのに適する。例えば、層３４は半導体本体１の
熱酸化により得られる。層３４の厚さは、例えば、２５
〜５０ｎｍとすることができる。 次いで、フォトラッカーマスク（図示せず）によって、
ｐ型ベース領域９（第１電極領域）のためのドーパント
を表面領域３２の一部分にイオン注入する。 好ましいドーズ量は、例えば、約Ｉ Ｘｌ０１４硼素原
子／ ｃ＋ｎ ２である。イオン注入エネルギーは、例
えば、約３ＱＫｅＶである。ヘース領域９は表面５の第
１部分１０（５）を占める。次いで、例えば、多結晶質
または非晶質珪素またはチタン、タンタル、モリブデン
またはタングステンの導電層を設ける。 導電層として珪素層を使用する場合には、この層を堆積
中またはその後に、通常の方法で例えば、ＰＨ３によっ
てドープすることができる。 かかる珪素層の厚さは、例えば５００ｒ＋ｎ＋である。 また、この層からゲート電極３５以外に導電材料のパタ
ーン１１をも形成し、該パターンはすでに存在する第１
絶縁層３４上でベース領域９の上方に配置する。パター
ン１１は、開口１２′ の縁部３６ 、３７の少なくと
も第１部分３６を画成する（第２Ａ、Ｂ図も参照のこと
）。開口１２′ の縁部３６ 、３７の残りの部分３７
は、例えば、フィールド絶縁体６のパターンの縁部の部
分と実際に一致する。開口１２′ はパターン１１によ
って全体的に画成することもできる。この場合、パター
ン１１は、例えば、環状または少なくとも閉図形であり
、縁部３６はベース領域の上方のフィールド絶縁体６の
パターンの縁部からある距離で周囲全体に位置する。 本例において、パターン１１はまた他の開口４０′の縁
部３Ｂ 、 ３９の部分３８を画成し、該開口は開口１
２′の側方の第１表面部分１０（５）の上方に配置する
。この縁部３８ 、３９の残りの部分３９はフィールド
絶縁体６のパターンの縁部の一部分と実際に一致する。 他の絶縁層を導電層上に設け、次いでこの絶縁層を導電
層と同時にパターン化する場合には、ゲート電極３５お
よびパターン１１は上側部で絶縁層（図示せず）で被覆
される。この絶縁層は、例えば、窒化珪素または酸化窒
素を有することができる。 ゲート電極３５およびパターン１１を得た後、電界効果
トランジスタのソースおよびドレイン領域４１および４
２のためのドーピングを好ましくは表面領域３１に局部
的に施す（第３Ａ、Ｂ図）。例えば、燐を約１×１０１
３／Ｃｍ２のドーズ量および約６０ＫｅＶのイオン注入
エネルギーでイオン注入することができる。このドーピ
ング処理はソース領域４１およびドレイン領域４２の比
較的弱くドープされた部分５３を提供する。このドーピ
ング処理中、ソース領域４１を意図する表面５の部分を
マスク層（図示せず）によって遮蔽して、ドレイン領域
４２だけが比較的弱くトープした部分５３ （４２）を
有するようにすることもできる。 次いで、例えば、約３００ｎｍの厚さを有する酸化珪素
の絶縁層を半導体本体１の表面全体に堆積する。この絶
縁層を通常の方法で異方性エツチングにより再び除去し
、縁部部分４３をゲート電極３５の垂直縁部およびパタ
ーン１１の垂直縁部３６および３８に沿って残す。フィ
ールド絶縁体６のパターンの縁部、例えば縁部３７およ
び３９が十分にきり立っている場合には、この絶縁層の
縁部部分はこれら縁部に沿って同様に維持される。簡単
にするため、かかる縁部部分は図面に示していない。 上述の処理の結果、大きさを減じられた開口１２および
４０が特に開口１２′ および４０′ の領域で得られ
る。 得られた構造上にマスク層４４を設け、このマスク層は
、例えば、フォトレジストから成ることができ開口４０
を被覆する。このマスク層４４により、ドーパントを、
ソースおよびドレイン領域４１および４２または少なく
ともこれら４１および４２Ｍ域の高ドープ表面部分に局
部的にイオン注入する。同時に、バイポーラトランジス
タのエミッタ領域１４（第２電極領域）のためのドーパ
ントをイオン注入する。この工程において、浅いコレク
ク接点領域１５のためのドーパントを供給することがで
きる。 例えば、砒素イオンを約５ Ｘｌ０Ｉ５／ ｃｍ”のド
ーズ量および約４０ＫｅＶのイオン注入エネルギーでイ
オン注入する。この処理の後、層４４を除去する。 次のマスク層４５（第４Ａ、Ｂ図）によって、ソースお
よびドレイン領域４１および４２に関する開口および開
口１２を遮蔽することができ、ドーピング処理を行い、
この場合、ドーパントを開口４０に供給することができ
る。例えば、ＢＰ２イオンを硼素をイオン注入するのに
使用することができる。ドーズ量は約３ Ｘｌ０１５／
ｃｍ２とすることができ、イオン注入エネルギーは、
例えば、約６５ＫｅＶである。 このドーパントは更に高くドープしたベース接点領域４
６ （９）を設けるのに役立つ。このドーピング処理中
、所要に応じて、ｐ型チャネルを有する電界効果トラン
ジスタのソースおよびドレイン領域のためのドーパント
を半導体本体１に同様に供給することができる。このド
ーピング処理の後、層４５を除去する。また、このドー
ピング処理中において、縁部部分４３を具えるパターン
１１がドーピングマスクとして使用され、このパターン
１１が第２電極領域１４に面する側のドーピング開口４
０の縁部を画成する。 次の処理は絶縁層１６を設けることにある（第５Ａ、Ｂ
図）。例えば、酸化珪素を約５００ｔ＋ｍの厚さで堆積
する。好ましくは、層１６の厚さは１００〜１５０ｎｍ
より薄くない。絶縁層１６は本発明の方法における第２
絶縁層を構成する。層１６を設けた後に、例えば、約９
２５°Ｃの温度で約１時間アニール処理を行う。この処
理により、所要に応じて、供給したドーパントを活性化
する。 マスク層４８を絶縁層１６上に設け、このマスク層は例
えば、フォトレジストから構成することができ、一方、
第２開口４９および５０をこのマスク層に設ける。本発
明の範囲内で、第２電極領域１４の上方に位置する第２
開口５０は特に重要である。この第２開口５０を、パタ
ーン１１の縁部３６を基に得られる第１開口１２の縁部
即ち、縁部部分４３により境界をつけられる第１開口１
２の部分が少なくとも一部分第２開口５０内に配置され
るように位置させる。 次いで、半導体本体１を異方性エツチング処理で処理し
、この処理で開口が第２絶縁層１６において得られるが
、また所要に応じて、開口４９および５０中に配置した
第１絶縁層３４の部分を除去する。 特に、ゲート電極３５の上方に配置した開口４９のみを
図示しである。具体例において、この間口４９はその殆
どがトランジスタのチャネル領域の上方でなく、トラン
ジスタの側方外部のフィールド絶縁体６の上方に位置す
る。開口５０の中で、第２絶縁層１６の縁部部分１７（
１６）を第１開口１２の縁部に沿って残す。 記載した方法の変形において、開口１２および４０（第
３Ａ、Ｂ図）を得るエツチング処理に際してエツチング
を、これら開口１２および４０に位置する第１絶縁層３
４の部分が同様に除去されるような長時間続行する。こ
の場合、このエツチング処理に続く上述のドーピング処
理、を適応するイオン注入エネルギーを用いて行うこと
ができる。 第２絶縁層１６をエツチングした後に、マスク層４８を
除去することができ、好適な材料、例えば、アルミニウ
ムの導電層を設けることができる（第６Ａ、Ｂ図）。通
常の方法で、この導電層から、コレクタ領域３２，８．
１５の接続のための導電層１９、ヘース領域９，４６の
接続のための導電層２１、エミッタ領域１４の接続のた
めの導電層２２、ソース領域４１およびドレイン領域４
２の接続のための導電層５１およびゲート電極３５の接
続のための導電層５２を形成することができる。特に、
この結果、エミッタ領域１４の接続のための導電層２２
がエミッタ領域１４の第２表面部分２３ （５）上に位
置し、該第２表面部分２３ （５）は縁部３６に基づい
て得られる第１開口１２の縁部が少なくとも第２開口５
０内に位置する領域で実質的に第１開口の縁部まで延び
る。エミッタ領域１４の表面部分２３ （５）は少なく
ともこの領域でドーピング開口１２と実質的に同じ大き
さである。 エミッタ領域１４のための接点開口は通常の位置決め誤
差を考慮することなくドーピング開口１２に基づいて得
られる。 本発明の方法を用いると、比較的浅い深さに位置するｐ
ｎ接合２４により第１電極またはヘース領域９から分離
される極めて小さな第２電極またはエミッタ領域を使用
することが可能となる。設けられた縁部部分１７ （１
６）は浅い深さに位置するこのｐｎ接合２４が表面５に
おいて導電層２２によって短絡されるのを防ぐ。 この例は好適例であり、この場合第２表面領域３２は第
２導電型であり、第１電極領域９は第１導電型で第２表
面領域３２に位置し、第１ドーピング処理は、第２導電
型の第２電極領域１４が第１導電型の第１電極領域９に
よって、第１電極領域９に隣接している第２導電型の第
２表面領域３２の部分から分離されるように行なってい
る。形成された他の面子素子１４． ９．３２はバーチ
カル構造のバイポーラトランジスタである。 また、第２電極領域１４は、ラテラル構造のハイ−２３
＝ ポーラトランジスタの主電極領域の１個とすることが可
能であり、第１電極領域はこのトランジスタの制御電極
領域（ヘース領域）を構成する。特に最後に挙げた例で
は、第１電極領域をエピタキシャル層の一部とすること
ができ、所要に応じて、これを半導体本体の隣接部分・
から分離することができる。 また、他の回路素子をアノード領域とカソード領域を有
するダイオードまたはｐｎ接合電界効果トランジスタと
することができ、第２電極領域は、例えばゲート電極を
構成する。 好ましくは、導電材料のパターン１１の下方に配置した
第１絶縁１３４はゲート誘電体と実際に同じ厚さであり
、ゲート誘電体とともに同時に得られ、該誘電体は第１
表面領域３１から電界効果トランジスタ４１ 、３５
、４２のゲート電極３５を分離する。この絶縁層３４の
厚さは、例えば約２０〜５０ｎｍである。 耐熱性導電材料のパターンは導電パターン１１として都
合よく使用される。好ましくは、パターン１１は、チタ
ン、タンタル、タングステン、モリブデン、半導体材料
およびこれら材料の珪化物を有する群から選択した１種
以上の物質から形成される。 例において、第２絶縁層１６の第２開口５０中の導電材
料のパターン１１は導電層２２に、直接導電的に接続さ
れる。しかし、変形例で述べたように例えば、窒化珪素
または酸化珪素を導電パターン１１上に使用する場合、
および開口５０中のこの窒化物または酸化物層を除去し
ない場合は、パターン１１および導電層２２を互いに分
離する。かかる構造において、導電パターン１１には、
好適に選定した領域（図示せず）で窒化物または酸化物
を除去して得られた絶縁［１６の他の開口を介して導電
接続体を設けることができる。例えば、導電パターン１
１を導電層２１にこの方法で接続することができる。 本発明は記載した例に限定されるものではない。 本発明の範囲内で、当業者には種々の変形が可能とがで
き、他の通常のドーパントを使用することができる。導
電材料として、例えば、オキシ窒化物も好適である。ゲ
ート電極のためおよびパターンに対して、半導体材料を
用いる場合には、これを任意にｎまたはｐ型のドーピン
グすることができ、一方、所要に応じて、更にそれを好
適な珪化物に全体的にまたは部分的に添加することがで
きる。通常の方法で若干の半導体装置を半導体ウェファ
に同時に形成し、次いで、該ウェファを別々の半導体本
体１に細分することができる。次いで、半導体装置を従
来の容器に収容して通常の方法で完成することができる
。 ４、図面の簡単な説明 第１Ａおよび１８図は第１の製造工程中の半導体装置の
種々の部分の断面図、 第２Ａおよび２Ｂ図は夫々、第１Ａおよび１８図に示す
部分の平面図、 第３Ａおよび３Ｂ図〜第６Ａおよび６Ｂ図は製造の工程
におけるこれら部分の断面図である。 １・・・半導体 ２・・・基板領域（Ｐ型）
５・・・半導体の表面 ６・・・フィールド絶縁体
８・・・深い接点領域（コレクタ接点領域）９・・・Ｐ
型ベース領域（第１電極領域、第１導電型）１０（５）
・・・表面５の第１部分 １１・・・導電材料のパターン １２’ 、４０ ′ ・・・開口 １２・・・第１開口（ドーピング開口）１４・・・エミ
ッタ領域（第２電極領域）１５・・・浅いコレクタ接点
領域 １６・・・第２絶縁層 １９、２Ｌ ２２．５１．５２・・・導電層２３ （５
）・・・１４の第２表面部分２４・・・ｐｎ接合 ３１・・・第１表面領域（Ｐ型） ３２・・・第２表面領域（コレクタ領域、第２導電型（
ｎ型））３３・・・ｐ型チャネルストッパー領域３４・
・・第１絶縁層 ３５・・・ゲート電極３６、３
７・・・開口１２′ の縁部 ３８、３９・・・開口４０′の縁部 ４０・・・ドーピング開口 ４１・・・ソース領域２
７一 ４２・・・ドレイン領域 ４４．４５．４８・・・
マスク層４６・・・ベース領域 ４６（９）・・・更に高くドープしたベース接点領域４
９、５０・・・第２開口 ５３（４１）、 ５３（４２）・・・ 比較的弱くトー
プした部分−２８＝ く ■
種々の部分の断面図、 第２Ａおよび２Ｂ図は夫々、第１Ａおよび１８図に示す
部分の平面図、 第３Ａおよび３Ｂ図〜第６Ａおよび６Ｂ図は製造の工程
におけるこれら部分の断面図である。 １・・・半導体 ２・・・基板領域（Ｐ型）
５・・・半導体の表面 ６・・・フィールド絶縁体
８・・・深い接点領域（コレクタ接点領域）９・・・Ｐ
型ベース領域（第１電極領域、第１導電型）１０ （５
）・・・表面５の第１部分 １１・・・導電材料のパターン １２′、４０ ′・・・開口 １２・・・第１開口（ドーピング開口）１４・・・エミ
ッタ領域（第２電極領域）１５・・・浅いコレクタ接点
領域 １６・・・第２絶縁層 １９、２１．２２．５Ｌ ５２・・・導電層２３（５）
・・・１４の第２表面部分 ２４・・・ｐｎ接合 ３１・・・第１表面領域（Ｐ型） ３２・・・第２表面領域（コレクク領域、第２導電型（
ｎ型））３３・・・Ｐ型チャネルストッパー領域３４・
・・第１絶縁層 ３５・・・ゲート電極３６、３
７・・・開口１２′の縁部 ３８、３９・・・開口４０′の縁部 ４０・・・ドーピング開口 ４１・・・ソース領域４
２・・・ドレイン領域 ４４．４５．４８・・・マ
スク層４６・・・ベース領域 ４６ （９）・・・更に高くドープしたベース接点領域
４９、５０・・・第２開口 ５３（４１）、 ５３（４２）・・・ 比較的弱くドー
プした部分手 続 補 正 書 昭和６２年 ６月１６日 特許庁長官 黒 １） 明 雄 殿１、事件の
表示 昭和６２年特許願第７０５１５号 ２、発明の名称 集積回路の製造方法 ３、補正をする者 ６、補正の内容（別紙の通り） 図面中第６Ａ図を別紙訂正図の通りに訂正する。 （訂正）明 細 書 １、発明の名称 集積回路の製造方法２、特許請求の
範囲 １、第１および第２表面領域が隣接する表面を有する半
導体本体を具える集積回路であって、前記の第１表面領
域は第１導電型であって絶縁ゲートと第２導電型のソー
スおよびドレイン領域とを有する少なくとも１個の電界
効果トランジスタを設けるためのものであり、前記第２
表面領域は、前記の表面に隣接しこの表面の第１表面部
分を占める第１電極領域と、前記の第１表面部分内で前
記表面に隣接し前記の第１電極領域の導電型とは逆の導
電型を有する第２電極領域とを有する少ん点上１個の他
ｐ回路素子を設けるためのものである集積回路の製造方
法であって、前記の第１電極領域の少なくとも一部分の
上方で、既に存在する第１絶縁層上に導電材料のパター
ンを電界効果トランジスタのゲート電極と同時に設け、
このパターンにより、前記の第２電極領川− 域に対するドーパントを設けるための第１ドーピング処
理に用いるべき第１開口の縁部の少なくとも第１部分を
画成し、灸■第１皿旦にＪ′胃する一己の １ の
−＼を、人丸、前記の第１ドーピング処理に走包、前記
の第２電極領域と電界効果トランジスタの前記のソース
およびドレイン領域とに対し同時にドーパントを設け、
前記パターン上および前記の第１開口内に絶縁材料より
成る第２絶縁層を設け、この第２絶縁層を、第２開口を
有するマスク層を用いて局部的に除去し、前記の第２電
極領域の表面である第２表面部分上に位置しこの第２電
極領域を電気接続する導′電層を設けるようにする集積
回路の製造方法において、前記の第２絶縁層を局部的に
除去する工程に際し、前記の第２電極領域の上方に第２
開口を位置させて前記の第１開口の縁部の前記の第１部
分が少なくとも部分的にこの第２開口内に位置するよう
にし、前記第２絶縁層を局部的に除去するこの工程を、
前記の第２の開口内に位置する前記パターンの縁部の部
分に沿って位置する前記の第２絶縁層の縁部部分が前記
の第１開口内で除去され肚ように異方性エツチングによ
り行い、その後前記の第２表面部分が実屓−的、に、前
記の第１開口の縁部が前記の第２開口内に位置する領域
でこの第１開口の縁部まで延在するように前記の導電層
を設けることを特徴とする集積回路の製造方法。 ２、前記の第２表皿領域を第２導電型とし、前記の第１
電極領域を第１導電型とし工煎記の第２表面領域に位置
させ、前記の第１ドーピング処理を、第２導電型の第２
電極領域が第１導電型の第１電極領域員よりこの第１電
極領域に隣接する第２導電型の第２表面領域の部分から
分離されるように行う特許請求の範囲第１項記載の製造
方法。 ３、 電界効果トランジスタのゲートを前記の第１表面
領域から分離するために、前記の第１絶縁層と同時に他
の絶縁層を設ける特許請求の範囲 の範囲第１または２項に記載の製造方法。 ４． 前記の導電材料のパターンとして耐熱材料のパタ
ーンを用いる特許請求の範囲第１． ２または３項のい
ずれか１つの項に記載の製造方法。 ５、前記導電材料のパターンとしてチタン、タンタル、
モリブデン、タングステン、半導体材料およびこれらの
材料の珪化物を有する群から選択した１種以上の材料を
もって形成されるパターンを用いることを特徴とする特
許請求の範囲第１，２または３項のいずれか１つの項に
記載の製造方法。 ３、発明の詳細な説明 本発明は、第１および第２表面領域が隣接する表面を有
する半導体本体を具える集積回路であって、前記の第１
表面領域は第１導電型であって絶縁ゲートと第２導電型
のソースおよびドレイン領域とを有する少なくとも１個
の電界効果トランジスタを設けるためのものであり、前
記第２表面領域は、前記の表面に隣接しこの表面の第１
表面部分を占める第１電極領域と、前記の第１表面部分
内で前記の表面に隣接し前記の第１電極領域の導電型と
は逆の導電型を有する第２電極領域とを有する少くとも
１個の他の回路素子を設けるためのものである集積回路
の製造方法であって、前記の第１電極領域の少なくとも
一部分の上方で、既に存在する第１絶縁層上に導電材料
のパターンを電界効果トランジスタのゲート電極と同時
に設け、このパターンにより、前記の第２電極領域に対
するドーパントを設けるための第１ドーピング処理に用
いるべき第１開口の縁部の少なくとも第１部分を画成し
、この第１開口内に位置する前記の第１絶縁層を除去し
、前記の第１ドーピング処理により、前記の第２電極領
域と電界効果トランジスタの前記のソースおよびドレイ
ン領域とに対し同時にドーバン１−を設け、前記パター
ン上および前記の第１開口内に絶縁材料より成る第２絶
縁層を設け、この第２絶縁層を、第２開口を有するマス
ク層を用いて局部的に除去し、前記の第２電極領域の表
面である第２表面部分上に位置しこの第２電極領域を電
気接続する導電層を設けるようにする集積回路の製造方
法に関するものである。 かかる方法は、西独国特許出願公開（ＤＥ −Ａ）第３
０２３６１６号明細書から知られており、これは１９８
１年１月２２日に出願公開されている。この場合、電界
効果トランジスタ以外にラテラルバイポーラトランジス
タが形成され、これのヘース領域は第１電極領域を構成
しエミッタ領域は第２電極領域を構成する一方で、エミ
ッタ領域とコレクタ領域の間に位置するヘース領域部分
は絶縁層上に位置する導電パターンで被覆されており、
この導電パターンは環状のエミッタ領域を包囲しており
、エミッタ領域の電気接続部に接続することができる。 この導電パターンは表面における電荷キャリヤかヘース
領域の下側部分で再結合するのを減少させる作用をする
。バイポーラトランジスタはこのように、エミッタ領域
およびコレクタ領域の電気接続部を比較的小さな相対距
離で設は得るもこれと同時に導電層を前記のヘース領域
部分の上方に形成し得るように製造されている。この構
造では、＝６− エミッタおよび／またはコレクタ接続部かヘース領域の
上方に配置された導電パターンに重なることができると
いう事実のために、面積を節約することができる。 本発明の目的は、特に、電界効果トランジスタと、バイ
ポーラ回路素子、特に、バイポーラトランジスタとを具
えた集積回路の製造に際して比較的小さな電極領域をこ
れらバイポーラ回路素子に使用することができる方法を
提供することにある。 バイポーラ回路素子における比較的小さな電極領域を形
成する既知の方法では、まず最初に絶縁層の開口を、半
導体本体中の関連の小さな電極領域に対するドーパント
を与えるためのドーピング開口として使用し、次いで、
導電層の形態で設けたこの電極領域に対する電気接続部
をこの電極領域に接続するための接点開口としても使用
している。この場合、ドーピング開口に対する通常の位
置決め誤差は接点開口を設ける場合に考慮する必要がな
い。この方法は、例えば、いわゆる［ウォッシュドアウ
ト（Ｗａｓｈｅｄ−ｏｕｔ） Ｊエミッタに使用される
。 電界効果トランジスタを有する集積回路の製造に最も頻
繁に使用する方法においては、ゲート電極は、ソースお
よびドレイン領域に対するドーパントを供給する際のマ
スクとして使用される。後の処理工程では、接点開口が
、マスクによりソースおよびドレイン領域の上方に設け
られる。また、これら集積回路が、ソースおよびドレイ
ン領域と同時に設けられる電極領域を有するバイポーラ
回路素子をも有する場合には、この回路素子においても
、接点開口に対するパターンを関連の電極領域に対して
位置決めする必要がある。従って、「ウラシュドアウト
」エミッタを用いた上述した方法は、この処理に使用す
るのに適していない。 「ウォッシュドアウト」エミッタを用いた上述した方法
の他の欠点は、集積回路の寸法が小さくなり、従って電
極領域が浅くなるので、関連の電極領域を制限するｐｎ
接合が、電極領域の電気接続部より接点開口内で短絡す
るおそれが増大するということである。かかる短絡は、
特に、ドーピング処理後で電気接続部を形成する前にド
ーピング開口を清浄にする必要があるという事実による
ものである。また、ドーピング開口の縁部も、この清浄
またはウオツシング工程中にわずかにエツチングされる
ことは実際回避し易いことである。 従って、本発明の更に他の目的は、比較的小さな電極領
域の使用に関連する上述の欠点を少なくとも著しく低減
することにある。 本発明は特に、バイポーラトランジスタのようなバイポ
ーラ回路素子におけるソースおよびドレイン領域に対し
ドーピングを行う工程中、ゲート電極が通常のようにマ
スクとして用いられる方法においても必要な個所で接点
開口を形成するための位置決め誤差を実際になくすこと
ができるという事実の認識のもとになしたものである。 本発明において、序文に記載した種類の方法は、前記の
第２絶縁層を局部的に除去する工程に際し、前記の第２
電極領域の上方に第２開口を位置させて前記の第１開口
の縁部の前記の第１部分が少なくとも部分的にこの第２
開口内に位置するようにし、前記第２絶縁層を局部的に
除去するこの工程を、前記の第２の開口内に位置する前
記パターンの縁部の部分に沿って位置する前記の第２絶
縁層の縁部部分が前記の第１開口内で除去されないよう
に異方性エツチングにより行い、その後前記の第２表面
部分が実際に、前記の第１開口の縁部が前記の第２開口
内に位置する領域でこの第１開口の縁部まで延在するよ
うに前記の導電層を設けることを特徴とする。 この本発明の方法においては、電界効果トランジスタの
ゲート電極を形成すると同じ処理工程で、第１電極領域
から絶縁層により分離される導電パターンが、主として
バイポーラ回路素子である他の回路素子に設けられる。 この導電パターンは、必要な個所で第２電極領域を設け
るためのドーピング開口の境界の一部または全体を画成
するのに使用される。ドーピング処理を行った後、堆積
した絶縁層を、この絶縁層の縁部が前記の境界に沿って
残るように異方性エツチングにより局部的に除去するこ
とにより、第２電極領域に対する接点開口を前記の導電
パターンより画成されたドーピング開口の境界を基に形
成する。従って、即ち、接点開口をドーピング開口を基
に形成するという事実のために、この接点開口の場合、
ドーピング開口に対する位置決め誤差を考慮する必要が
なくなる。更に、接点開口がドーピング開口よりも小く
なるという利点が得られる。従って、極めて浅い深さに
あるｐｉ接合も、第２電極領域に対する導電接続部を設
ける際に満足に表面安定化状態に維持される。 第２表面部分が第１開口の縁部まで実質的に延在する限
り、接点開口はドーピング開口と実質的に同じ大きさで
ある。ここに、「実質的に同じ大きさ」とは、通常の位
置決め誤差を考慮することなく接点開口をドーピング開
口の縁部の関連部分を基に形成するということを意味す
る。 本発明の方法の特定の好適例においては、前記の第２表
面領域を第２導電型とし、前記の第１電極領域を第１導
電型として、前記の第２表面領域に位置させ、前記の第
１ドーピング処理を、第２導電型の第２電極領域が第１
導電型の第１電極領域によりこの第１電極領域に隣接す
る第２導電型の第２表面領域の部分から分離されるよう
に行う。 このようにして得た構造では垂直に構成したバイポーラ
トランジスタを他の回路素子として構成することができ
る。 前記の第１絶縁層は、電解効果トランジスタのゲート電
極を前記の第１表面領域から分離するための他の絶縁層
と同時に設けるのが有利である。 このようにすることにより、第１絶縁層を、集積回路の
製造に際して追加の処理工程を必要とすることなく得る
ことができる。 本発明の方法の他の好適例は、耐熱材料のパターンを導
電パターンとして使用することを特徴とする。 好ましくは、導電パターンは、チタン、クンタル、タン
グステン、モリブデン、半導体材料およびこれら材料の
珪化物を有する群から選択した１種以上の材料から形成
する。 さらに、本発明は、本発明の方法によって製造した半導
体装置に関するものである。 本発明を図面を参照しつつ実施例により更に詳細に説明
する。 図示する例は、絶縁ケートを有する電界効果トランジス
タ（このトランジスタはｎ型チャネルまたはｐ型チャネ
ルを有することができる）およびパーティカル構造を有
する１個以−トのバイポーラトランジスタを具えた集積
回路である。明瞭にするために、第１Ａ、Ｂ〜６Ａ、８
図夫々にｎ型チャネルを有する電界効果トランジスタお
よびパーティカルｎｐｎ ）ランジスタのみを示し、
各々の場合、図を２個の部分ＡとＢに分け、それらは同
じ共通の半導体本体１０種々の部分を示す。Ａ部分はバ
イポーラトランジスタ、Ｂ部分は電界効果トランジスタ
に関するものである。 第１Ａ、Ｂ図は半導体本体１を示し、この半導体本体は
例えば、ｐ型の珪素基板または基板領域２を有し、通常
の方法で設けた適切に選定したドーピング濃度分布を有
する１個以上のｎ型表面領域３２を具える。表面領域３
２ば、例えば、イオン注入により得ることができるが、
所要に応じて、まずドーピングの一部を基板に施し、し
かる後ｐ型のエピタキシャル層を成長させることができ
、次いで、図示せぬエピタキシャル層において、半導体
本体１の表面５を介して更に他のドーピングを施すこと
ができる。 ｎ型表面領域３２以外に、基板２のｐ型表面領域３１の
ドーピング濃度分布を、例えば通常の方法でイオン注入
により、形成すべき回路素子および所望の電気的性質に
応用することができる。 更に、半導体本体１に通常の方法で、深い接点領域８．
ｐ型チャネルストッパー領域３３およびフィールド
絶縁体６のパターンを設けることができる。後者のパタ
ーンを例えば、半導体本体の局部的な酸化により得るこ
とができる。この場合、パターンは酸化珪素から成る。 フィールド絶縁体の他の従来の形態は例えば、充填され
た溝であり、これも同様に使用できる。フィールド絶縁
体６はトランジスタが形成されるべき活性領域を表面５
において限定する。例えば、半導体本体１は絶縁ゲート
電極およびｐ型チャネルを有する１個以上の電界効果ト
ランジスタを従来の方法で設けるべき１個以上のｎ型表
面領域３２を有することができる（図示ゼず）。電界効
果トランジスタを設けるべき表面領域３２では、深い接
点領域８を省略することができる。 活性領域において表面５は絶縁層３４を具え、この層は
電界効果トランジスタのゲート電極用の誘電体層として
使用するのに適する。例えば、層３４は半導体本体１の
熱酸化により得られる。層３４の厚さは、例えば、２５
〜５０ｎｍとすることができる。 次いで、フォトラッカーマスク（図示せず）によって、
ｐ型ベース領域９（第１電極領域）のためのドーパント
を表面領域３２の一部分にイオン注入する。 好ましいドーズ量は、例えば、約Ｉ Ｘｌ０１４硼素原
子／ ｃ＋ｎ ２である。イオン注入エネルギーは、例
えば、約３ＱＫｅＶである。ヘース領域９は表面５の第
１部分１０（５）を占める。次いで、例えば、多結晶質
または非晶質珪素またはチタン、タンタル、モリブデン
またはタングステンの導電層を設ける。 導電層として珪素層を使用する場合には、この層を堆積
中またはその後に、通常の方法で例えば、ＰＨ３によっ
てドープすることができる。 かかる珪素層の厚さは、例えば５００ｒ＋ｎ＋である。 また、この層からゲート電極３５以外に導電材料のパタ
ーン１１をも形成し、該パターンはすでに存在する第１
絶縁層３４上でベース領域９の上方に配置する。パター
ン１１は、開口１２′ の縁部３６ 、３７の少なくと
も第１部分３６を画成する（第２Ａ、Ｂ図も参照のこと
）。開口１２′ の縁部３６ 、３７の残りの部分３７
は、例えば、フィールド絶縁体６のパターンの縁部の部
分と実際に一致する。開口１２′ はパターン１１によ
って全体的に画成することもできる。この場合、パター
ン１１は、例えば、環状または少なくとも閉図形であり
、縁部３６はベース領域の上方のフィールド絶縁体６の
パターンの縁部からある距離で周囲全体に位置する。 本例において、パターン１１はまた他の開口４０′の縁
部３Ｂ 、 ３９の部分３８を画成し、該開口は開口１
２′の側方の第１表面部分１０（５）の上方に配置する
。この縁部３８ 、３９の残りの部分３９はフィールド
絶縁体６のパターンの縁部の一部分と実際に一致する。 他の絶縁層を導電層上に設け、次いでこの絶縁層を導電
層と同時にパターン化する場合には、ゲート電極３５お
よびパターン１１は上側部で絶縁層（図示せず）で被覆
される。この絶縁層は、例えば、窒化珪素または酸化窒
素を有することができる。 ゲート電極３５およびパターン１１を得た後、電界効果
トランジスタのソースおよびドレイン領域４１および４
２のためのドーピングを好ましくは表面領域３１に局部
的に施す（第３Ａ、Ｂ図）。例えば、燐を約１×１０１
３／Ｃｍ２のドーズ量および約６０ＫｅＶのイオン注入
エネルギーでイオン注入することができる。このドーピ
ング処理はソース領域４１およびドレイン領域４２の比
較的弱くドープされた部分５３を提供する。このドーピ
ング処理中、ソース領域４１を意図する表面５の部分を
マスク層（図示せず）によって遮蔽して、ドレイン領域
４２だけが比較的弱くトープした部分５３ （４２）を
有するようにすることもできる。 次いで、例えば、約３００ｎｍの厚さを有する酸化珪素
の絶縁層を半導体本体１の表面全体に堆積する。この絶
縁層を通常の方法で異方性エツチングにより再び除去し
、縁部部分４３をゲート電極３５の垂直縁部およびパタ
ーン１１の垂直縁部３６および３８に沿って残す。フィ
ールド絶縁体６のパターンの縁部、例えば縁部３７およ
び３９が十分にきり立っている場合には、この絶縁層の
縁部部分はこれら縁部に沿って同様に維持される。簡単
にするため、かかる縁部部分は図面に示していない。 上述の処理の結果、大きさを減じられた開口１２および
４０が特に開口１２′ および４０′ の領域で得られ
る。 得られた構造上にマスク層４４を設け、このマスク層は
、例えば、フォトレジストから成ることができ開口４０
を被覆する。このマスク層４４により、ドーパントを、
ソースおよびドレイン領域４１および４２または少なく
ともこれら４１および４２Ｍ域の高ドープ表面部分に局
部的にイオン注入する。同時に、バイポーラトランジス
タのエミッタ領域１４（第２電極領域）のためのドーパ
ントをイオン注入する。この工程において、浅いコレク
ク接点領域１５のためのドーパントを供給することがで
きる。 例えば、砒素イオンを約５ Ｘｌ０Ｉ５／ ｃｍ”のド
ーズ量および約４０ＫｅＶのイオン注入エネルギーでイ
オン注入する。この処理の後、層４４を除去する。 次のマスク層４５（第４Ａ、Ｂ図）によって、ソースお
よびドレイン領域４１および４２に関する開口および開
口１２を遮蔽することができ、ドーピング処理を行い、
この場合、ドーパントを開口４０に供給することができ
る。例えば、ＢＰ２イオンを硼素をイオン注入するのに
使用することができる。ドーズ量は約３ Ｘｌ０１５／
ｃｍ２とすることができ、イオン注入エネルギーは、
例えば、約６５ＫｅＶである。 このドーパントは更に高くドープしたベース接点領域４
６ （９）を設けるのに役立つ。このドーピング処理中
、所要に応じて、ｐ型チャネルを有する電界効果トラン
ジスタのソースおよびドレイン領域のためのドーパント
を半導体本体１に同様に供給することができる。このド
ーピング処理の後、層４５を除去する。また、このドー
ピング処理中において、縁部部分４３を具えるパターン
１１がドーピングマスクとして使用され、このパターン
１１が第２電極領域１４に面する側のドーピング開口４
０の縁部を画成する。 次の処理は絶縁層１６を設けることにある（第５Ａ、Ｂ
図）。例えば、酸化珪素を約５００ｔ＋ｍの厚さで堆積
する。好ましくは、層１６の厚さは１００〜１５０ｎｍ
より薄くない。絶縁層１６は本発明の方法における第２
絶縁層を構成する。層１６を設けた後に、例えば、約９
２５°Ｃの温度で約１時間アニール処理を行う。この処
理により、所要に応じて、供給したドーパントを活性化
する。 マスク層４８を絶縁層１６上に設け、このマスク層は例
えば、フォトレジストから構成することができ、一方、
第２開口４９および５０をこのマスク層に設ける。本発
明の範囲内で、第２電極領域１４の上方に位置する第２
開口５０は特に重要である。この第２開口５０を、パタ
ーン１１の縁部３６を基に得られる第１開口１２の縁部
即ち、縁部部分４３により境界をつけられる第１開口１
２の部分が少なくとも一部分第２開口５０内に配置され
るように位置させる。 次いで、半導体本体１を異方性エツチング処理で処理し
、この処理で開口が第２絶縁層１６において得られるが
、また所要に応じて、開口４９および５０中に配置した
第１絶縁層３４の部分を除去する。 特に、ゲート電極３５の上方に配置した開口４９のみを
図示しである。具体例において、この間口４９はその殆
どがトランジスタのチャネル領域の上方でなく、トラン
ジスタの側方外部のフィールド絶縁体６の上方に位置す
る。開口５０の中で、第２絶縁層１６の縁部部分１７（
１６）を第１開口１２の縁部に沿って残す。 記載した方法の変形において、開口１２および４０（第
３Ａ、Ｂ図）を得るエツチング処理に際してエツチング
を、これら開口１２および４０に位置する第１絶縁層３
４の部分が同様に除去されるような長時間続行する。こ
の場合、このエツチング処理に続く上述のドーピング処
理、を適応するイオン注入エネルギーを用いて行うこと
ができる。 第２絶縁層１６をエツチングした後に、マスク層４８を
除去することができ、好適な材料、例えば、アルミニウ
ムの導電層を設けることができる（第６Ａ、Ｂ図）。通
常の方法で、この導電層から、コレクタ領域３２，８．
１５の接続のための導電層１９、ヘース領域９，４６の
接続のための導電層２１、エミッタ領域１４の接続のた
めの導電層２２、ソース領域４１およびドレイン領域４
２の接続のための導電層５１およびゲート電極３５の接
続のための導電層５２を形成することができる。特に、
この結果、エミッタ領域１４の接続のための導電層２２
がエミッタ領域１４の第２表面部分２３ （５）上に位
置し、該第２表面部分２３ （５）は縁部３６に基づい
て得られる第１開口１２の縁部が少なくとも第２開口５
０内に位置する領域で実質的に第１開口の縁部まで延び
る。エミッタ領域１４の表面部分２３ （５）は少なく
ともこの領域でドーピング開口１２と実質的に同じ大き
さである。 エミッタ領域１４のための接点開口は通常の位置決め誤
差を考慮することなくドーピング開口１２に基づいて得
られる。 本発明の方法を用いると、比較的浅い深さに位置するｐ
ｎ接合２４により第１電極またはヘース領域９から分離
される極めて小さな第２電極またはエミッタ領域を使用
することが可能となる。設けられた縁部部分１７ （１
６）は浅い深さに位置するこのｐｎ接合２４が表面５に
おいて導電層２２によって短絡されるのを防ぐ。 この例は好適例であり、この場合第２表面領域３２は第
２導電型であり、第１電極領域９は第１導電型で第２表
面領域３２に位置し、第１ドーピング処理は、第２導電
型の第２電極領域１４が第１導電型の第１電極領域９に
よって、第１電極領域９に隣接している第２導電型の第
２表面領域３２の部分から分離されるように行なってい
る。形成された他の面子素子１４． ９．３２はバーチ
カル構造のバイポーラトランジスタである。 また、第２電極領域１４は、ラテラル構造のハイ−２３
＝ ポーラトランジスタの主電極領域の１個とすることが可
能であり、第１電極領域はこのトランジスタの制御電極
領域（ヘース領域）を構成する。特に最後に挙げた例で
は、第１電極領域をエピタキシャル層の一部とすること
ができ、所要に応じて、これを半導体本体の隣接部分・
から分離することができる。 また、他の回路素子をアノード領域とカソード領域を有
するダイオードまたはｐｎ接合電界効果トランジスタと
することができ、第２電極領域は、例えばゲート電極を
構成する。 好ましくは、導電材料のパターン１１の下方に配置した
第１絶縁１３４はゲート誘電体と実際に同じ厚さであり
、ゲート誘電体とともに同時に得られ、該誘電体は第１
表面領域３１から電界効果トランジスタ４１ 、３５
、４２のゲート電極３５を分離する。この絶縁層３４の
厚さは、例えば約２０〜５０ｎｍである。 耐熱性導電材料のパターンは導電パターン１１として都
合よく使用される。好ましくは、パターン１１は、チタ
ン、タンタル、タングステン、モリブデン、半導体材料
およびこれら材料の珪化物を有する群から選択した１種
以上の物質から形成される。 例において、第２絶縁層１６の第２開口５０中の導電材
料のパターン１１は導電層２２に、直接導電的に接続さ
れる。しかし、変形例で述べたように例えば、窒化珪素
または酸化珪素を導電パターン１１上に使用する場合、
および開口５０中のこの窒化物または酸化物層を除去し
ない場合は、パターン１１および導電層２２を互いに分
離する。かかる構造において、導電パターン１１には、
好適に選定した領域（図示せず）で窒化物または酸化物
を除去して得られた絶縁［１６の他の開口を介して導電
接続体を設けることができる。例えば、導電パターン１
１を導電層２１にこの方法で接続することができる。 本発明は記載した例に限定されるものではない。 本発明の範囲内で、当業者には種々の変形が可能とがで
き、他の通常のドーパントを使用することができる。導
電材料として、例えば、オキシ窒化物も好適である。ゲ
ート電極のためおよびパターンに対して、半導体材料を
用いる場合には、これを任意にｎまたはｐ型のドーピン
グすることができ、一方、所要に応じて、更にそれを好
適な珪化物に全体的にまたは部分的に添加することがで
きる。通常の方法で若干の半導体装置を半導体ウェファ
に同時に形成し、次いで、該ウェファを別々の半導体本
体１に細分することができる。次いで、半導体装置を従
来の容器に収容して通常の方法で完成することができる
。 ４、図面の簡単な説明 第１Ａおよび１８図は第１の製造工程中の半導体装置の
種々の部分の断面図、 第２Ａおよび２Ｂ図は夫々、第１Ａおよび１８図に示す
部分の平面図、 第３Ａおよび３Ｂ図〜第６Ａおよび６Ｂ図は製造の工程
におけるこれら部分の断面図である。 １・・・半導体 ２・・・基板領域（Ｐ型）
５・・・半導体の表面 ６・・・フィールド絶縁体
８・・・深い接点領域（コレクタ接点領域）９・・・Ｐ
型ベース領域（第１電極領域、第１導電型）１０（５）
・・・表面５の第１部分 １１・・・導電材料のパターン １２’ 、４０ ′ ・・・開口 １２・・・第１開口（ドーピング開口）１４・・・エミ
ッタ領域（第２電極領域）１５・・・浅いコレクタ接点
領域 １６・・・第２絶縁層 １９、２Ｌ ２２．５１．５２・・・導電層２３ （５
）・・・１４の第２表面部分２４・・・ｐｎ接合 ３１・・・第１表面領域（Ｐ型） ３２・・・第２表面領域（コレクタ領域、第２導電型（
ｎ型））３３・・・ｐ型チャネルストッパー領域３４・
・・第１絶縁層 ３５・・・ゲート電極３６、３
７・・・開口１２′ の縁部 ３８、３９・・・開口４０′の縁部 ４０・・・ドーピング開口 ４１・・・ソース領域２
７一 ４２・・・ドレイン領域 ４４．４５．４８・・・
マスク層４６・・・ベース領域 ４６（９）・・・更に高くドープしたベース接点領域４
９、５０・・・第２開口 ５３（４１）、 ５３（４２）・・・ 比較的弱くトー
プした部分−２８＝ く ■
Claims (1)
- 【特許請求の範囲】 １、第１および第２表面領域が隣接する表面を有する半
導体本体を具える集積回路であって、前記の第１表面領
域は第１導電型であって絶縁ゲートと第２導電型のソー
スおよびドレイン領域とを有する少なくとも１個の電界
効果トランジスタを設けるためのものであり、前記第２
表面領域は、前記の表面に隣接しこの表面の第１表面部
分を占める第１電極領域と、前記の第１表面部分内で前
記表面に隣接し前記の第１電極領域の導電型とは逆の導
電型を有する第２電極領域とを有する１個の回路素子を
設けるためのものである集積回路の製造方法であって、
前記の第１電極領域の少なくとも一部分の上方で、既に
存在する第１絶縁層上に導電材料のパターンを電界効果
トランジスタのゲート電極と同時に設け、このパターン
により、前記の第２電極領域に対するドーパントを設け
るための第１ドーピング処理に用いるべき第１開口の縁
部の少なくとも第１部分を画成し、前記の第１ドーピン
グ処理後、前記の第２電極領域と電界効果トランジスタ
の前記のソースおよびドレイン領域とに対し同時にドー
パントを設け、前記パターン上および前記の第１開口内
に絶縁材料より成る第２絶縁層を設け、この第２絶縁層
を、第２開口を有するマスク層を用いて局部的に除去し
、前記の第２電極領域の表面である第２表面部分上に位
置しこの第２電極領域を電気接続する導電層を設けるよ
うにする集積回路の製造方法において、前記の第２絶縁
層を局部的に除去する工程に際し、前記の第２電極領域
の上方に第２開口を位置させて前記の第１開口の縁部の
前記の第１部分が少なくとも部分的にこの第２開口内に
位置するようにし、前記第２絶縁層を局部的に除去する
この工程を、前記の第２の開口内に位置する前記パター
ンの縁部の部分に沿って位置する前記の第２絶縁層の縁
部部分が前記の第１開口内で除去されるように異方性エ
ッチングにより行い、その後前記の第２表面部分が実際
に、前記の第１開口の縁部が前記の第２開口内に位置す
る領域でこの第１開口の縁部まで延在するように前記の
導電層を設けることを特徴とする集積回路の製造方法。 ２、前記の第２電極領域を第２導電型とし、前記の第１
電極領域を第１導電型として、前記の第２表面領域に位
置させ前記の第１ドーピング処理を、第２導電型の第２
電極領域が第１導電型の第１電極領域よりこの第１電極
領域に隣接する第２導電型の第２表面領域の部分から分
離されるように行う特許請求の範囲第１項記載の製造方
法。 ３、電界効果トランジスタのゲートを前記の第１表面領
域から分離するために、前記の第１絶縁層と同時に他の
絶縁層を設ける特許請求の範囲第１または２項に記載の
製造方法。４、前記の導電材料のパターンとして耐熱材
料のパターンを用いる特許請求の範囲第１、２または３
項のいずれか１つの項に記載の製造方法。 ５、前記導電材料のパターンとしてチタン、タンタル、
モリブデン、タングステン、半導体材料およびこれらの
材料の珪化物を有する群から選択した１種以上の材料を
もって形成されるパターンを用いることを特徴とする特
許請求の範囲第１、２または３項のいずれか１つの項に
記載の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8600770A NL8600770A (nl) | 1986-03-26 | 1986-03-26 | Werkwijze voor het vervaardigen van een halfgeleiderinrichting. |
| NL8600770 | 1986-03-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62242354A true JPS62242354A (ja) | 1987-10-22 |
| JPH0529147B2 JPH0529147B2 (ja) | 1993-04-28 |
Family
ID=19847772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62070515A Granted JPS62242354A (ja) | 1986-03-26 | 1987-03-26 | 集積回路の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4859630A (ja) |
| EP (1) | EP0243988B1 (ja) |
| JP (1) | JPS62242354A (ja) |
| CA (1) | CA1298000C (ja) |
| DE (1) | DE3779802T2 (ja) |
| NL (1) | NL8600770A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7294542B2 (en) | 2000-05-15 | 2007-11-13 | Nec Electronics Corporation | Method of fabricating a semiconductor device having CMOS transistors and a bipolar transistor |
| US7629210B2 (en) | 2000-05-15 | 2009-12-08 | Nec Corporation | Method for fabricating an ESD protection apparatus for discharging electric charge in a depth direction |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE461428B (sv) * | 1988-06-16 | 1990-02-12 | Ericsson Telefon Ab L M | Foerfarande foer att paa ett underlag av halvledarmaterial framstaella en bipolaer transistor eller en bipolaer transistor och en faelteffekttransistor eller en bipolaer transistor och en faelteffekttransistor med en komplementaer faelteffekttransistor och anordningar framstaellda enligt foerfarandena |
| JPH02291150A (ja) * | 1989-04-28 | 1990-11-30 | Hitachi Ltd | 半導体装置 |
| US5171702A (en) * | 1989-07-21 | 1992-12-15 | Texas Instruments Incorporated | Method for forming a thick base oxide in a BiCMOS process |
| US5268314A (en) * | 1990-01-16 | 1993-12-07 | Philips Electronics North America Corp. | Method of forming a self-aligned bipolar transistor |
| KR940001402B1 (ko) * | 1991-04-10 | 1994-02-21 | 삼성전자 주식회사 | 골드구조를 가지는 반도체소자의 제조방법 |
| GB9219268D0 (en) * | 1992-09-11 | 1992-10-28 | Inmos Ltd | Semiconductor device incorporating a contact and manufacture thereof |
| US5416031A (en) * | 1992-09-30 | 1995-05-16 | Sony Corporation | Method of producing Bi-CMOS transistors |
| US5459083A (en) * | 1993-03-01 | 1995-10-17 | Motorola, Inc. | Method for making BIMOS device having a bipolar transistor and a MOS triggering transistor |
| US5619072A (en) * | 1995-02-09 | 1997-04-08 | Advanced Micro Devices, Inc. | High density multi-level metallization and interconnection structure |
| US6281562B1 (en) | 1995-07-27 | 2001-08-28 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device which reduces the minimum distance requirements between active areas |
| US6124189A (en) * | 1997-03-14 | 2000-09-26 | Kabushiki Kaisha Toshiba | Metallization structure and method for a semiconductor device |
| KR100290903B1 (ko) * | 1998-02-25 | 2001-06-01 | 김영환 | 반도체소자 및 이의 제조방법 |
| KR100275962B1 (ko) | 1998-12-30 | 2001-02-01 | 김영환 | 반도체장치 및 그의 제조방법_ |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU499808B1 (en) * | 1978-05-18 | 1979-05-03 | Ypsilantis, John | Alphanumeric display |
| JPS567463A (en) * | 1979-06-29 | 1981-01-26 | Hitachi Ltd | Semiconductor device and its manufacture |
| US4346512A (en) * | 1980-05-05 | 1982-08-31 | Raytheon Company | Integrated circuit manufacturing method |
| US4356623A (en) * | 1980-09-15 | 1982-11-02 | Texas Instruments Incorporated | Fabrication of submicron semiconductor devices |
| JPS5775453A (en) * | 1980-10-29 | 1982-05-12 | Fujitsu Ltd | Semiconductor device and manufacture thereof |
| US4445268A (en) * | 1981-02-14 | 1984-05-01 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a semiconductor integrated circuit BI-MOS device |
| US4641420A (en) * | 1984-08-30 | 1987-02-10 | At&T Bell Laboratories | Metalization process for headless contact using deposited smoothing material |
-
1986
- 1986-03-26 NL NL8600770A patent/NL8600770A/nl not_active Application Discontinuation
-
1987
- 1987-03-02 DE DE8787200372T patent/DE3779802T2/de not_active Expired - Fee Related
- 1987-03-02 EP EP87200372A patent/EP0243988B1/en not_active Expired
- 1987-03-13 US US07/025,554 patent/US4859630A/en not_active Expired - Lifetime
- 1987-03-18 CA CA000532338A patent/CA1298000C/en not_active Expired - Lifetime
- 1987-03-26 JP JP62070515A patent/JPS62242354A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7294542B2 (en) | 2000-05-15 | 2007-11-13 | Nec Electronics Corporation | Method of fabricating a semiconductor device having CMOS transistors and a bipolar transistor |
| US7629210B2 (en) | 2000-05-15 | 2009-12-08 | Nec Corporation | Method for fabricating an ESD protection apparatus for discharging electric charge in a depth direction |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0243988B1 (en) | 1992-06-17 |
| NL8600770A (nl) | 1987-10-16 |
| CA1298000C (en) | 1992-03-24 |
| US4859630A (en) | 1989-08-22 |
| DE3779802D1 (de) | 1992-07-23 |
| JPH0529147B2 (ja) | 1993-04-28 |
| DE3779802T2 (de) | 1993-01-14 |
| EP0243988A1 (en) | 1987-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6812104B2 (en) | MIS semiconductor device and method of fabricating the same | |
| KR100967883B1 (ko) | 개선된 드레인 접점을 가진 트렌치 ｄｍｏｓ 디바이스 | |
| US4707456A (en) | Method of making a planar structure containing MOS and bipolar transistors | |
| JPS62242354A (ja) | 集積回路の製造方法 | |
| JP4108861B2 (ja) | バイポーラトランジスターの製造方法及びその構造 | |
| US5817546A (en) | Process of making a MOS-technology power device | |
| JPH05315620A (ja) | 半導体装置およびその製造法 | |
| KR970018304A (ko) | 반도체장치 및 그의 제조방법 (a semiconductor device and a method of fabricating the same) | |
| AU601575B2 (en) | High performance sidewall emitter transistor | |
| KR970011641B1 (ko) | 반도체 장치 및 제조방법 | |
| JPH0817848A (ja) | Ｍｏｓ型電力装置の製造方法 | |
| US5177582A (en) | CMOS-compatible bipolar transistor with reduced collector/substrate capacitance and process for producing the same | |
| JPS63200568A (ja) | Ｃｍｏｓ技術を用いたバイポーラ・トランジスタとその製造方法 | |
| EP0137564B1 (en) | Integrated circuit comprising complementary field effect transistors | |
| US5834811A (en) | Salicide process for FETs | |
| CA1288527C (en) | Method of manufacturing a semiconductor device having a contact opening derived from a doping opening | |
| US4999691A (en) | Integrated circuit with stacked MOS field effect transistors | |
| JPH11121757A (ja) | 半導体装置およびその製造方法 | |
| JPH0758785B2 (ja) | 縦型電界効果トランジスタの製造方法 | |
| JPH11145457A (ja) | 縦型電界効果トランジスタ | |
| US6756279B2 (en) | Method for manufacturing a bipolar transistor in a CMOS integrated circuit | |
| KR100774114B1 (ko) | 집적된 주입 논리 셀의 반도체 장치 및 그 제조 프로세스 | |
| JPH03132040A (ja) | バイポーラトランジスタとｃｍｏｓトランジスタを含む回路の製造方法 | |
| JP3703427B2 (ja) | Ｍｏｓ電界効果トランジスタ | |
| JP2687489B2 (ja) | 半導体装置 |