JPS62239258A - Microcomputer - Google Patents
MicrocomputerInfo
- Publication number
- JPS62239258A JPS62239258A JP61082705A JP8270586A JPS62239258A JP S62239258 A JPS62239258 A JP S62239258A JP 61082705 A JP61082705 A JP 61082705A JP 8270586 A JP8270586 A JP 8270586A JP S62239258 A JPS62239258 A JP S62239258A
- Authority
- JP
- Japan
- Prior art keywords
- output
- data latch
- wiring
- comes
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 3
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Microcomputers (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分封〕
本発明はマイクロコンピュータに関し、特にリセット後
に出力端子から出力する信号を制御できるマイクロコン
ピュータ゛に関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application] The present invention relates to a microcomputer, and more particularly to a microcomputer that can control signals output from an output terminal after reset.
従来、この桟のマイクロコンビエータは集積回路化され
ており、リセット後の出力端子から出力される信号の初
期値はメーカで作製された回路構成で決定されている。Conventionally, this crosspiece micro combinator has been integrated into an integrated circuit, and the initial value of the signal output from the output terminal after reset is determined by the circuit configuration prepared by the manufacturer.
仕様を変更してリセット後の出力信号を別の値とするに
は回路構成を変更し別の品種とする必要がある。In order to change the specifications and set the output signal after reset to a different value, it is necessary to change the circuit configuration and use a different type.
汎用的な集積回路化されたマイクロコンピュータである
ほど多くのユーザによって異なる応用回路で使用される
ので、上述のようにリセット後の出力値は必ずしも全て
のユーザの満足できるものとはいえない。Since a general-purpose integrated circuit microcomputer is used by many users in different application circuits, the output value after reset cannot necessarily satisfy all users, as described above.
またメーカとしても個々のユーザの要求を満足すること
は困難であるという問題がある。There is also the problem that it is difficult for manufacturers to satisfy the demands of individual users.
本発明のマイクロコンピュータは、集積回路内部の情報
を外部へ出力する手段と、回路を初期化するリセット信
号を発生するリセット手段とを有するマイクロコンピュ
ータに於いて、リセット信号により外部へ出力する手段
に入力する信号を制御する。第1の制御手段と、リセッ
ト信号により外部へ出力する手段の出力を高・インピー
ダンスに制御できる第2の制御手段とを有することを特
徴とする。The microcomputer of the present invention has a means for outputting information inside an integrated circuit to the outside, and a reset means for generating a reset signal for initializing the circuit. Control the input signal. It is characterized by having a first control means and a second control means capable of controlling the output of the means for outputting to the outside to a high impedance in response to a reset signal.
次に、本発明について図面を参照して説明する、。 Next, the present invention will be explained with reference to the drawings.
第1図は本発明の一実施例を表わす回路ブロック図であ
る。内部パスに書込みゲート4,5を介してセットリセ
ット付のデータラッチ1,2がそそれ接続され、データ
ラッチ2の出力にデータラッチ1の出力によりハイ・イ
ンピーダンスとなる出力バッファ3が接続され、データ
ラッチ1のセット入力とリセット入力には、配線切換部
6の出力が接続され、データラッチ2のセット入力とリ
セット入力には配線切換部7の出力が接続され、出力バ
ッファ3の出力が集積回路の出力となっており、配線切
替部6,7の入力にはリセット信号が入っている。FIG. 1 is a circuit block diagram representing one embodiment of the present invention. Data latches 1 and 2 with set/reset are connected to the internal path via write gates 4 and 5, and an output buffer 3 that becomes high impedance due to the output of data latch 1 is connected to the output of data latch 2. The output of the wiring switching unit 6 is connected to the set input and reset input of the data latch 1, the output of the wiring switching unit 7 is connected to the set input and reset input of the data latch 2, and the output of the output buffer 3 is integrated. This is the output of the circuit, and a reset signal is input to the inputs of the wiring switching units 6 and 7.
ここで配線切替部6の内部がデータラッチ1のリセット
側に接続されていると、リセット信号によりデータラッ
チ1がリセットされ、出力バッファ3の出力はハイイン
ピーダンスとなる。If the inside of the wiring switching section 6 is connected to the reset side of the data latch 1, the data latch 1 is reset by the reset signal, and the output of the output buffer 3 becomes high impedance.
配線切替部6の内部がデータラッチ1のセット側となっ
ていると、リセット信号で出力バッ7ア3はデータラッ
チ2の内容を出力する。ここで出力バッファ3から出力
される値は、配線切替部7が配線されてなければリセッ
ト信号によらずデータラッチ1の保持内容となり、また
配線切替部7の内部がデータラッチ2のリセット側に接
続されていれば、リセット信号でローレベル出力となり
、セット側に接続されていればハイレベル出力となる。When the inside of the wiring switching section 6 is on the set side of the data latch 1, the output buffer 3 outputs the contents of the data latch 2 in response to a reset signal. Here, the value output from the output buffer 3 will be the content held in the data latch 1 regardless of the reset signal if the wiring switching section 7 is not wired, and the inside of the wiring switching section 7 will be on the reset side of the data latch 2. If it is connected, it will be a low level output with the reset signal, and if it is connected to the set side, it will be a high level output.
本実施例では、配線切替部6及び7の配線を変更するこ
とでリセット信号による出力初期値として、ハ・インピ
ーダンス、リセット入力前の値保持、ローレベル出力お
よびハイレベル出力を選択することができる。In this embodiment, by changing the wiring of the wiring switching units 6 and 7, it is possible to select high impedance, holding the value before reset input, low level output, and high level output as the initial output value by the reset signal. .
以上説明したように本発明は、出力信号の初期値を異な
る複数の値にする手段を内蔵しそのどの手段を使用する
かを配線で切替える構成とすることにより配線工程のマ
スク変更のみで多くのユーザの要求に敏速に対応できる
マイクロコンピュータを供給できる効果がある。As explained above, the present invention has a built-in means for setting the initial value of an output signal to a plurality of different values, and has a configuration in which which means to use can be switched by wiring, so that many problems can be achieved simply by changing the mask in the wiring process. This has the effect of providing a microcomputer that can quickly respond to user requests.
第1図は本発明の一実施例の回路ブロック図である。
■・・・・・・データラッチ、2・・・・・・データラ
ッチ、3・・・・・・出力バッファ、4・・・・・・書
込ゲート、5・・・・・・書込ゲート、5・・・・・・
書込ゲート、6・・・・・・配線切替部、7・−・・・
配線切替部。
1−−− チ°゛−クラヅ斗
7−・ 配績切噌音βFIG. 1 is a circuit block diagram of an embodiment of the present invention. ■...Data latch, 2...Data latch, 3...Output buffer, 4...Write gate, 5...Write Gate, 5...
Write gate, 6... Wiring switching section, 7...
Wiring switching section. 1---Chi°゛-Kurazuto 7-・Seikenkiri sound β
Claims (1)
期化するリセット信号を発生するリセット手段とを有す
るマイクロコンピュータに於いて、リセット信号により
外部へ出力する手段に入力する信号を制御する第1の制
御手段と、リセット信号により外部へ出力する手段の出
力を高インピーダンスに制御できる第2の制御手段とを
有ることを特徴とするマイクロコンピュータ。In a microcomputer that has means for outputting information inside an integrated circuit to the outside and reset means for generating a reset signal for initializing the circuit, there is a method for controlling signals input to the means for outputting to the outside using the reset signal. 1. A microcomputer comprising a first control means and a second control means capable of controlling the output of the means for outputting to the outside to a high impedance based on a reset signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61082705A JPS62239258A (en) | 1986-04-09 | 1986-04-09 | Microcomputer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61082705A JPS62239258A (en) | 1986-04-09 | 1986-04-09 | Microcomputer |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62239258A true JPS62239258A (en) | 1987-10-20 |
Family
ID=13781817
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61082705A Pending JPS62239258A (en) | 1986-04-09 | 1986-04-09 | Microcomputer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62239258A (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55123158A (en) * | 1979-03-15 | 1980-09-22 | Fujitsu Ltd | Integrated circuit |
-
1986
- 1986-04-09 JP JP61082705A patent/JPS62239258A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55123158A (en) * | 1979-03-15 | 1980-09-22 | Fujitsu Ltd | Integrated circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62239258A (en) | Microcomputer | |
US5692161A (en) | Method and apparatus for operating a microcomputer in an emulation mode to access an external peripheral | |
JP3283505B2 (en) | Microcomputer | |
US7058842B2 (en) | Microcontroller with multiple function blocks and clock signal control | |
JPS6022774B2 (en) | Input/output terminal control method | |
JPS59133627A (en) | Input and output circuit of microcomputer | |
JP2664109B2 (en) | Real-time port | |
JPH02214328A (en) | Output controller | |
JP2919841B2 (en) | Testing method for data processing equipment | |
KR0162763B1 (en) | Apparatus and method for implementing the configuration space of a pci device using mux | |
JPH10143462A (en) | Microcomputer | |
JPH02163840A (en) | Single chip microcomputer | |
JPS62239259A (en) | Microcomputer | |
JPS62124689A (en) | Programmable chip select signal generating circuit | |
JPH06175881A (en) | Data input/output device | |
JPH06230958A (en) | Processor | |
JPS63291292A (en) | Read-only memory circuit | |
JPH02126355A (en) | Address data control circuit | |
JPS6341091B2 (en) | ||
JPH05143441A (en) | Single chip microcomputer | |
JPH11120024A (en) | Chip for software development | |
JPH04199449A (en) | Device controller | |
JPH05189362A (en) | Bus conversion system | |
JPH041826A (en) | Interruption control circuit | |
JPS6158074A (en) | Microcomputer |