JPS62234354A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS62234354A
JPS62234354A JP7857786A JP7857786A JPS62234354A JP S62234354 A JPS62234354 A JP S62234354A JP 7857786 A JP7857786 A JP 7857786A JP 7857786 A JP7857786 A JP 7857786A JP S62234354 A JPS62234354 A JP S62234354A
Authority
JP
Japan
Prior art keywords
semiconductor device
type layer
cover
terminal
whole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7857786A
Other languages
English (en)
Other versions
JPH0754831B2 (ja
Inventor
Koji Nose
幸之 野世
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP61078577A priority Critical patent/JPH0754831B2/ja
Publication of JPS62234354A publication Critical patent/JPS62234354A/ja
Publication of JPH0754831B2 publication Critical patent/JPH0754831B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産承トの禾11用分1斤 本発明は、半導体装置特に保護用の蓋を有する半導体装
置に関する。
従来の技術 半導体装置は、その基板材料表面上に能動素子や受動素
子から構成される電子回路もしくは電子回路群を、金属
や半導体材料による配線や拡散層による多層配線によっ
て接続する技術を用いている。そして、その半導体装置
は、機能させるために配線材料と同一または異った金属
等で端子を形成している。その一般的な材料は、アルミ
ニウムやアルミニウム合金、銅や銅合金等である。この
ような要素から構成される半導体装置は、リードフレー
ムと呼ばれる半導体塔載部品に、金共晶合金法や導電性
樹脂によって固着される。固着された半導体装置は、そ
の表面上の端子とリードフレームのリードとを、金や銅
やアルミニウムから成る金属細線でつなぎ、外部回路と
の間で電気信号の授受が可能になるようにする。この半
導体装置を外部環境や機械的強度の低さから保護するた
めに、熱硬化性樹脂で適当な形状に成形する。
発明が解決しようとする問題点 従来技術においては、半導体装置表面の端子部分が金属
で形成されていた。そして金属端子を有する半導体装置
は、熱硬化性樹脂等で適当な形状に成形していた。
しかし、このような構造は、水分がリードと樹脂の境界
を侵入して来たり、樹脂中を浸透して来たシすることで
、端子の金属を腐食に到らしめる。
さらに、半導体装置の寸法が大きい場合、樹脂成形工程
において熱硬化性樹脂が熱収縮を生じる際に大きな応力
を生じ、半導体装置の特性変動や構造破壊を起こすとい
う信頼性上の問題があった。
問題点を解決するだめの手段 本発明では、半導体装置の環境や機械的強度からの保護
にアルミナセラミックのような無機材料の蓋を用いる。
また、その蓋は、半導体装置表面の回路構成部と対向す
る部分を凹状にし、それ以外の部分より低くする。半導
体装置と蓋の固着には、還元雰囲気中で金糸共晶合金や
、錫/鉛系合金を用いて行う。
半導体装置の端子の形成は、予め端子に位置する箇所と
蓋の内部の回路とが接続される箇所に埋め込み拡散を施
し、その後、エピタキシャル層で表面を覆い、その表面
に回路を形成する。表面回路と埋め込み端子との接続は
深い拡散により行い、蓋の外部の端子の露出は、蓋を行
った後に湿式もしくは乾式のエツチングで基板材料全体
を削ることで達成できる。
作用 蓋に、アルミナセラミック等を用いて、半導体装置表面
上の素子や回路を覆って密閉してしまうことで、耐湿性
が向上し、そしてボードや基板に直接塔載できる高信頼
性型の高密度実装用半導体装置が得られる。
実施例 以下に、本発明の実施例として半導体装置の構造を例に
とって第1図人〜第1図Hと第2図を参照しながら説明
して行く。
先ず1ooO面方位を有するシリコンのP型基板1に端
子形成用n型層2を形成する。この部分の不純物とその
濃度は、砒素や燐で10〜10 /afとし、またその
深さは1〜7μmとする。
次の工程では、第1図Bに示すようにシリコン基板表面
全体に熱分解法や、不均化反応法によるエピタキシャル
結晶成長技術で形成した、厚さ1〜10μmのp型層3
を積む。このp型層3中の不純物と濃度は、ガリウムや
硼素で10〜1o/CffPとする。
さらに、第1図Cに示すようにp型層3表面との電気信
号の授受を行うだめの端子引き出し口4部に適当な寸法
のn型不純物拡散を行う。この部分の濃度と深さは、1
0〜10/aI11 で端子形成用n型層2に継がる深
さである。
次に、第1図りに示すようにp型層3の表面上に半導体
装置のだめの回路パターン5を多層ポリシリコン配線や
多層金属配線や拡散層等の工程技術を用いて形成する。
それから、第1図Eに示すようにこの半導体装置の回路
パターン5全体を覆う大きさのアルミナセラミックから
成る蓋6を用意する。この蓋6は、回路パターン5と対
向する領域に1μm以上の深さの窪み7を有し、窪み7
より高い蓋6の周囲の仕切り壁8の面9は平坦で、タン
グステンと金の2層のメタライズを施す。一方、第1図
Xに示すように半導体装置側の回路パターン5の周囲は
、シリコン地肌露出領域1oを設けておく。
蓋6の周囲の仕切り壁80面9とp型層3のシリコン地
肌露出領域10は、6〜1oOμmの厚みの金箔11を
はさんで対向させる。金箔11は予め1〜2チのシリコ
ンを含有したものや、=20係の錫を含有したものを用
いる。これを380〜500’Cの還元雰囲気中で蓋e
側に低周波振動(1〜20 cycle/s )を加え
てやれば、p型層3と蓋6の面9は、金箔11を介して
金/シリコン共晶合金で気密封止できる。
この状態で、第1図Fに示すように弗酸と硝酸の混液や
弗素系ガスで蓋6と蓋6の外側のp型層3の表面を同時
に削り、p型基板1に埋め込まれている端子形成用n型
層2を露出させる。
次に、第1図Gに示すようにプラズマナイトライド膜や
熱分解燐硅酸ガラス膜等の保護膜12で全体を覆い、そ
の後に端子形成用n型層2上の保護膜12の所定の位置
にポンディングパッド13用の孔14を設ける。
最後に、第1図Hに示すようにこのボンディングパッド
13上に還元雰囲気中で金線16を超音波や熱圧着、ま
たはそれらの併用法で接続する。
この時の温度は380〜500℃の範囲を用いる。
発明の効果 本発明により以下の効果が発揮される。
(1)露出部分に金を除く金属が全く露出しておらず、
水分による金属の腐食が皆無になり高信頼化が図れる。
(2)蓋にアルばナセラミックを含む無機材料を使用す
るために、機械的曲げ応力に対する強度が、基板単体の
場合に比べて改善できる。
(3)本構造のまま実装できるため、半導体装置の高密
度実装化が図れる。
【図面の簡単な説明】
第1図は、本発明の一実施例による半導体装置の製造工
程断面図、第2図は、本発明の一実施例の半導体装置の
斜視図である。 1・・・・・・p型基板、2・・・・・・端子形成用n
型層、3・・・・・・p型層、4・・・・・・端子引き
出し口、5・・・・・・回路パターン、6・・・・・・
蓋、7・・・・・・窪み、8・・・・・・仕切り壁、9
・・・・・・メタライズド面、1o・・・・・・シリコ
ン地肌露出領域、11・・・・・・金箔、12・・・・
・・保護膜、13・・・・・・ポンディングパッド、1
4・・・・・・孔、16・・・・・・金線。

Claims (4)

    【特許請求の範囲】
  1. (1)半導体装置の表面に形成された前記半導体装置の
    構成要素を、前記半導体装置と異る無機材料から成る蓋
    で覆うことを特徴とする半導体装置。
  2. (2)半導体装置の構成要素と対向する蓋の部分が凹状
    になっている特許請求の範囲第1項記載の半導体装置。
  3. (3)半導体装置と蓋とを金系共晶合金又は錫/鉛系合
    金で固着する特許請求の範囲第1項または第2項記載の
    半導体装置。
  4. (4)半導体装置の端子が半導体装置の構成要素が形成
    されている面と異った高さの面上にある特許請求の範囲
    第1項、第2項または第3項記載の半導体装置。
JP61078577A 1986-04-04 1986-04-04 半導体装置 Expired - Lifetime JPH0754831B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61078577A JPH0754831B2 (ja) 1986-04-04 1986-04-04 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61078577A JPH0754831B2 (ja) 1986-04-04 1986-04-04 半導体装置

Publications (2)

Publication Number Publication Date
JPS62234354A true JPS62234354A (ja) 1987-10-14
JPH0754831B2 JPH0754831B2 (ja) 1995-06-07

Family

ID=13665756

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61078577A Expired - Lifetime JPH0754831B2 (ja) 1986-04-04 1986-04-04 半導体装置

Country Status (1)

Country Link
JP (1) JPH0754831B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS516515A (ja) * 1974-07-05 1976-01-20 Hitachi Ltd
JPS5453964A (en) * 1977-10-07 1979-04-27 Hitachi Ltd Circuit device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS516515A (ja) * 1974-07-05 1976-01-20 Hitachi Ltd
JPS5453964A (en) * 1977-10-07 1979-04-27 Hitachi Ltd Circuit device

Also Published As

Publication number Publication date
JPH0754831B2 (ja) 1995-06-07

Similar Documents

Publication Publication Date Title
US6297547B1 (en) Mounting multiple semiconductor dies in a package
US5422514A (en) Packaging and interconnect system for integrated circuits
US7008824B2 (en) Method of fabricating mounted multiple semiconductor dies in a package
US6753205B2 (en) Method for manufacturing a structure comprising a substrate with a cavity and a semiconductor integrated circuit bonded to a contact pad located in the cavity
US5739585A (en) Single piece package for semiconductor die
US6638792B2 (en) Method for fabricating BOC semiconductor package
KR100200254B1 (ko) 반도체 장치 및 그 제조 방법
EP0183722A1 (en) SEMICONDUCTOR MODULE ASSEMBLY HIGH DENSITY.
JPS6366422B2 (ja)
JP3726579B2 (ja) 半導体装置およびその製造方法
US3469017A (en) Encapsulated semiconductor device having internal shielding
JP4072816B2 (ja) 複合モジュール及びその製造方法
US5814882A (en) Seal structure for tape carrier package
JP3402086B2 (ja) 半導体装置およびその製造方法
US5102831A (en) Method of manufacturing multi-chip package
JPS5988864A (ja) 半導体装置の製造方法
JPH0645504A (ja) 半導体装置
JPS62234354A (ja) 半導体装置
JP3203228B2 (ja) 半導体装置とその製造方法
JPH0567697A (ja) 樹脂封止型半導体装置
JPH05211256A (ja) 半導体装置
CN217955850U (zh) 一种硅基三维集成扇出型封装结构
JPS62248242A (ja) 半導体装置
JPS60194545A (ja) 半導体装置およびその製造方法
JP4356196B2 (ja) 半導体装置組立体