JPS62233900A - Digital signal transmitter - Google Patents

Digital signal transmitter

Info

Publication number
JPS62233900A
JPS62233900A JP7694286A JP7694286A JPS62233900A JP S62233900 A JPS62233900 A JP S62233900A JP 7694286 A JP7694286 A JP 7694286A JP 7694286 A JP7694286 A JP 7694286A JP S62233900 A JPS62233900 A JP S62233900A
Authority
JP
Japan
Prior art keywords
pulse train
pulse
data
circuit
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7694286A
Other languages
Japanese (ja)
Inventor
安田 哲夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP7694286A priority Critical patent/JPS62233900A/en
Publication of JPS62233900A publication Critical patent/JPS62233900A/en
Pending legal-status Critical Current

Links

Landscapes

  • Arrangements For Transmission Of Measured Signals (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 この発明は、計測されたデジタルデータを少数の信号路
で伝送し、必要なスケールで信号を変換できるデジタル
信号伝送装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical field to which the invention pertains] The present invention relates to a digital signal transmission device that can transmit measured digital data through a small number of signal paths and convert the signal at a necessary scale.

〔従来技術とその問題点〕[Prior art and its problems]

大きなプラントを操業する場合、プラント各部分の温度
φ圧力など各種のデータを計測して遠方へ伝送する必要
があるが、精度や耐ノイズ性の向上などのために、アナ
ログ量ではなく、デジタル量でこれら計測データを伝送
することが望まれている。そこで従来はこれら計測され
データ化された信号を多数の信号路により伝送していた
。ところでこの場合に伝送されたデータを受信側でスケ
ーリングを行わせるための回路が複雑であり、しかも信
号の量子化に従って多数の伝送路が必要となるなど、各
種の欠点を有している。
When operating a large plant, it is necessary to measure various data such as temperature and pressure in each part of the plant and transmit it to a long distance, but in order to improve accuracy and noise resistance, digital quantities are used instead of analog quantities. It is desired to transmit these measurement data by Therefore, in the past, these measured signals converted into data were transmitted through a large number of signal paths. However, in this case, the circuit for scaling the transmitted data on the receiving side is complicated, and furthermore, it has various drawbacks, such as requiring a large number of transmission paths in accordance with the quantization of the signal.

〔発明の目的〕[Purpose of the invention]

この発明は、僅かな信号伝送路と簡単な回路でスケーリ
ングされた計測データを伝送することができるデジタル
信号伝送装置に関する。
The present invention relates to a digital signal transmission device that can transmit scaled measurement data using a few signal transmission paths and a simple circuit.

〔発明の要点〕[Key points of the invention]

この発明は、入力されたパルス列を交互に振り分けるこ
とによりパルスが重複せずかつそのパルス間隔が入力パ
ルスの2倍となるパルス列を出力するパルス分配器を直
列に接続することで周期が倍増して行く信号を発生させ
、この信号でデータを周波数に変換する回路を2組用意
して計測データとスケールデータとをそれぞれ別個の伝
送路で伝送させ、カウンタで構成された受信回路でこれ
ら両データからスケーリングされたデジタル量を検出し
ようとするものである。
This invention doubles the cycle by connecting in series pulse distributors that alternately distribute input pulse trains to output a pulse train in which the pulses do not overlap and the pulse interval is twice that of the input pulses. Two sets of circuits are prepared to generate a signal that converts the data into a frequency using this signal, transmit the measurement data and scale data through separate transmission paths, and then use a receiving circuit consisting of a counter to convert the data from both data. It attempts to detect a scaled digital quantity.

〔発明の実施例〕[Embodiments of the invention]

第1図は木涌s’h本発明の実施例を示すブロック図で
あって、送信回路2は入力された計測データとスケール
データとを周波数に変換し、2本の信号伝送路3により
受信回路4に送出する。受信回路4はカウンタで構成さ
れていて、入力される2つの信号からスケーリングされ
たデジタル量を読みとるようになっているのであるが、
これらの詳細を以下に説明する。
FIG. 1 is a block diagram showing an embodiment of the present invention, in which a transmitting circuit 2 converts input measurement data and scale data into frequencies, and receives the signals through two signal transmission paths 3. Send to circuit 4. The receiving circuit 4 is composed of a counter and is designed to read the scaled digital amount from the two input signals.
These details will be explained below.

第2図は第1図に示す実施例における送信回路2の構成
を示すブロック図である。この第2図において、クロッ
ク発振器7から出力されるクロックパルスをパルス分配
器8に入力させると、このパルス分配器8は入力クロッ
クパルスを相互にパルスが重複せず、かつパルス周期が
入力クロックパルス周期の2倍である2組のパルス列を
出力する。そこでこのパルス分配器8から出力される2
組のパルス列のうちの一方を直列接続されているN組の
パルス分配器11,12.・・・13の先頭にあるパル
ス分配器11に入力させることによりN本の基準となる
クロック信号を作る。またパルス分配器8が出力する他
方のパルス列を直列接続されているM組のパルス分配器
21,22.・・・23の先頭にあるパルス分配器21
に入力させることにより、M本の基準となるクロック信
号を作る。
FIG. 2 is a block diagram showing the configuration of the transmitting circuit 2 in the embodiment shown in FIG. In FIG. 2, when the clock pulses output from the clock oscillator 7 are input to the pulse distributor 8, the pulse distributor 8 receives the input clock pulses so that the pulses do not overlap each other and the pulse period is equal to that of the input clock pulse. Two sets of pulse trains having twice the period are output. Therefore, the 2 output from this pulse distributor 8
N sets of pulse distributors 11, 12 . . . one of the sets of pulse trains are connected in series. . . . 13 to generate N reference clock signals by inputting them to the pulse distributor 11 located at the beginning of the pulse divider 11. Furthermore, M sets of pulse distributors 21, 22 . ...Pulse distributor 21 at the beginning of 23
M reference clock signals are created by inputting the input signal to M reference clock signals.

第3図は第2図に示す送信回路に記載のパルス分配器8
の回路図である。この第3図に示すパルス分配器は2個
のD形フリップフロップ31゜32と2個のAND素子
33.34と1個の反転素子35とで構成されており、
入力端子36にクロックパルスなどのパルス列信号が入
力されると、2個の出力端子37と38からはそれぞれ
周期が入力パルス列信号の2倍であるパルス列信号が出
力されるのであるが、出力端子37から出力されるパル
ス列の各パルスと、出力端子38から出力されるパルス
列の各パルスとは相互に重複しないようになっている。
FIG. 3 shows a pulse distributor 8 shown in the transmitting circuit shown in FIG.
FIG. The pulse distributor shown in FIG. 3 is composed of two D-type flip-flops 31 and 32, two AND elements 33 and 34, and one inverting element 35.
When a pulse train signal such as a clock pulse is input to the input terminal 36, pulse train signals having a cycle twice that of the input pulse train signal are output from the two output terminals 37 and 38. Each pulse of the pulse train outputted from the output terminal 38 and each pulse of the pulse train outputted from the output terminal 38 are designed not to overlap with each other.

第4図は第3図に示すパルス分配器の入力信号および出
力信号の波形を示す波形図であって、第4図(イ)は入
力端子36に入力されるパルス信号の波形を、第4図(
ロ)は出力端子37にあられれるパルス信号の波形を、
第4図(ハ)は出力端子38にあられれるパルス信号の
波形をそれぞれがあられしている。
FIG. 4 is a waveform diagram showing the waveforms of the input signal and output signal of the pulse distributor shown in FIG. figure(
b) is the waveform of the pulse signal applied to the output terminal 37,
FIG. 4(c) shows the waveforms of the pulse signals applied to the output terminal 38.

第2図に示す送信回路において、変換回路14へはパル
ス分配器11,12.・・・13から周期が倍増して行
くN本のパルス列が入力され、また入力端子2Bからは
スケールデータが入力されるので、変換回路14からは
周波数に変換された伝送信号が出力端子2Cにあられれ
る。
In the transmission circuit shown in FIG. 2, the conversion circuit 14 is connected to pulse distributors 11, 12 . . . . N pulse trains whose periods are doubled are input from 13, and scale data is input from input terminal 2B, so the transmission signal converted to frequency is input from conversion circuit 14 to output terminal 2C. Hail.

第5図は第2図に示す送信回路に記載の変換回路の回路
図である。この第5図において、N個のAND素子51
,52.・・・53がそれぞれパルス分配器からのクロ
ック信号とスケールデータとの論理積を演算し、0几素
子54によりこれらN個のAND素子51,52.・・
・53の出力の論理和を演算することにより、当該変換
回路からは周波数に変換された伝送信号が出力されるこ
とになる。
FIG. 5 is a circuit diagram of the conversion circuit described in the transmission circuit shown in FIG. 2. In this FIG. 5, N AND elements 51
,52. . . 53 respectively calculate the AND of the clock signal from the pulse distributor and the scale data, and the 0 element 54 calculates the AND of these N pieces of AND elements 51, 52 .・・・
- By calculating the logical sum of the outputs of 53, the conversion circuit outputs a transmission signal converted into a frequency.

同様に第2図に示す送信回路において、M個のAND素
子と1個のOR素子で構成されている変換回路24にM
個のパルス分配器21,22.・・・23からM本の基
準となるクロック信号と、入力端子2人を経て計測デー
タとを入力させることにより、当該変換回路24は分局
器25を介して出力端子2Dに周波数に変換された伝送
信号を出力することとなる。
Similarly, in the transmitting circuit shown in FIG.
pulse distributors 21, 22 . By inputting M reference clock signals from 23 and measurement data via two input terminals, the conversion circuit 24 converts the frequency to the output terminal 2D via the divider 25. A transmission signal will be output.

第6図は第1図に示す実施例回路における伝送信号の波
形図であって、第6図(イ1はストローブパバス波形を
、eaN 6 ’EJ (”))はクロックパルス波形
をそれぞれがあられしているが、第1図における受信回
路4はカウンタで構成されており、この第6図((+ 
(ロ)に示す2つの信号からスケーリングされたデジタ
ル量を読みとることができる。
FIG. 6 is a waveform diagram of the transmission signal in the embodiment circuit shown in FIG. 1, in which FIG. Sorry, but the receiving circuit 4 in FIG. 1 is composed of a counter, and this FIG. 6 ((+
The scaled digital quantity can be read from the two signals shown in (b).

第7図は複数のデータを計測し、それぞれのスケールで
スケーリングされたデジタル信号を伝送する本発明の応
用例を示すブロック図である。上述の実施例は1点の計
測データを数値化して伝送する場合であるが、実際には
多数のデータを計測しなければならないので、第7図に
示す構成となる。
FIG. 7 is a block diagram showing an application example of the present invention in which a plurality of pieces of data are measured and digital signals scaled at respective scales are transmitted. In the above-described embodiment, measurement data of one point is digitized and transmitted, but in reality, a large number of data must be measured, so the configuration shown in FIG. 7 is adopted.

第7図に示す応用例回路では、制御回路74からの選択
信号が制御バス73を経て与えられることにより、複数
の検出値のいずれかがセレクタ回路61により選択され
、サンプルホールド回路62を介してA/D変換回路6
3に入力される。A/D変換回路63は入力されたアナ
ログ信号をデジタル信号に変換して送信回路2に送出す
るのであるが、Cの送信回路2の回路構成は第2図にお
いて既に説明済みである。またスケールデータも同様に
してセレクタ回路71により選択され、サンプルホール
ド回路72を介して送信回路2に送出される。
In the application example circuit shown in FIG. 7, a selection signal from a control circuit 74 is applied via a control bus 73, so that one of a plurality of detected values is selected by a selector circuit 61, and the selection signal is sent via a sample and hold circuit 62. A/D conversion circuit 6
3 is input. The A/D conversion circuit 63 converts the input analog signal into a digital signal and sends it to the transmitting circuit 2, and the circuit configuration of the transmitting circuit 2 of C has already been explained in FIG. Similarly, the scale data is selected by the selector circuit 71 and sent to the transmitting circuit 2 via the sample and hold circuit 72.

送信回路2からは2本の信号伝送路3を介して伝送信号
がデコーダ回路64に送られ、サンプルホールド回路6
5を介してカウンタ回路66に与えられる。このカウン
タ回路66は入力された伝送信号を表示データに変換し
て表示回路67に出力するのであるが、この表示データ
はスケーリングされているので、所望の単位記号を付す
ることができる。
The transmission signal is sent from the transmission circuit 2 to the decoder circuit 64 via the two signal transmission paths 3, and the sample and hold circuit 6
5 to the counter circuit 66. This counter circuit 66 converts the input transmission signal into display data and outputs it to the display circuit 67. Since this display data is scaled, a desired unit symbol can be attached to it.

〔発明の効果〕〔Effect of the invention〕

この発明によれば、パルス分配器を用いることで複数の
基準となるクロックを作り、このクロックによりデジタ
ルデータを周波数に変換して伝送するようにしているの
であるが、このように検出値をクロックの周波数に変換
しているのでデジタル信号の数的処理が不要になり、回
路をきわめて簡単なものにすることができる。さらに伝
送信号は、その周波数に情報が含まれているので、パル
スとこれをカウントするための信号伝送路は2回路あれ
ばよいので、この信号伝送路の数は従来に比して大幅に
減少させることができるので、装置全体のコスト低減に
大きく寄与する利点を有している。
According to this invention, a pulse distributor is used to create multiple reference clocks, and digital data is converted into a frequency and transmitted using these clocks. Since the frequency is converted to , there is no need for numerical processing of the digital signal, and the circuit can be made extremely simple. Furthermore, since the transmission signal contains information in its frequency, only two pulses and two signal transmission lines are needed to count them, so the number of signal transmission lines is significantly reduced compared to the past. This has the advantage of greatly contributing to reducing the cost of the entire device.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の実施例を示すブロック図であり、第2
図は第1図に示す実施例における送信回路の内部を示す
ブロック図、第3図は第2図に示す送信回路に記載のパ
ルス分配器の回路図、第4図は第3図に示すパルス分配
器の入力信号と出力信号の波形を示す波形図である。第
5図は第2図1ζ示す送信回路に記載の変換回路の回路
図であり、第6図は第1図に示す実施例回路における伝
送信号の波形図である。また第7図は複数のデータを計
測しそれぞれのスケールでスケーリングされたデジタル
信号を伝送する本発明の応用例を示すブロック図である
。 2・・・送信回路、3・・・信号伝送路、4・・・受信
回路、7・・・クロック発振器、8.II、12,13
゜21.22,23・・・パルス分配器、14.24・
・・変換回路、25・・・分周器、31,32・・・D
形フリップフロップ、33.34・・・AND素子、3
5・・・反転素子、51,52.53・・・AND素子
、54・・・0几素子、61,71・・・セレクタ回路
、62゜65.72・・・サンプルホールド回路、63
・・・A/D変換回路、64・・・デコーダ回路、66
・・・カウンタ回路、67・・・表示回路、73・・・
制御バス、74・・・第1図 Cイ)入カイ吉@                 
           。 第5図 第6図
FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG.
The figure is a block diagram showing the inside of the transmitting circuit in the embodiment shown in FIG. 1, FIG. 3 is a circuit diagram of a pulse distributor described in the transmitting circuit shown in FIG. 2, and FIG. 4 is a block diagram showing the inside of the transmitting circuit in the embodiment shown in FIG. FIG. 3 is a waveform diagram showing waveforms of an input signal and an output signal of a distributor. FIG. 5 is a circuit diagram of a conversion circuit described in the transmission circuit shown in FIG. 2 1ζ, and FIG. 6 is a waveform diagram of a transmission signal in the embodiment circuit shown in FIG. 1. Further, FIG. 7 is a block diagram showing an application example of the present invention in which a plurality of data are measured and digital signals scaled at respective scales are transmitted. 2... Transmission circuit, 3... Signal transmission path, 4... Receiving circuit, 7... Clock oscillator, 8. II, 12, 13
゜21.22,23...Pulse distributor, 14.24.
... Conversion circuit, 25... Frequency divider, 31, 32... D
Type flip-flop, 33.34...AND element, 3
5... Inversion element, 51, 52.53... AND element, 54... 0 element, 61, 71... Selector circuit, 62° 65.72... Sample hold circuit, 63
... A/D conversion circuit, 64 ... Decoder circuit, 66
...Counter circuit, 67...Display circuit, 73...
Control bus, 74...Figure 1 C) Irikichi @
. Figure 5 Figure 6

Claims (1)

【特許請求の範囲】[Claims] 1)計測されたデジタルデータを伝送する装置において
、入力されるパルス列とはパルスが重複せず、そのパル
ス間隔が入力パルス列の2倍となるパルス列を出力する
パルス分配手段を複数直列に接続して先頭のパルス分配
手段にクロック発振手段からのクロックパルスを入力さ
せるように構成された第1のパルス列発生手段と、この
第1パルス列発生手段から出力されるパルス列でスケー
ルデータを周波数に変換する第1のデータ変換手段と、
前記第1パルス列発生手段と同様に構成された第2パル
ス列発生手段と、この第2パルス列発生手段から出力さ
れるパルス列で計測データを周波数に変換する第2デー
タ変換手段と、これら第1データ変換手段出力信号と第
2データ変換手段出力信号とを受信してスケーリングさ
れたデジタル量を検出するカウンタとで構成されている
ことを特徴とするデジタル信号伝送装置。
1) In a device that transmits measured digital data, a plurality of pulse distribution means are connected in series to output a pulse train whose pulses do not overlap with the input pulse train and whose pulse intervals are twice the input pulse train. a first pulse train generating means configured to input clock pulses from the clock oscillating means to the first pulse distributing means; and a first pulse train generating means configured to input clock pulses from the clock oscillating means to the first pulse distributing means, and a first pulse train generating means configured to convert scale data into a frequency using the pulse train output from the first pulse train generating means. a data conversion means;
a second pulse train generating means configured in the same manner as the first pulse train generating means; a second data converting means for converting measurement data into a frequency using a pulse train output from the second pulse train generating means; and a first data converting means for converting the measured data into a frequency. A digital signal transmission device comprising: a counter that receives the output signal of the second data conversion means and the output signal of the second data conversion means and detects a scaled digital quantity.
JP7694286A 1986-04-03 1986-04-03 Digital signal transmitter Pending JPS62233900A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7694286A JPS62233900A (en) 1986-04-03 1986-04-03 Digital signal transmitter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7694286A JPS62233900A (en) 1986-04-03 1986-04-03 Digital signal transmitter

Publications (1)

Publication Number Publication Date
JPS62233900A true JPS62233900A (en) 1987-10-14

Family

ID=13619796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7694286A Pending JPS62233900A (en) 1986-04-03 1986-04-03 Digital signal transmitter

Country Status (1)

Country Link
JP (1) JPS62233900A (en)

Similar Documents

Publication Publication Date Title
JPS62233900A (en) Digital signal transmitter
US3376744A (en) Flow measurement system
JP2925443B2 (en) Electronic measuring instrument
JPS6159486A (en) Display signal generator
SU911723A1 (en) Frequency-to-code converter
SU1531016A1 (en) Digital meter of low frequencies
US4405990A (en) Apparatus for determining the ratio of two signal repetition rates
SU1264101A1 (en) Digital phase meter
SU918873A1 (en) Digital frequency meter
SU612241A1 (en) Pulse-counting converter of the difference between series codes into parallel code
JP3124990B2 (en) Measured value-frequency converter
SU1029100A1 (en) Digital phase meter
RU2099719C1 (en) Meter of parameters of linear frequency-modulated signals
SU736370A1 (en) Converter-cyclic converter of time interval into digital code
SU1525606A1 (en) Device for measuring divergence of periods of two generators with close frequencies
SU1251152A1 (en) System for transmission of chronometric information
SU960653A1 (en) Device for measuring frequency signal fluctuation
SU744677A1 (en) Device for counting the quantity of objects of equal mass
RU2156471C2 (en) Device measuring frequency of events
SU373873A1 (en) DEVICE FOR TRANSFORMING FREQUENCY TO CODE
SU1283980A1 (en) Serial code-to-parallel code converter
RU2115230C1 (en) Time internal-to-code converter
SU661249A1 (en) Digital level meter
SU809202A1 (en) Device for analysing secondary statistic characteristics of a discrete communication channel
SU883855A1 (en) Time interval meter