SU1029100A1

SU1029100A1 - Digital phase meter

Info

Publication number: SU1029100A1
Application number: SU813371933A
Authority: SU
Inventors: Александр Семенович Глинченко; Сергей Викторович Чепурных; Михаил Кириллович Чмых
Original assignee: Красноярский Политехнический Институт
Priority date: 1981-12-30
Filing date: 1981-12-30
Publication date: 1983-07-15

Abstract

1. ЦИФРОВОЙ ФАЗОМЕТР, содержащий задак||ций генератор, врем зад ющий блок, блоки синхронизации , преобразователь сдвига фаз в йнтерватш времени с подключенными к его выходам блоками квантовани , св занными вторыми входами с задаю-, щим генератором, а выходами - с первыми входами соответствукй х блоков синхронизации, которые первыми выходаш через элемент ИЛИ соединены со входом счетчика, о т л и ч а ю щ и и с. тем, что, с целью повышени точности измерени , в него введены распределитель импульсов и блок суммировани и кодоимпульсного преобразовани , выход которого соединен с дополнительным входом элемента MJW, а входы соответственно - с выходами задающего генератора , врем задающего блока и разр д-, ными выходами блоков синхрони зации, которые соединены вторыми входами с соответствующими выходами распределител импульсов, подключенного к задающему генератору, св занному также со входом врем задающего блока, выход которого подключен к третьим входам блоков квантовани , при этом разр дные выходы сметчика и Рлока суммировани и кодоимпульсного преобразовани вл ютс выходами устройства . 2. Фазометр по п. 1,отлиI чающийс тем, что блок суммировани -и кодоимпульсного преоб (О разовани содержит элемент задержки и последовательно соединенные сумматор , регистр, элемент равенства кодов , счетчик и элемент совпадений, соединенный выходом с элементом ИЛИ, а входами - с выходами эпемента равенства кодоа, задающего генератора и элемента задержки, соединенного со входом с врем задающим блоком, а вторым выходом - с регистром, часть разр дных выходов которого вл етс выходами блока, при этом разр дные входы сумматора соединены с выходами -разр дов блоков синхронизации.1. A DIGITAL PHASOMETT containing a generator, a time reference unit, a synchronization unit, a phase-to-time converter with a quantization unit connected to its outputs, the second inputs with the master oscillator, and the first ones connected to its outputs. the inputs of the corresponding synchronization blocks, which are first connected via the OR element to the input of the counter, are ofc. By the fact that, in order to improve the measurement accuracy, a pulse distributor and a summation and code-impulse transform unit are introduced into it, the output of which is connected to the auxiliary input of the MJW element, and the inputs respectively to the outputs of the master oscillator, the time of the master block and the discharge outputs. synchronization blocks that are connected by the second inputs to the corresponding outputs of the pulse distributor connected to the master oscillator, also connected to the input, master clock time, the output of which is connected to t These inputs are the quantizer units, while the bit outputs of the estimator and the summation and pulse code conversion are the outputs of the device. 2. Phase meter according to claim 1, differing from the fact that the summation block and the code-pulse transform (O development contains a delay element and successively connected adder, register, equality equality element, counter and coincidence element connected to the output with the OR element, and the inputs with the outputs of the equality of the coding, the master oscillator and the delay element connected to the time input by the master unit, and the second output to the register, part of the discharge outputs of which is the output of the block, while the accumulator inputs are connected with outputs - bits of synchronization blocks.

Description

Изобретение относитс к радиоизмерительной технике и может быть ийпользовано дл построени цифровых фазометров с высокой разрешающей способностью по фазе.The invention relates to a radio metering technique and can be used to construct digital phase meters with high resolution in phase.

Известен двухпериодный цифровой фазометр, содержащий двухканальное формирующее устройство, задающий генератор с подключенными к rfeMy через элемент совпадений врем задающим блоком, включающим в себ де .литель частоты и триггер, и блоком квантовани , включающим в себ триггер , дифференцирующие цепи и два элемента совпадений, вторые входы ко .торых св заны с двухканальным формирующим устройством, а выходы через элемент ИЛИ с регистрирующим счетчиком.A two-period digital phase meter is known, which contains a two-channel shaping device, a master oscillator with a master unit connected to rfeMy through a coincidence element, a master unit including a frequency splitter and a trigger, and a quantization unit including a trigger, differentiating circuits and two coincidence elements, the second The inputs to the second ones are connected to the two-channel forming device, and the outputs through the OR element to the recording counter.

Квантование временных интервалов, соответствующих положительным и отрицательным нуль-переходам входных сигналов осуществл етс в таком фазометре отдельными сдвинутыми на период частоть задающего генератора последовательност ми счетных импульсов 13Однако это снижает максимальную частоту квантовани и увеличивает погрешность дискретности и, кроме того, на перекрывающихс участках временных интервалов (при углах больше 180°) сказываетс взаимное вли ние счетных импульсов, про вл ющеес в изменении их эквивалентной де тельности и динамического порога срабатывани счетчика, что приводит к дополнительной погрешности измерени .The quantization of the time intervals corresponding to the positive and negative zero transitions of the input signals is carried out in such a phase meter by individual sequences of counting pulses shifted by the frequency of the master oscillator. However, this reduces the maximum quantization frequency and increases the discreteness and, in addition, overlapping sections of time intervals ( at angles greater than 180 °), the mutual influence of the counting pulses, which manifests itself in a change in their equivalent activity and ynamic counter threshold, which leads to an additional measurement error.

Наиболее близким к предлагаемому вл етс цифровой фазометр, содержащий преобразователь сдв1/1га фаз в интервалы времени с подключенными к его выходам через элементы И блоками синхронизации, соединенными первыми выходами через элемент ИЛИ со счетчиком, задающий генератор , св занный с вторыми входами лементов И и блоков синхронизации, соединенных третьими входами через рем задающий блок с вторым выхоом одного из блоков синхронизации, етвертые входы блоков синхронизаии соединены соответственно с пр ым и инверсным выходами триггера, в занного входом с задающим генера ором.The closest to the present invention is a digital phase meter containing a converter of 1 / 1ga phase at time intervals connected to its outputs via elements AND synchronization blocks connected to the first outputs via an OR element to a counter, driving oscillator associated with the second inputs of the AND elements and blocks synchronization, connected by the third inputs through the rem driver unit with the second output of one of the synchronization blocks, the fourth inputs of the synchronization blocks are connected respectively to the forward and inverse outputs of the trigger, in the input with master oscillator.

В элементах И фазометра осущетвл етс квантование временныхIn the And phase meter elements, the time quantization is performed.

интервалов, поэтому в дальнейшем их целесообразно называть блоком квантовани . При этом квантование производитс общей квантующей последовательностью от задающего генератора , что уменьшает погрешность дискретности . Блоки синхронизации обеспечивают прив зку счетных импульсов к двум сдвинутым во времени импульсным последовательност м и их регистрацию общим суммирующим счетчиком . Блоки синхронизации включают в себ ооследрвательно сое-диненные делитель частоты, подключенный к выходу соответствующего блока квантовани , управл емый триггер и элемент И (в дальнейшем - первый элемент совпадений), второй вход которого св зан с врем задаю- intervals, so in the future they are advisable to call a quantization unit. In this case, quantization is performed by a common quantizing sequence from the master oscillator, which reduces the discreteness error. Synchronization blocks provide a reference to the counting pulses to two time-shifted pulse sequences and their registration with a common summing counter. Synchronization blocks include a sequentially connected frequency divider connected to the output of the corresponding quantization unit, a controlled trigger and an AND element (hereinafter the first element of coincidence), the second input of which is associated with the time specified by

0 щим блоком, последовательно соединенные блок переноса, входы которого соединены с задающим генератором и с пр мым или инверсным выходом триггера, а выход - с врем задающим0 unit, connected in series transfer unit, the inputs of which are connected to the master oscillator and the direct or inverse trigger output, and the output - with the master clock

5 блоком (в первом блоке синхронизации) и с третьим входом первого элемента совпадени , электронный ключ (в дальнейшем - второй элемент совпадений), соединенный вторым входом с выходом управл емого триггера, и триггера, выход которого подключен к второму входу управл емого триггера и четвертому входу первого элемента совпадений , выход которого вл етс выходом блока синхронизации С 2.5 with a block (in the first synchronization block) and with a third input of the first match element, an electronic key (hereinafter the second match element) connected to the second input of the controlled trigger and the trigger whose output is connected to the second input of the controlled trigger and the fourth the input of the first match element, the output of which is the output of the synchronization unit C 2.

В делител х частоты блоков синхронизации , , объем которых должен быть не менее 5, происходит потер части измерительной информации, что приводит к дополнительной погрешности, пропорциональной удвоенному объему делителей частоты (максимальное значение ).. In the frequency dividers of synchronization blocks, the volume of which must be at least 5, some of the measurement information is lost, which leads to an additional error proportional to twice the volume of frequency dividers (maximum value) ..

Особенно эта погрешность возрастает с yвeличeниe 4 числа параллельно квантуемых интервалов времени,, формируемых преобразователем сдвига фаз в интервалы времени.. 1Especially this error increases with an increase in 4 numbers of parallel quantized time intervals, formed by the phase shift converter in time intervals. 1

Цель изобретени . повышение точности измерени цифровых фазометров. Поставленна цель достигаетс тем, что в цифровой фазометр содержащий задающий генератор, б.поки синхронизации , врем задающий блок, преобразователь сдвига фаз в интервалы времени с подключенными к его выxoдa 4 блоками квантовани , .св занными втог рыми входами с задающим генератором, а выходами - с первыми входами соответствующих блоков синхронизации, которые первыми выходами соединены через элемент ИЛИ со входом счетчик введены распределитель импульсов и блок суммировани и кодоимпульсного преобразовани , выход которого соединен с дополнительным входом элемента ИЛИ, а входы соответственно с выходами задающего генератора, врем задающего блока и разр дными выходами блоков синхронизац:ии, кото рые соединены вторыми входами- с соответствующими выходами распределит л импульсов, подключенного, к задающему генератору, св занному также со входом врем задающего блока, вых которого подключен к третьим входам блоков квантовани , разр дные выходы счетчика и блока суммировани и кодбимпульсного преобразовани вл ютс выходами устройства. При этом блок суммировани и кодоимпульсного рреобразовани содержит элемент задержки и последовател но соединенные сумматор, регистр, элемэнт равенства кодов, счетчик, и элемент совпадений, соединенный, выходом с элементом ИЛИ, а входами с выходами 3|Лемента равенства кодов , задающего генератора и элемен .1та задержки, соединенного входом с врем задающим блоком, а вторым выхо дом - с регистром, часть разр дных выходов которого вл етс выходами блока., разр дные входы сумматора со динены с выходами разр дов блоков синхронизации. На фиг. 1 приведена схема цифрового фазометра; на фиг. 2 - схема блока синхронизации,а на фиг. 3 схема блока суммировани и кодоимпульсного преобразовани . Цифровой фазометр содержит преобразователь 1 сдвига фаз в интерва лы времени с подключенными к его вы ходам блоками 2-1-2-п квантовани , св занными с блоками . синхронизации , соединенными через элемент ИЛИ со с.четчиком 5 а также задающий генератор 6.с подключенными к, нему распределителем 7 импульсов , св занным с блоками синхронизации, и арем задающим блоком 8, соединенным с блоком суммировани и.кодоимпульсного преобразовател 9 св занным с задающим генератором 6, элементом А и блоками З-Ч-З-п синхронизации, вклю чающими в себ делитель частоты 10 0k , и последовательно соединенные первый элемент 11 совпадений, триггера 12, управл емый триггер 13, соединенный ..с делителем 10 частоты и второй элемент k совпадений, соединен-, ныйс первым элементом 11 совпадений , Блок суммировани и кодоимпульсного преобразовани включает в себ элемент .15 задержки и последовательно соединенные сумматор 1б, регистр 17, элемент 18 равенства кодов, счетчик 19 и элемент 20 совпадений, св занный с элементом 18 равенства кодов и элементом 15 задержки, соединенным также с регистром 17. Работает устройство следующим образом. На выходах преобразовател 1 сдвига фаз в интервалы времени формируютс последовательности временных интервалов, .пропорциональных измер емому сдвигу фаз, которые в блоках 2-1-2-п квантовани заполн ютс .общей последовательностью счетных импульсов с выхода задающего генератора 6, и образующиес пачки импульсов поступают на блоки .синхронизации . В этих блоках осуществл етс прив зка импульсов пачек к сдвинутым во времени импульсным последовательност м с.выходов распределител импульсов 7, что обеспечиЬает раздельную регистрацию числа импульсов в пачках с помощью общего суммирующего счетчика 5. После окончани времени измерени , задаваемого врем задающим блоком 8, коды, оставшиес в делител х 10 частоты блоков 3-1-З-п синхронизации , сбрасываютс в сумматор 16 блока суммировани и кодоимпульсного преобразовани 9, и полученна сумма с некоторой задержкой, задаваемой элементом 15 задержки, записываетс в регистр 17. Младшие разр ды этого регистра, число которых равно числу разр дов делителей 10 частоты, совместно с разр дами счетчика 5, вл ютс информационными индицируемыми разр дами цифрового фазометра, а содержимое старших его разр дов, соответствующих разр дам переноса сумматора 16 с помощью элемента 18 равенства кодов, счетчика 19 и элемента. 20 совпадений преобразуетс в число импульсов, которое через элемент k ИЛИ прибавл етс к содержимому счетчика 5. В результате не происходит потер части измерительной информации в делител х 10 частоты блоков синхронизации . Структура этих блоков (фиг.2) отличаетс от соответствущей структуры прототипа лишь отсутствием элемента переноса и на/тчием разр дных выходов делителей частоты. При этом коэф 4циент делени Кд делителей 19 частоты дл нормальной работы блоков сиихррииаации, как это показано в прототипе, догасен (ггь не менее 5. Произведем оценку технической эффективности гфедлагаемого устройства . Пусть на выходах преобразовател 1 сдвига фаз в интервалы времени формируютс четыре фазовых интервала за два периода сигнала, опре дел ющих количество блоков 2 квантовани и блоков 3 синхронизации в предлагаемом устройстве. Дл обеспечени непосредственного отсчета результата измерени в градусах фазы догвкно выполн тьс условие дм сч- 2 «вЧзм где К 0,1,2,... - частота квантовани 1изи - врем измерени , Кеч - объем счетчика 5. flp« f«в l8ИГц, ,0 С 36(3.000.00. Если Кд вз ть равным 10 (при представлении результата измерени в двоично-дес тичном коде), то единица младшего дес тичного разТ да результата измерени , определ ема содержимым делителей 10 частоты соответствует 10 градуса. Наибольша погрешность за счет отбрасывани содержимого делителей 10 частоты будет, когда на момент окончани времени измерени в камдом из них зарегистрировано «««ело 9, «49«ia -(3,(. При времени и |14ере в«й эта погрешность ста«вт равной/,« -(3.6-lH. В то же врем погрешность квантовани , определ ема выражением f Vfe-Zi f if Ili, KB I ИЭМ KBI в зависимости от частоты сигнала F и времени измерени 1 имеет следующие значени : при с,( «(1,8-1( ( кГц) (5,8х vin-4)° (F«10 кГц); ПРИ , с (5, (F«100 кГц) и б, (1,8.1И° (Г-10кГц). Отсюда следует, что на частотах пор дка дес тков килогерц и ниже |Дополнительна погрешность за счет отбрасывани содержимого делителей 10 частоты ставитс больше, чем погрешность квантовани и, следовательно , она. будет определ ть результиру ющую случайную погрешность прототипа . Исключение этой составл ющей погрешности уменьшает общую случайную погрешность прототипа тем больше , чем ниже частота сигнала (на пор док и,более дл частот единиц килогерц и ниже), По сравнению с серийно выпускаемым цифровым фазометром Ф2-16 предлагаемый фазометр позвол ет получить значительно меньшую случайную погрешность - пор дка (, Дл фазометра Ф2-16 эта погрешность равна . 0,1° (единица младшего разр да индикатора). Технико-экономическа эффективность предлагаемого фазометра заключаетс в повышении точности измерени за счет исключени случайной погрешности , обусловленной потерей частоты измерительной информации в блоках синхронизации, причем обща случайна погрешность измерени уменьшаетс тем больше, чем ниже частота сигнала (в несколько единиц - дес тков раз) .The purpose of the invention. increase the accuracy of measurement of digital phase meters. The goal is achieved by the fact that a digital phase meter containing a master oscillator, synchronization timing, master oscillator time, a phase shift converter at time intervals with 4 quantization blocks connected to its output, connected to the secondary inputs with the master oscillator, and outputs with the first inputs of the corresponding synchronization blocks, which are connected to the first outputs via the OR element, the pulse distributor and the summation and code-pulse transformation unit are inputted to the counter, the output of which is connected to d the additional input of the OR element, and the inputs, respectively, with the outputs of the master oscillator, the time of the master block and the bit outputs of the synchronization blocks: which are connected by the second inputs — distributes the impulses connected to the master oscillator, also connected to the time input the driver unit, the output of which is connected to the third inputs of the quantization units, the bit outputs of the counter and the summation unit and the code impulse code are outputs of the device. In this case, the summation and code-impulse transformation unit contains a delay element and a serially connected adder, register, code equality element, counter, and coincidence element connected by output to the OR element, and inputs from outputs 3 | Legend of equality of codes, the generator and element. 1ta of the delay connected by the input with the time of the master unit and the second output with the register, part of the bit outputs of which are the outputs of the block, the bit inputs of the adder are connected to the outputs of the bits of the synchronization blocks. FIG. 1 shows a digital phase meter; in fig. 2 is a diagram of a synchronization unit, and in FIG. 3 is a circuit for summing and code pulse conversion. The digital phase meter contains a phase shift converter 1 in time intervals with 2-1-2-p quantization blocks connected to its outputs associated with the blocks. synchronization, connected via an OR element with a meter counter 5 as well as a master oscillator 6.c connected to it by a distributor 7 pulses associated with synchronization blocks, and a clock of a master block 8 connected to a summation unit and pulse-converter converter 9 connected with master oscillator 6, element A and synchronization W-H-W-n blocks, including a frequency divider 10 0k, and the first coincidence element 11 connected in series, trigger 12, controlled trigger 13, connected to frequency divider 10 and second element coincidence t k, connected with the first match element 11, the Summation and Code Impulse Unit includes a delay element .15 and a series-connected adder 1b, register 17, code equality element 18, counter 19, and coincidence element 20 associated with the element 18 of the equality of codes and the delay element 15, also connected with the register 17. The device operates as follows. At the outputs of the phase shift converter 1, time series sequences are formed, proportional to the measured phase shift, which in the 2-1-2-p quantization blocks are filled with a total sequence of counting pulses from the output of the master oscillator 6, and the resulting packets of pulses are received on blocks. synchronization. In these blocks, the bursts of the packs are linked to time-shifted pulse sequences from the output of the pulse distributor 7, which ensures the separate recording of the number of pulses in the packs using a common totalizer 5. After the end of the measurement time specified by the master unit 8, the codes remaining in the dividers 10 of the frequency of the synchronization blocks 3-1 through 3p, are dumped into the adder 16 of the summation unit and the code-impulse transform 9, and the resulting sum with some delay set by element 15 delays are recorded in register 17. The low bits of this register, the number of which is equal to the number of bits of frequency dividers 10, together with the bits of counter 5, are informational display bits of the digital phase meter, and the contents of the high bits corresponding to the transfer bits adder 16 using the element 18 equality codes, the counter 19 and the element. The 20 matches are converted into the number of pulses, which through the element k OR is added to the contents of the counter 5. As a result, some of the measurement information is not lost in the dividers 10 of the frequency of the synchronization blocks. The structure of these blocks (Fig. 2) differs from the corresponding prototype structure only in the absence of a transfer element and on / off the bit outputs of the frequency dividers. At the same time, the 4th division factor Kd of frequency dividers 19 for normal operation of the power supply units, as shown in the prototype, is pre-fault (not less than 5. Let us evaluate the technical efficiency of the device. Let four phase intervals be formed at the time intervals of the phase shift converter 1 two periods of the signal determining the number of quantization blocks 2 and synchronization blocks 3 in the proposed device. To ensure a direct reading of the measurement result in degrees of phase, the condition of dm sc- 2 в hzm where K 0,1,2, ... is the quantization frequency 1 sys is the measurement time, Ketch is the volume of the counter 5. flp f in l8 Hz,, 0 С 36 (3.000.00. If If the value is taken to be 10 (when presenting the measurement result in a binary-decimal code), then the unit of the smallest decimal value and the measurement result determined by the content of frequency dividers 10 corresponds to 10. Degree of discrepancy of the contents of frequency dividers 10 will be when At the time of the end of the measurement time, 9 of them, 49, ia - (3, (. With time and | 14re in "th this error of one hundred" volts equal to /, "- (3.6-lH. At the same time, the quantization error defined by the expression f Vfe-Zi f if Ili, KB I IEM KBI depending on the signal frequency F and measurement time 1 has the following meanings: at s, ("(1.8-1 ((kHz) (5.8 x vin-4) ° (F" 10 kHz); AT, s (5, (F "100 kHz) and b, (1.8.1 ° C (D-10kHz). It follows that at frequencies of the order of tens of kilohertz and below | Additional error due to discarding the contents of dividers 10 frequency is greater than the quantization error and, therefore, it will determine the resultant prototype random error. The elimination of this component error reduces the total random error of the prototype, the lower the signal frequency (by an order of magnitude and, more often for kilohertz and lower frequencies), compared to the commercially available digital phase meter F2-16 It is impossible to get a much smaller random error - on the order of (, For the phase meter F2-16, this error is equal. 0.1 ° (unit of the least significant bit of the indicator). The technical and economic efficiency of the proposed phase meter is to improve the measurement accuracy by eliminating random error due to the loss of the measurement information frequency in the synchronization units, and the total random measurement error decreases the more the lower the signal frequency (by several units - ten times).

jTjT

-ргг-rgg

Claims

1. A DIGITAL PHASOMETER containing a master oscillator, a master oscillator, synchronization units, a phase-shift converter in time intervals with quantization units connected to its outputs, connected by second inputs to a master oscillator, and outputs - with the first inputs of the corresponding synchronization units, which are connected by the first outputs through the OR element to the counter input, so that in order to increase the measurement accuracy, a pulse distributor and a summing and code-converting unit are introduced into it the output of which is connected to the additional input of the OR element, and the inputs, respectively, “with the outputs of the master oscillator, the timing block and the bit outputs of the synchronization blocks, which are connected by second inputs to the corresponding outputs of the pulse distributor, connected to the master oscillator, also connected to the input of the timing a block, the output of which is connected to the third inputs of the quantization blocks, while the bit outputs of the counter and the summing and code-pulse conversion blocks are the outputs mi devices.

2. Phasometer pop. 1, characterized in that the summation and code-pulse conversion unit contains a delay element and a series-connected adder, a register, an equal code element, a counter and a coincidence element connected by an output to an OR element, and inputs - to the outputs of an equal element of the coding code, a generator and a delay element connected by an input to a timing unit, and a second output to a register, some of the bit outputs of which are block outputs, while the bit inputs of the adder are connected to the outputs of the bits of syn chronization.

Si ”1029100

1 1029100 2