JPS6223339B2 - - Google Patents
Info
- Publication number
- JPS6223339B2 JPS6223339B2 JP54054638A JP5463879A JPS6223339B2 JP S6223339 B2 JPS6223339 B2 JP S6223339B2 JP 54054638 A JP54054638 A JP 54054638A JP 5463879 A JP5463879 A JP 5463879A JP S6223339 B2 JPS6223339 B2 JP S6223339B2
- Authority
- JP
- Japan
- Prior art keywords
- bus line
- storage
- bus
- signal
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000002093 peripheral effect Effects 0.000 claims description 16
- 238000012806 monitoring device Methods 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 4
- 239000000523 sample Substances 0.000 description 4
- 238000012544 monitoring process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
本発明はデータ処理装置のバスライン上の信号
を監視するバス監視装置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a bus monitoring device for monitoring signals on a bus line of a data processing device.
従来この種のバス監視装置は複数のプローブを
1個ずつ対応するデータ処理装置のバスラインに
接続してバスライン上の信号を入力していた。し
かしデータ処理装置は一般に多数のバスラインを
有し、これらバスラインにバス監視装置のプロー
ブを接続するのに多くの時間を要するという欠点
があつた。またプローブをバスラインに接続可能
な接続点(例えば、バスラインを配線したプリン
ト板のラツピングポスト)がデータ処理装置の筐
体の奥にあつて接続点を見て判別することや、接
続点まで手を入れることが困難な場合は、バスラ
インにプローブを接続するのに特に多くの時間を
要するという欠点があつた。 Conventionally, this type of bus monitoring device connects a plurality of probes one by one to the bus line of a corresponding data processing device to input signals on the bus line. However, data processing devices generally have a large number of bus lines, and there is a drawback in that it takes a lot of time to connect the probes of the bus monitoring device to these bus lines. In addition, the connection point where the probe can be connected to the bus line (for example, a wrapping post on a printed circuit board to which the bus line is wired) is located deep inside the data processing device's housing, and it is difficult to identify the connection point by looking at it. In cases where it is difficult to manually connect the probe to the bus line, it takes a particularly long time.
本発明の目的は上記欠点を解決したバス監視装
置を提供することにある。 SUMMARY OF THE INVENTION An object of the present invention is to provide a bus monitoring device that overcomes the above-mentioned drawbacks.
本発明のバス監視装置は、データ処理装置のバ
スラインの信号が予め設定したパターンと一致し
たときおよび外部からの信号を受けたときにトリ
ガ信号を生成するトリガ生成手段と、前記バスラ
インの信号を読み込み記憶し前記トリガ信号を受
けたときに読み込みを停止する記憶手段と、前記
記憶手段の記憶内容を読み出す続み出し手段と、
前記バスラインに接続する前記データ処理装置の
接続部と同一の接続形態を有する接続部とを含む
ことを特徴とするバス監視装置。 The bus monitoring device of the present invention includes a trigger generation means for generating a trigger signal when a signal on a bus line of a data processing device matches a preset pattern and when receiving a signal from the outside; storage means that reads and stores the information and stops reading when the trigger signal is received; a continuation means that reads out the stored contents of the storage means;
A bus monitoring device comprising: a connection portion having the same connection form as a connection portion of the data processing device connected to the bus line.
次に本発明について図面を参照して説明する。
第1図は本発明の一実施例を接続したデータ処理
装置を示すブロツク図である。 Next, the present invention will be explained with reference to the drawings.
FIG. 1 is a block diagram showing a data processing device to which an embodiment of the present invention is connected.
中央処理装置20、周辺制御部30,50及び
主記憶装置70は共通バスライン10に接続し、
周辺装置40,60は周辺制御部30,50によ
り制御される。中央処理装置20、周辺制御部3
0,50及び記憶装置70との間で、共通バスラ
イン10を介しデータ転送が行われ何らかの処理
が行われる。一方、バス監視装置80はデータ転
送中つまり共通バスライン10がアクテイブにな
つたときに、複数ラインからなる共通バスライン
10の全てまたは一部のバス信号を収集する。バ
ス監視装置80に周辺装置90は接続する。 The central processing unit 20, the peripheral control units 30, 50, and the main memory 70 are connected to the common bus line 10,
The peripheral devices 40 and 60 are controlled by peripheral control units 30 and 50. Central processing unit 20, peripheral control unit 3
0, 50 and the storage device 70, data is transferred via the common bus line 10 and some processing is performed. On the other hand, the bus monitoring device 80 collects all or part of the bus signals of the common bus line 10 consisting of a plurality of lines during data transfer, that is, when the common bus line 10 becomes active. A peripheral device 90 is connected to the bus monitoring device 80 .
第2図は第1図に示す周辺装置90を接続した
バス監視装置80を詳しく示すブロツク図であ
る。 FIG. 2 is a block diagram showing in detail the bus monitoring device 80 to which the peripheral device 90 shown in FIG. 1 is connected.
インタフエース部2は接続部1を介し共通バス
ライン10と接続する。なお接続部1は第1図に
示すデータ処理装置の論理回路を実装したパツケ
ージの共通バスライン10のコネクタへの接続部
と同一の接続形態のものである。従つて空いてい
る共通バスライン10のコネクタを利用するか、
または、バス監視に不要なデータ処理装置のパツ
ケージと交換して接続部1を共通バスライン10
に容易に接続することができる。。 The interface section 2 is connected to the common bus line 10 via the connection section 1. The connection section 1 has the same connection form as the connection section to the connector of the common bus line 10 of the package in which the logic circuit of the data processing apparatus shown in FIG. 1 is mounted. Therefore, use the vacant common bus line 10 connector, or
Alternatively, you can replace the data processing device package that is unnecessary for bus monitoring and connect the connection part 1 to the common bus line 10.
can be easily connected to. .
共通バスライン10上のバス信号500は全て
インタフエース部2でバツフアを介し収集制御部
3、トリガ生成部4、制御部及び操作部6へ転送
される。収集制御部3は複数のラインからなる共
通バスライン10の一部または全部のラインのバ
ス信号500を選択した記憶情報600を出力す
る。記憶制御部5は主制御部6からの動作変更の
制御信号200が出力されるまで記憶情報600
を記憶してゆき、記憶制御部5の最高位のアドレ
スまで更新したなら最低位のアドレスへ戻り最初
のアドレスから再書き込み動作を行う。主制御部
と操作部6においてはトリガ信号300を出力す
べきバス信号500のパターンであるトリガパタ
ーンの設定、周辺装置90に情報を転送するため
のフオーマツトの編集モード等があらかじめ設定
されている。また主制御部と操作部6は手動操作
等により外部信号400を出力する。トリガー生
成部4では主制御及び操作部6の指示にて設定さ
れたトリガーパターンとバス信号500が一致し
たとき、または外部信号400を受けたときにト
リガー信号300を主制御部及び操作部6へ転送
する。 All bus signals 500 on the common bus line 10 are transferred to the collection control section 3, trigger generation section 4, control section and operation section 6 via a buffer at the interface section 2. The collection control unit 3 outputs stored information 600 in which bus signals 500 of some or all lines of the common bus line 10 consisting of a plurality of lines are selected. The storage control unit 5 stores the storage information 600 until the main control unit 6 outputs the control signal 200 for changing the operation.
is stored, and when it is updated to the highest address in the storage control unit 5, it returns to the lowest address and rewrites from the first address. In the main control section and the operation section 6, settings for a trigger pattern which is a pattern of the bus signal 500 to which the trigger signal 300 is to be output, a format editing mode for transferring information to the peripheral device 90, etc. are set in advance. Further, the main control section and the operation section 6 output an external signal 400 by manual operation or the like. The trigger generation section 4 sends the trigger signal 300 to the main control and operation section 6 when the trigger pattern set by the instruction from the main control and operation section 6 matches the bus signal 500, or when the external signal 400 is received. Forward.
主制御部及び操作部6はトリガー信号300を
受けたなら各制御部へ動作変更の制御信号200
を与える。このとき記憶制御部5は書き込み動作
を停止し、編集制御部7へ読出情報700を転送
していく。編集制御部7では記憶情報700の整
理を主制御部及び操作部6の指示に基づき行い出
力フオーマツトに従つた編集情報800を生成
し、出力制御部8に転送する。この出力制御部8
は周辺装置90に適応する転送速度、データ形式
で周辺装置90に情報出力する。記憶制御部5の
すべてのアドレスの内容が転送されてこの一連の
動作が終了すると、記憶制御部5は記憶情報60
0の書き込みを再開し、上述と同様に制御信号2
00により周辺装置90に記憶内容を出力する。
また主制御部及び操作部6の操作により同じ読出
情報700を繰返し周辺装置90に転送し、出力
することもできる。 When the main control unit and the operation unit 6 receive the trigger signal 300, a control signal 200 is sent to each control unit to change the operation.
give. At this time, the storage control section 5 stops the write operation and transfers the read information 700 to the editing control section 7. The editing control section 7 organizes the stored information 700 based on instructions from the main control section and the operation section 6, generates editing information 800 in accordance with the output format, and transfers it to the output control section 8. This output control section 8
outputs information to the peripheral device 90 at a transfer rate and data format suitable for the peripheral device 90. When the contents of all addresses in the storage control unit 5 are transferred and this series of operations is completed, the storage control unit 5 transfers the storage information 60.
The writing of 0 is resumed, and the control signal 2 is changed in the same manner as above.
00 outputs the memory contents to the peripheral device 90.
Furthermore, the same readout information 700 can be repeatedly transferred to and output from the peripheral device 90 by operating the main control section and the operation section 6.
また、外部でバツフアを介したバス信号を観測
できる様にバツフア出力ライン1000を主制御
部及び操作部6から出力している。このバツフア
出力ライン1000に出力する共通バスライン1
0の選択は主制御部及び操作部6にて行われ、こ
の共通バスライン10のバス信号500をシンク
ロスコープ等の測定器具で観測することができ
る。 Further, a buffer output line 1000 is outputted from the main control section and the operation section 6 so that the bus signal via the buffer can be observed externally. Common bus line 1 output to this buffer output line 1000
The selection of 0 is performed by the main control section and operation section 6, and the bus signal 500 of this common bus line 10 can be observed with a measuring instrument such as a synchroscope.
また記憶制御部5の読出情報700の転送先を
編集制御部7から切換えて記憶データライン10
0によりインタフエース部2、接続部1を介して
共通バスライン10に転送することができる。こ
の記憶制御部5の読出情報の転送先の切換は主制
御部及び操作部6で制御され転送先を記憶データ
ライン100を通して共通バスライン10にした
場合は、主制御部及び操作部6がトリガ信号30
0を受けて動作変更の制御出力200を出力する
と記憶制御部5は記憶情報600の書き込み動作
を停止した後、記憶制御部5は中央処理装置20
からの命令を受けて読出情報を共通バスライン1
0に転送する。この場合読出情報を第1図のデー
タ処理装置の周辺装置40,60に出力するよう
なこともできる。つまり記憶データライン100
はバス監視装置を第1図の主記憶装置70の1部
の記憶アドレスとして応答したときのデータライ
ンであり、このためインタフエース部2は主記憶
装置70の1部として応答するための回路を含ん
でいる。 Further, the transfer destination of the read information 700 of the storage control unit 5 is switched from the editing control unit 7 to the storage data line 10.
0, the data can be transferred to the common bus line 10 via the interface section 2 and connection section 1. Switching of the transfer destination of the read information of the storage control unit 5 is controlled by the main control unit and the operation unit 6. When the transfer destination is set to the common bus line 10 through the storage data line 100, the main control unit and the operation unit 6 trigger signal 30
0 and outputs the control output 200 for changing the operation, the storage control unit 5 stops the write operation of the storage information 600, and then the storage control unit 5 outputs the control output 200 for changing the operation.
Common bus line 1
Transfer to 0. In this case, it is also possible to output the read information to the peripheral devices 40 and 60 of the data processing device shown in FIG. In other words, the memory data line 100
is a data line when the bus monitoring device responds as a storage address of a part of the main storage device 70 in FIG. Contains.
本発明には以上説明したように、データ処理装
置のパツケージをバスラインに接続する接続部と
同一接続形態の接続部を有することにより、バス
ラインの接続が容易である効果がある。 As described above, the present invention has the effect of facilitating the connection of the bus line by having a connection section having the same connection form as the connection section for connecting the package of the data processing device to the bus line.
第1図は本発明の一実施例を接続したデータ処
理装置を示すブロツク図、第2図は第1図に示し
たバス監視装置を詳細に示すブロツク図である。
10……共通バスライン、20……中央処理装
置、30,50……周辺制御部、40,60,9
0……周辺装置、70……主記憶装置、80……
バス監視装置、1……接続部、2……インタフエ
ース部、3……収集制御部、4……トリガー生成
部、5……記憶制御部、6……主制御部及び操作
部、7……編集制御部、8……出力制御部、10
0……記憶データライン、200……制御信号、
300……トリガー信号、400……外部信号、
500……バス信号、600……記憶情報、70
0……読み出し情報、800……編集情報、10
00……バツフア出力ライン。
FIG. 1 is a block diagram showing a data processing device connected to an embodiment of the present invention, and FIG. 2 is a block diagram showing details of the bus monitoring device shown in FIG. 1. 10... Common bus line, 20... Central processing unit, 30, 50... Peripheral control unit, 40, 60, 9
0...Peripheral device, 70...Main storage device, 80...
Bus monitoring device, 1...Connection unit, 2...Interface unit, 3...Collection control unit, 4...Trigger generation unit, 5...Storage control unit, 6...Main control unit and operation unit, 7... ...Editing control section, 8...Output control section, 10
0...Storage data line, 200...Control signal,
300...Trigger signal, 400...External signal,
500...bus signal, 600...memory information, 70
0...Reading information, 800...Editing information, 10
00...Buffer output line.
Claims (1)
号またはデータ信号が予め設定したアドレス情報
またはデータ情報と一致したときおよび外部から
の信号を受けたときにトリガ信号を生成するトリ
ガ生成手段と、前記バスライン上のアドレス信号
またはデータ信号を書き込み記憶し前記トリガ信
号を受けたときに書き込みを停止する記憶手段
と、前記トリガ信号に応答して前記記憶手段の記
憶内容を読み出す読み出し手段と、前記読み出し
手段により読み出した前記記憶内容を前記バスラ
インを介することなく接続された周辺装置に出力
する出力手段と、前記バスラインに接続する前記
データ処理装置の接続部と同一の接続形態を有す
る接続部とを含むことを特徴とするバス監視装
置。 2 前記出力手段は、前記記憶手段から読み出し
た読出情報を編集した編集情報を前記周辺装置に
送出する編集手段を含むことを特徴とする特許請
求の範囲第1項記載のバス監視装置。 3 前記読み出し手段は、データ処理装置からの
命令により前記記憶手段の記憶内容の読み出しを
開始させる手段と、前記記憶手段から読み出した
読出情報を前記接続部を介してバスラインに供給
するインタフエース部とを含むことを特徴とする
特許請求の範囲第1項記載のバス監視装置。[Claims] 1. Trigger generation that generates a trigger signal when an address signal or data signal on a bus line of a data processing device matches preset address information or data information or when an external signal is received. storage means for writing and storing address signals or data signals on the bus line and stopping writing when receiving the trigger signal; and reading means for reading out the contents of the storage means in response to the trigger signal. and output means for outputting the storage content read by the reading means to a connected peripheral device without going through the bus line, and a connection form that is the same as that of the connection section of the data processing device connected to the bus line. A bus monitoring device comprising: 2. The bus monitoring device according to claim 1, wherein the output means includes editing means for sending edited information obtained by editing the read information read from the storage means to the peripheral device. 3. The reading means includes means for starting reading of the storage contents of the storage means in response to a command from the data processing device, and an interface section for supplying the read information read from the storage means to the bus line via the connection section. A bus monitoring device according to claim 1, characterized in that it includes:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5463879A JPS55146529A (en) | 1979-05-02 | 1979-05-02 | Bus supervisory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5463879A JPS55146529A (en) | 1979-05-02 | 1979-05-02 | Bus supervisory device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS55146529A JPS55146529A (en) | 1980-11-14 |
JPS6223339B2 true JPS6223339B2 (en) | 1987-05-22 |
Family
ID=12976306
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5463879A Granted JPS55146529A (en) | 1979-05-02 | 1979-05-02 | Bus supervisory device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS55146529A (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5880751A (en) * | 1981-11-06 | 1983-05-14 | Mitsubishi Electric Corp | Data processor |
JPS60189545A (en) * | 1984-03-09 | 1985-09-27 | Toshiba Corp | Logical device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5216142A (en) * | 1975-07-28 | 1977-02-07 | Fujitsu Ltd | Data processing system with bus information logging function |
JPS5324742A (en) * | 1976-08-20 | 1978-03-07 | Hitachi Ltd | Interface monitor |
-
1979
- 1979-05-02 JP JP5463879A patent/JPS55146529A/en active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5216142A (en) * | 1975-07-28 | 1977-02-07 | Fujitsu Ltd | Data processing system with bus information logging function |
JPS5324742A (en) * | 1976-08-20 | 1978-03-07 | Hitachi Ltd | Interface monitor |
Also Published As
Publication number | Publication date |
---|---|
JPS55146529A (en) | 1980-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5548741A (en) | IC memory card system having a host processor selectively operable with an IC memory card including either an SRAM or an EEPROM | |
US4646230A (en) | Data transfer control system | |
JPS6223339B2 (en) | ||
JPS6113268B2 (en) | ||
KR20010013137A (en) | Communication DMA Device | |
JP3092116B2 (en) | Program change method | |
JP3131918B2 (en) | Memory device | |
JP2699482B2 (en) | Data transfer control device | |
KR0159437B1 (en) | Data transfer interface circuit | |
JP3049710B2 (en) | Nonvolatile semiconductor memory device | |
JP2932730B2 (en) | Vending machine data input / output device | |
JPS6313222B2 (en) | ||
KR910002621B1 (en) | Interface in collect callexchange | |
JPS6310459B2 (en) | ||
JPH03121545A (en) | Ic memory card | |
JPH088597B2 (en) | Data monitoring device | |
JPS6246022B2 (en) | ||
JPH0711510B2 (en) | Ultrasonic diagnostic equipment | |
KR20000018843U (en) | Interface apparatus between CPU and controller | |
JPS6061976A (en) | Memory | |
JPS60254360A (en) | Data transfer system of information processor | |
JPH01226051A (en) | Memory controller | |
JPS60254477A (en) | Memory system | |
JPS6037062A (en) | Memory reading-out method | |
JPS638553B2 (en) |