JPS62229334A - Test system using test program for information processing system - Google Patents

Test system using test program for information processing system

Info

Publication number
JPS62229334A
JPS62229334A JP61071785A JP7178586A JPS62229334A JP S62229334 A JPS62229334 A JP S62229334A JP 61071785 A JP61071785 A JP 61071785A JP 7178586 A JP7178586 A JP 7178586A JP S62229334 A JPS62229334 A JP S62229334A
Authority
JP
Japan
Prior art keywords
test
program
information
test program
storage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61071785A
Other languages
Japanese (ja)
Inventor
Kazuo Shinohara
篠原 和雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61071785A priority Critical patent/JPS62229334A/en
Publication of JPS62229334A publication Critical patent/JPS62229334A/en
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

PURPOSE:To specify a fault area of hardware by using a hardware information collecting mechanism of a central processing unit to deliver also the detailed hardware information when an error occurs and is detected by a test program. CONSTITUTION:For the test programs 20 loaded to a main memory 2, a software instruction executing mechanism 10 of a central processing unit 1 carries out a test environment setting program 21, a test executing program 22 and a test result check program 23. If a foul operation is checked by the program 23, the program 20 starts a hardware information collecting mechanism 11 of the unit 1 via a hardware information collection start program 24 to store the information internal (hardware information 26) on a control memory and a register in the unit 1 into the memory 2 in addition to those information collected by the program 20. Then the program 20 delivers the test results including the information 26 to an output device 4.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理システムの試験プログラムによる試験
方式に関し、特に試験プログラムによるエラー検出時の
試験結果出力情報に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a test method using a test program for an information processing system, and particularly to test result output information when an error is detected by the test program.

〔従来の技術〕[Conventional technology]

従来、この禮の試験結果出力情報は、試験プログラムで
読み出したソフトウェア参照情報を編集することにより
出力していた。
Conventionally, this test result output information has been output by editing software reference information read out by a test program.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述した従来の試験プログラムによる試験結果出力情報
は、ソフトウェア参照情報のみとなっているので、ハー
ドウェア故障により試験プログラムでエラーを検出した
場合、ハードウェア故障位置を特定できないという欠点
がある。
Since the test result output information by the conventional test program described above is only software reference information, there is a drawback that if an error is detected in the test program due to a hardware failure, the location of the hardware failure cannot be specified.

本発明の目的は、試験プログラムによりハードウェアの
故障位置を特定することのできる情報処理システムの試
験プログラムによる試験方式を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a test method using a test program for an information processing system that can identify a fault location in hardware using a test program.

〔問題点を解決するための手段〕[Means for solving problems]

本発明の構成は、試験プログラムが格納されている外部
記憶装置と、前記試験プログラムを格納する主記憶装置
と、ソフトウェア命令の実行を行なうソフトウェア命令
実行機構とレジスタおよび制御用記憶情報である内部I
・−ドクエア情報を収集し前記主記憶装置に格納するノ
・−ドクエア情報収集機構とを有する中央処理装置と、
前記試験プログラムの試験結果情報を出力する出力装置
とを備えた情報処理システム試験プログラムによる試験
方式にgいて、前記外部記憶装置から読出され前記主記
憶装置に格納された前記試験プログラムを前記ノアトウ
エア命令実行機構により続出し前記中央処理装置により
試験環境設定、試験実行、試験結果チェックを実行しそ
の試験結果チェックに工9エラーを検出した場合、前記
ハードウェア情報収集機構を起動して前記試験プログラ
ムで収集可能な情報に加えて前記中央処理装置内の前記
内部ハードウェア情報を前記主記憶装置に格納し、前記
試験プログラムにより前記内部ハードウェア情報を含む
試験結果を前記出力装置に出力することを特徴とする。
The configuration of the present invention includes an external storage device that stores a test program, a main storage device that stores the test program, a software instruction execution mechanism that executes software instructions, an internal I that is registers, and control storage information.
- a central processing unit having a -docuair information collection mechanism that collects dokuair information and stores it in the main storage device;
In a test method using an information processing system test program, the test program is read from the external storage device and stored in the main storage device, and the test program is read out from the external storage device and stored in the main storage device. If the central processing unit executes test environment setting, test execution, and test result check, and if an error is detected in the test result check, the hardware information collection mechanism is activated to execute the test program. In addition to the collectable information, the internal hardware information in the central processing unit is stored in the main storage device, and the test result including the internal hardware information is output to the output device by the test program. shall be.

〔実施例〕〔Example〕

次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図は本発明の一実施例の情報処理システムの構成を
示す模式図、第2図は第1図で使用される試験プログラ
ムの動作を示す流れ図である。
FIG. 1 is a schematic diagram showing the configuration of an information processing system according to an embodiment of the present invention, and FIG. 2 is a flowchart showing the operation of the test program used in FIG.

中央処理装置1はソフトウェア命令実行機構10とハー
ドウェア情報収集機構11とから構成され、主記憶装置
2には外部記憶装置3に格納されている試験プログラム
20がイニシャルロードで格納される。試験プログラム
20は試験環境設定21.試験実行22.試験結果チェ
ック23、ハードウェア情報収集起動24.試験結果出
力25とから構成されている。
The central processing unit 1 is composed of a software instruction execution mechanism 10 and a hardware information collection mechanism 11, and a test program 20 stored in an external storage device 3 is initially loaded into the main storage device 2. The test program 20 has test environment settings 21. Test execution 22. Check test results 23, start collecting hardware information 24. It consists of a test result output 25.

次に1本試験プログラムの動作について説明する。Next, the operation of the single test program will be explained.

主記憶装置2上に外部記憶装置13から試験プログラム
20をロードする(ステップ50)。主記憶装置2上の
試験プログラム20は中央処理装置1上のソフトウェア
命令実行機構10により、試験環境設定21.試験実行
22.試験結果チェック23と実行される(ステップ5
1)。試験結果チェック23に8いて試験結果と期待値
が等しいかのチェックが行なわれる(ステップ52)。
The test program 20 is loaded onto the main storage device 2 from the external storage device 13 (step 50). The test program 20 on the main storage device 2 is executed by the software instruction execution mechanism 10 on the central processing unit 1 in the test environment settings 21. Test execution 22. Test result check 23 is executed (step 5
1). At test result check 23, a check is made to see if the test result and the expected value are equal (step 52).

チェック結果が等しいと判断された場合は1次の試験項
目の実施へと制御が移り次の試験の為、試験環境設定が
行なわれる。こうして全ての試験項目が順次実行される
If the check results are determined to be equal, control shifts to implementation of the first test item, and the test environment is set for the next test. In this way, all test items are executed sequentially.

試験結果チェック23によりチェック結果が不正と判断
された場合、中央処理装置1φ内のノ%−ドウエア情報
収集機構11を試験プログラム20内のハードウェア情
報収集起動24により起動しくステップ53)、試験プ
ログラム20で収集可能な情報に加えて中央処理装置l
内のレジスタg工び制御用記憶情報であるハードウェア
情報26を主記憶装置2上にハードウェア情報収集機構
11により格納する。
If the test result check 23 determines that the check result is incorrect, the hardware information collection mechanism 11 in the central processing unit 1φ is activated by the hardware information collection activation 24 in the test program 20 (step 53), and the test program In addition to the information that can be collected by the central processing unit
The hardware information collection mechanism 11 stores hardware information 26, which is storage information for controlling the register g inside, on the main storage device 2.

試験プログラム20は、主記憶装置2上に格納されたハ
ードウェア情報を含む試験結果を、試験結果出力25に
より出力装置4へ出力する(ステップ54)。出力され
たハードウェア情報を解析することにより正常に動作し
た時との差を見つけ。
The test program 20 outputs the test results including the hardware information stored on the main storage device 2 to the output device 4 through the test result output 25 (step 54). By analyzing the output hardware information, find the difference from when it worked normally.

ハードウェアの故障部品を特定してその故障部品を交換
することに19保守作業を終了する。
19 maintenance work is completed by identifying the faulty part of the hardware and replacing the faulty part.

〔発明の効果〕〔Effect of the invention〕

以上説明した工5に本発明は、試験プログラムでエラー
検出した際、中央処理装置に工りハードウェア情報収集
機構を使用することによりエラー発生時のハードウェア
詳細情報を試験プログラムで出力することにより、ハー
ドウェア情報の解析により故障部品の特定を行い試験プ
ログラムに工る情報処理システムの試験を可能とする効
果がある。
In step 5 explained above, the present invention, when an error is detected in the test program, uses a hardware information collection mechanism in the central processing unit to output detailed hardware information at the time of error occurrence in the test program. This has the effect of making it possible to test information processing systems by identifying faulty parts and creating test programs by analyzing hardware information.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の方式を実現する一実施例の情報処理シ
ステムの構成図、第2図は第1図で使用される試験プロ
グラムの動作を示す流れ図である。 1・・・・・・中央処理装置t、2・・・・・・主記憶
装置、3・・・・・・外部記憶装置、4・・・・・・出
力装置、10・・・・・・ソフトウェア命令実行機構、
11・・・・・・ハードウェア情報収集機構、20・・
・・・・試験プログラム、21・・・・・・試験環境設
定プログラム、22・・・・・・試験実行プログラム、
23・・・・・・試験結果チェックプログラム、24・
・・・・・ハードウェア情報収集起動プログラム。 25・−・・・・試験結果出力プログラム、26・・・
・・・内部ハードフェア情報、50〜54・・・・・・
試験プログラムの動作フローの各ステップ。 ・1′を 代理人 弁理士  内 原   晋゛ユ・5.、/\−
I/ ガ1図
FIG. 1 is a block diagram of an information processing system according to an embodiment of the present invention, and FIG. 2 is a flowchart showing the operation of a test program used in FIG. 1...Central processing unit t, 2...Main storage device, 3...External storage device, 4...Output device, 10...・Software instruction execution mechanism,
11...Hardware information collection mechanism, 20...
...Test program, 21...Test environment setting program, 22...Test execution program,
23...Test result check program, 24.
...Hardware information collection startup program. 25...Test result output program, 26...
...Internal hardware fair information, 50-54...
Each step of the test program operation flow.・1' is represented by patent attorney Susumu Uchihara.5. , /\-
I/Ga 1 diagram

Claims (1)

【特許請求の範囲】[Claims] 試験プログラムが格納されている外部記憶装置と、前記
試験プログラムを格納する主記憶装置と、ソフトウェア
命令の実行を行なうソフトウェア命令実行機構とレジス
タおよび制御用記憶情報である内部ハードウェア情報を
収集し前記主記憶装置に格納するハードウェア情報収集
機構とを有する中央処理装置と、前記試験プログラムの
試験結果情報を出力する出力装置とを備えた情報処理シ
ステムの試験プログラムによる試験方式において、前記
外部記憶装置から読出され前記主記憶装置に格納された
前記試験プログラムを前記ソフトウェア命令実行機構に
より読出し前記中央処理装置により試験環境設定、試験
実行、試験結果チェックを実行しその試験結果チェック
によりエラーを検出した場合、前記ハードウェア情報収
集機構を起動して前記試験プログラムで収集可能な情報
に加えて前記中央処理装置内の前記内部ハードウェア情
報を前記主記憶装置に格納し、前記試験プログラムによ
り前記内部ハードウェア情報を含む試験結果を前記出力
装置に出力することを特徴とする情報処理システムの試
験プログラムによる試験方式。
Collects an external storage device storing a test program, a main storage device storing the test program, a software instruction execution mechanism and registers for executing software instructions, and internal hardware information which is storage information for control. In a test method using a test program for an information processing system, the information processing system includes a central processing unit having a hardware information collection mechanism stored in a main storage device, and an output device that outputs test result information of the test program. The test program read out from the main storage and stored in the main storage device is read by the software instruction execution mechanism, and the central processing unit executes test environment setting, test execution, and test result check, and an error is detected by the test result check. , starts the hardware information collection mechanism to store the internal hardware information in the central processing unit in the main storage device in addition to the information that can be collected by the test program; A test method using a test program for an information processing system, characterized in that a test result including information is output to the output device.
JP61071785A 1986-03-28 1986-03-28 Test system using test program for information processing system Pending JPS62229334A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61071785A JPS62229334A (en) 1986-03-28 1986-03-28 Test system using test program for information processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61071785A JPS62229334A (en) 1986-03-28 1986-03-28 Test system using test program for information processing system

Publications (1)

Publication Number Publication Date
JPS62229334A true JPS62229334A (en) 1987-10-08

Family

ID=13470573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61071785A Pending JPS62229334A (en) 1986-03-28 1986-03-28 Test system using test program for information processing system

Country Status (1)

Country Link
JP (1) JPS62229334A (en)

Similar Documents

Publication Publication Date Title
JPH04223532A (en) Improved processor
JPS62229334A (en) Test system using test program for information processing system
JPH0287237A (en) Execute instruction control system
JPH06250889A (en) Fault processing system in data processing system
JP2684966B2 (en) I / O processor debug device
Perlas et al. The new implementation of the event building protocol for the ALEPH data acquisition system
JPS6170645A (en) Data collecting device for analysis of trouble cause
JPS6365541A (en) Automatic display system for program in fault
JPH0341528A (en) Diagnostic device in computer
JPH07109592B2 (en) CPU-IO parallel operation simulation method
JPS6362040A (en) Control system for abnormality ending process
JPS62126443A (en) Test execution system based upon simulation
JPS60171544A (en) Self-diagnosis device for abnormality of computer system
JPS60263232A (en) Microdiagnostic system
JPH0667921A (en) Information processor having fault processing function
JPS63226745A (en) Processor system
JPS61279949A (en) Program debug system
JPS60254251A (en) Debug system
JPH02115953A (en) Simulator
JPH04165433A (en) Debugging system for operating system
JPS5927355A (en) Information processing system
JPH01209516A (en) System for monitoring timer working
JPH0675800A (en) Fault processing system
JPS62177633A (en) Automatic restart processing system for inspection package job
JPH02122335A (en) Test method for ras circuit