JPS62229074A - 高速ｆｖ変換を用いた速度−加速度計 - Google Patents
高速ｆｖ変換を用いた速度−加速度計Info
- Publication number
- JPS62229074A JPS62229074A JP7314386A JP7314386A JPS62229074A JP S62229074 A JPS62229074 A JP S62229074A JP 7314386 A JP7314386 A JP 7314386A JP 7314386 A JP7314386 A JP 7314386A JP S62229074 A JPS62229074 A JP S62229074A
- Authority
- JP
- Japan
- Prior art keywords
- output
- counter
- converter
- acceleration
- velocity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 8
- 230000001133 acceleration Effects 0.000 claims abstract description 18
- 230000003111 delayed effect Effects 0.000 claims description 2
- 230000007423 decrease Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
- Measurement Of Mechanical Vibrations Or Ultrasonic Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）発明の目的
［産業上の利用分野］
この発明は高速［■変換器を用いて速度及び加速度を検
出する速度−加速度計に関するものである。
出する速度−加速度計に関するものである。
この種の速度−加速度計は車輌、モータ等の簡易出力モ
ニタ、車輌の惰行試験結果の実時間表示装詔して使用す
ることができる。
ニタ、車輌の惰行試験結果の実時間表示装詔して使用す
ることができる。
［従来の技術１
車輌の惰行試験結果の実時間表示や、車輌、モータ等の
簡易出力モニタの為に１４、停止に近い状態から高速ま
での広い口拡域にわたって、角速度、角加速度に比例し
た信号を得る必要がある。
簡易出力モニタの為に１４、停止に近い状態から高速ま
での広い口拡域にわたって、角速度、角加速度に比例し
た信号を得る必要がある。
従来、このような角速度を求める一技術として一般の１
：′■変換器を利用するものがある。
：′■変換器を利用するものがある。
一般に、高速ＦＶ変換器は、回転体の回転むらの検出等
のように高応答を必要とする場合や、比較的低周波のパ
ルス入力をＦＶ変換する場合に用いられ、パルス入力に
おける各パルスの間隔しに対して１／ｌに比例する電圧
すなわら、角速度に比例した電圧を演算して出力するも
のである１゜［発明が解決しようとする問題点］ 一般に、ＦＶ変換によって角速度を求めることができる
。このＦＶ変換器によって角加速度を得ようとする場合
には、得られた角速度信号を微分して角加速度信号を得
ることが考えられるが、こうして（すられた角加速度信
号は、特に低速域でのリップルが大きく問題があり、ま
た、各信号間の位相歪が大きくて両者の相関を検討する
には適さない。
のように高応答を必要とする場合や、比較的低周波のパ
ルス入力をＦＶ変換する場合に用いられ、パルス入力に
おける各パルスの間隔しに対して１／ｌに比例する電圧
すなわら、角速度に比例した電圧を演算して出力するも
のである１゜［発明が解決しようとする問題点］ 一般に、ＦＶ変換によって角速度を求めることができる
。このＦＶ変換器によって角加速度を得ようとする場合
には、得られた角速度信号を微分して角加速度信号を得
ることが考えられるが、こうして（すられた角加速度信
号は、特に低速域でのリップルが大きく問題があり、ま
た、各信号間の位相歪が大きくて両者の相関を検討する
には適さない。
この発明は上記の如き事情に鑑みてなされたものであっ
て、速度、加速度出力信号間の位相差が小さく、またリ
ップルが小さい高速ＦＶ変換を用いた速度−加速度シ１
を提供することを目的とするものである。
て、速度、加速度出力信号間の位相差が小さく、またリ
ップルが小さい高速ＦＶ変換を用いた速度−加速度シ１
を提供することを目的とするものである。
（ロ）発明の構成
［問題を解決するための手段］
この目的に対応して、この発明の高速ＦＶ変換を用いた
速度−加速度ムロ訳カスケードに接続したレートマルチ
プライヤにクロックを送り、そのレートマルチプライヤ
の出力パルスでカラン１−ダウンするダウンカウンタの
出力を上記レートマルチプライヤのレート入力としてそ
のレート設定を行い、パルス入力を遅延させた信号によ
り前記カウンタをフルビットの状態にすると共に、前記
パルス入力によりダウンカウンタの内容をラッチして高
速ＦＶ変換出力を得るものにおいて、前記レートマルチ
プライヤの出力パルスでカウントダウンするアップダウ
ンカウンタの出力とｊｉｆｆ記ダウンカウンタの出力を
乗篩型ＤＡ変換器で乗惇して加速度に比例した出力を得
ることを特徴としている。
速度−加速度ムロ訳カスケードに接続したレートマルチ
プライヤにクロックを送り、そのレートマルチプライヤ
の出力パルスでカラン１−ダウンするダウンカウンタの
出力を上記レートマルチプライヤのレート入力としてそ
のレート設定を行い、パルス入力を遅延させた信号によ
り前記カウンタをフルビットの状態にすると共に、前記
パルス入力によりダウンカウンタの内容をラッチして高
速ＦＶ変換出力を得るものにおいて、前記レートマルチ
プライヤの出力パルスでカウントダウンするアップダウ
ンカウンタの出力とｊｉｆｆ記ダウンカウンタの出力を
乗篩型ＤＡ変換器で乗惇して加速度に比例した出力を得
ることを特徴としている。
以下、この発明の詳細を一実施例を示す図面について説
明する。
明する。
第１図において、１は速度−加速石調であり、速度−加
速度計１は速度演算部２と加速度演算部３どからなって
いる。速度演粋部２は一般の公知のＦ Ｖ ９換器から
なっている。すなわち、速度演算部２はカスケードに接
続されたシー１−マルチプライヤ４，５を有し、レート
マルチプライヤ４にクロックを入力するクロック発生装
置６、レートマルチプライヤ４にレート入力をするダウ
ンカウンタ７、ダウンカウンタ７にセット信号を入力す
るセット信号発生装置８を有する。更にダウンカウンタ
７の出力を保持するレジスタ１１、レジスタ１１の出力
をＤ／Ａ変換するＤ／Ａ変換器１２及び入力パルスを波
形整形する波形整形器１３を有している。
速度計１は速度演算部２と加速度演算部３どからなって
いる。速度演粋部２は一般の公知のＦ Ｖ ９換器から
なっている。すなわち、速度演算部２はカスケードに接
続されたシー１−マルチプライヤ４，５を有し、レート
マルチプライヤ４にクロックを入力するクロック発生装
置６、レートマルチプライヤ４にレート入力をするダウ
ンカウンタ７、ダウンカウンタ７にセット信号を入力す
るセット信号発生装置８を有する。更にダウンカウンタ
７の出力を保持するレジスタ１１、レジスタ１１の出力
をＤ／Ａ変換するＤ／Ａ変換器１２及び入力パルスを波
形整形する波形整形器１３を有している。
一方、加速度波口部３は速度演算部２に接続されており
、この加速度演算部３はレジスタ１１の出力と次の１パ
ルス間隔内のダウンカウントパルスの差を求めるアップ
ダウンカウンタ１４と７ツプダウンカウンタ１４の出力
を保持するレジスタ１５とレジスタ１５の出力を前述の
Ｄ／Ａ変換器の出力と乗客ンするマルチプライングＤ／
Ａ＊換器１６と及び入力パルスを遅延してアップダウン
カウンタ１４に入力１゛る近延器１７とを有する。
、この加速度演算部３はレジスタ１１の出力と次の１パ
ルス間隔内のダウンカウントパルスの差を求めるアップ
ダウンカウンタ１４と７ツプダウンカウンタ１４の出力
を保持するレジスタ１５とレジスタ１５の出力を前述の
Ｄ／Ａ変換器の出力と乗客ンするマルチプライングＤ／
Ａ＊換器１６と及び入力パルスを遅延してアップダウン
カウンタ１４に入力１゛る近延器１７とを有する。
〔作用］
次にこのように構成された速度−加速度計の動作を第２
図に示すタイムチ１シー１・と共に説明する。
図に示すタイムチ１シー１・と共に説明する。
まず、速度の算出について述べる。
クロック発生装置６から一定周波数ｆ。のクロックをカ
スケードに接続したレートマルチブライＶ４．５に送り
、二段のレートマルチプライヤ４゜５においてダウンカ
ウンタ７によりレート入力により二コ定され比率でクロ
ック数を減じる。このとぎ、ぞのレートマルチプライヤ
５の出力パルスでカウントダウンするダウンカウンタ７
の出力をレート入力としてレート設定を行い、この場合
にダウンカウンタ７の出力が１／（ｔト（Ｍ／ｆｏ））
で変化η゛ることを利用して入力パルス間隔ｔの逆数、
寸なわら入力周波数に比例した電圧を１！７る。
スケードに接続したレートマルチブライＶ４．５に送り
、二段のレートマルチプライヤ４゜５においてダウンカ
ウンタ７によりレート入力により二コ定され比率でクロ
ック数を減じる。このとぎ、ぞのレートマルチプライヤ
５の出力パルスでカウントダウンするダウンカウンタ７
の出力をレート入力としてレート設定を行い、この場合
にダウンカウンタ７の出力が１／（ｔト（Ｍ／ｆｏ））
で変化η゛ることを利用して入力パルス間隔ｔの逆数、
寸なわら入力周波数に比例した電圧を１！７る。
なお、Ｍは２（ｎ：カウンタのビット数）である。
ダウンカウンタ７は、セット信号発生装置８ ｈｌらの
セラ１−（クリヤ）信号によってフルビットの状態とな
り、この状態ではレートマルチプライヤ４．５において
クロック数が減少しないが、そのレートマルチプライヤ
５の出力パルスでダウンカウンタ７をダウンカラン１〜
さけるので、そのカウンタの内容が急速に低下し、それ
により二段のレートマルチブライＶ４，５の出力パルス
の間隔が急速に大ぎくなって周期が長くなり、従ってダ
ウンカウンタのダウンカウントの速度も次第に遅くなり
、上記１／ （ｔ＋ （Ｍ／ｆｃ））の変化が得られる
。ダウンカウンタ−は、周波数ｆＣのパルス入力が遅延
回路を介してセラ１−信号として送られることによりフ
ルピットの状態となるが、１／ｌの出力を得る！こめに
遅延回路においてはＭ／ｆｃだけパルス入力のタイミン
グを遅延させでいる。このダウンカウンタ７の内容は、
上述したようにセラ］・信号が入力された後に急速に低
下覆るものであるが、これがレジスター１に送られ、次
のパルス入力によりそのときの値がラッチされて、ＤＡ
変換器１２を介して出力され、更にその次のパルス入力
によってレジスター１に新たな値がラッチされるまでの
間保持される。
セラ１−（クリヤ）信号によってフルビットの状態とな
り、この状態ではレートマルチプライヤ４．５において
クロック数が減少しないが、そのレートマルチプライヤ
５の出力パルスでダウンカウンタ７をダウンカラン１〜
さけるので、そのカウンタの内容が急速に低下し、それ
により二段のレートマルチブライＶ４，５の出力パルス
の間隔が急速に大ぎくなって周期が長くなり、従ってダ
ウンカウンタのダウンカウントの速度も次第に遅くなり
、上記１／ （ｔ＋ （Ｍ／ｆｃ））の変化が得られる
。ダウンカウンタ−は、周波数ｆＣのパルス入力が遅延
回路を介してセラ１−信号として送られることによりフ
ルピットの状態となるが、１／ｌの出力を得る！こめに
遅延回路においてはＭ／ｆｃだけパルス入力のタイミン
グを遅延させでいる。このダウンカウンタ７の内容は、
上述したようにセラ］・信号が入力された後に急速に低
下覆るものであるが、これがレジスター１に送られ、次
のパルス入力によりそのときの値がラッチされて、ＤＡ
変換器１２を介して出力され、更にその次のパルス入力
によってレジスター１に新たな値がラッチされるまでの
間保持される。
キャリア周波数をｆＣとするとダウンカウンタ７の入力
周波数ｆ″、は、 ｆ、＝ （Ｎ／Ｍ） ・ｆＣ となる。ａｌｌ “１″にセットしてからの経過時間ｔ
の時の内容Ｎは、 Ｎ＝Ｍ−ｆ （Ｎ／Ｍ＞”・ｆ ｄｔＱ
Ｃ である。
周波数ｆ″、は、 ｆ、＝ （Ｎ／Ｍ） ・ｆＣ となる。ａｌｌ “１″にセットしてからの経過時間ｔ
の時の内容Ｎは、 Ｎ＝Ｍ−ｆ （Ｎ／Ｍ＞”・ｆ ｄｔＱ
Ｃ である。
従って、Δを時間の変化量ΔＮは
ΔＮ＝Ｎ（ｔ＋Δｔ）−Ｎ （ｔ）
＝−（Ｎ／Ｍ） ２・１゛ 八ｔ
従って
−（１／Ｎ ）ｄＮ＝（ｆ“ ／Ｍ２） ｄ ｔ１／
Ｎ＝（（ｆ ／Ｍ２）・ｔ）＋ｃ）。
Ｎ＝（（ｆ ／Ｍ２）・ｔ）＋ｃ）。
ｃ ＝ １ ／Ｍ
、’、Ｎ＝ （１／（ｔ＋ （Ｍ／ｆＣ）））ｘ （Ｍ
２／ｆ ） 入カイを号からＭ／ｆｏだけ遅延してカウンタをａｌｌ
”ｌ”にレットし、次の入力信号でカラタンの内容をラ
ッチすればその内容はＮ＝１／ｌに比Ｐ１４’Ｊる。こ
こにｔは入力パルスの時間間隔。従って人力パルスの周
波数に比例した信号（速度信号Ｖ）が得られる。
２／ｆ ） 入カイを号からＭ／ｆｏだけ遅延してカウンタをａｌｌ
”ｌ”にレットし、次の入力信号でカラタンの内容をラ
ッチすればその内容はＮ＝１／ｌに比Ｐ１４’Ｊる。こ
こにｔは入力パルスの時間間隔。従って人力パルスの周
波数に比例した信号（速度信号Ｖ）が得られる。
次に加速度の算出について述べる。パルス人力。
毎にレジスター１にラッチされた１パルス前のダウンカ
ウンタ７の出力をアップダウンカウンタ１４にロードし
、これをダウンカウンタ７の出力でダウンカウントする
。このアップダウンカウンタ１４のラッチ出力は 【（１／Δｔ ）−（１／Δ１ｏ−、））すなわち速
度差（Ｖｏ−Ｖ。−１）に比例した出カミΔＶ。
ウンタ７の出力をアップダウンカウンタ１４にロードし
、これをダウンカウンタ７の出力でダウンカウントする
。このアップダウンカウンタ１４のラッチ出力は 【（１／Δｔ ）−（１／Δ１ｏ−、））すなわち速
度差（Ｖｏ−Ｖ。−１）に比例した出カミΔＶ。
と４ｉる。
一方、■出力（Ｉ）／Δ変換器１２）の出力はｖｉｔな
わち１／Δ１．であるから、アップダウンカウンタ１４
の出力ΔｖｏとＤ／Ａ変換器１２の出力Ｖ、（＝１／Δ
ｔ ）を＠痒型ＤＡ変換器１６で乗算することによりΔ
Ｖ ／Δｔｎ１ずなわら加速度を得ることができる。
わち１／Δ１．であるから、アップダウンカウンタ１４
の出力ΔｖｏとＤ／Ａ変換器１２の出力Ｖ、（＝１／Δ
ｔ ）を＠痒型ＤＡ変換器１６で乗算することによりΔ
Ｖ ／Δｔｎ１ずなわら加速度を得ることができる。
（ハ）発明の効梁
このように、この発ｔのの高速ＦＶ変換を用いた速度−
加速度計においては速泣を１ｑることができるとともに
加速度も（ｑることができ、更に、速度−加速度信号間
の位相差も小さく、信号間の相関を検討するのが容易で
ある。また、停止に近い状態から高速までの広い回転域
にわたって、角速度、角加速度をリアルタイムで計測す
ることができる。
加速度計においては速泣を１ｑることができるとともに
加速度も（ｑることができ、更に、速度−加速度信号間
の位相差も小さく、信号間の相関を検討するのが容易で
ある。また、停止に近い状態から高速までの広い回転域
にわたって、角速度、角加速度をリアルタイムで計測す
ることができる。
なお、以上説明した速度−加速度計において、速度の変
化が極端に少ない場合は、カウンタのＢＩＴ数を大きく
しなければならない場合もあるので、この場合には第３
図に示すにうに高速ＦＶ変換器を２個、・カスケードに
接続し、入力側の高速ＦＶ変換器で速度を算出し、他方
の高速ＦＶ変換器でその速度信号から加速度信号を得る
ようにしてもよい。なお、第３図において比較器２１を
用いて任意の（Ｋ）ＢＩＴに対して （Ｋ−１）ＢＩＴをヂエックしているのは、誤動作を防
１トするためである。
化が極端に少ない場合は、カウンタのＢＩＴ数を大きく
しなければならない場合もあるので、この場合には第３
図に示すにうに高速ＦＶ変換器を２個、・カスケードに
接続し、入力側の高速ＦＶ変換器で速度を算出し、他方
の高速ＦＶ変換器でその速度信号から加速度信号を得る
ようにしてもよい。なお、第３図において比較器２１を
用いて任意の（Ｋ）ＢＩＴに対して （Ｋ−１）ＢＩＴをヂエックしているのは、誤動作を防
１トするためである。
第１図はこの発明の一実施例に係わる速度−加速度肝の
構成ブロック図、第２図（よ第１図に示す速 ゛
度−加速度計のタイムチャート、及び第３図は他の速度
−加速度計の構成ブロック図である。
構成ブロック図、第２図（よ第１図に示す速 ゛
度−加速度計のタイムチャート、及び第３図は他の速度
−加速度計の構成ブロック図である。
Claims (1)
- クロックを、カスケードに接続したレートマルチプライ
ヤに送り、そのレートマルチプライヤの出力パルスでカ
ウントダウンするダウンカウンタの出力を上記レートマ
ルチプライヤのレート入力としてそのレート設定を行い
、パルス入力を遅延させた信号により前記カウンタをフ
ルビットの状態にすると共に、前記パルス入力によりダ
ウンカウンタの内容をラッチして高速ＦＶ変換出力を得
るものにおいて前記レートマルチプライヤの出力パルス
でカウントダウンするアップダウンカウンタの出力と前
記ダウンカウンタの出力を乗算型ＤＡ変換器で乗算して
加速度に比例した出力を得ることを特徴とする高速ＦＶ
変換を用いた速度−加速度計
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61073143A JP2611164B2 (ja) | 1986-03-31 | 1986-03-31 | 高速ｆｖ変換を用いた速度−加速度計 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61073143A JP2611164B2 (ja) | 1986-03-31 | 1986-03-31 | 高速ｆｖ変換を用いた速度−加速度計 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62229074A true JPS62229074A (ja) | 1987-10-07 |
| JP2611164B2 JP2611164B2 (ja) | 1997-05-21 |
Family
ID=13509679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61073143A Expired - Lifetime JP2611164B2 (ja) | 1986-03-31 | 1986-03-31 | 高速ｆｖ変換を用いた速度−加速度計 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2611164B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6053852A (ja) * | 1983-09-02 | 1985-03-27 | Hitachi Ltd | 速度検出装置 |
-
1986
- 1986-03-31 JP JP61073143A patent/JP2611164B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6053852A (ja) * | 1983-09-02 | 1985-03-27 | Hitachi Ltd | 速度検出装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2611164B2 (ja) | 1997-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4050747A (en) | Digital wheel speed circuit arranged to compensate for dimensional irregularities of sensor rotor member | |
| JPH08211165A (ja) | パルス持続時間測定装置 | |
| JPS62229074A (ja) | 高速ｆｖ変換を用いた速度−加速度計 | |
| JPS5819068B2 (ja) | デンシシキデンリヨクリヨウケイ | |
| JPS59214921A (ja) | パルス周波数検出方式 | |
| JPS5815159A (ja) | デイジタル速度検出方式 | |
| SU1693713A1 (ru) | Цифровой фазовый дискриминатор | |
| SU599268A1 (ru) | Измеритель пиковых значений импульсов случайных последовательностей | |
| JP3124990B2 (ja) | 計測値−周波数変換装置 | |
| RU2240569C1 (ru) | Интегральный преобразователь | |
| SU1583778A1 (ru) | Способ определени рассе ни энергии и собственной частоты механической колебательной системы и устройство дл его осуществлени | |
| SU1115048A1 (ru) | Умножитель частоты | |
| SU1151832A2 (ru) | Весовой измеритель скорости лить | |
| SU1026097A1 (ru) | Способ измерени мгновенных значений периодических магнитных полей и устройство дл его осуществлени | |
| SU1562893A2 (ru) | Преобразователь врем -код | |
| SU1323974A2 (ru) | Способ определени частоты переменного напр жени и устройство дл его осуществлени | |
| SU1262405A1 (ru) | Устройство дл измерени отношени частот последовательностей импульсов | |
| SU728492A1 (ru) | Устройство дл измерени разности частот импульсов | |
| SU1401458A1 (ru) | Генератор случайной последовательности импульсов | |
| SU1042056A1 (ru) | Цифровой измеритель угловой скорости | |
| SU960653A1 (ru) | Устройство дл измерени флуктуаций частотных сигналов | |
| JPH0510992A (ja) | 位相差計測装置 | |
| SU991323A2 (ru) | Двухполупериодный цифровой фазометр с посто нным измерительным временем | |
| SU1500837A1 (ru) | Ультразвуковой расходомер | |
| RU2024027C1 (ru) | Цифровой низкочастотный фазометр-частотомер мгновенного значения |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |