JPS62225081A - Ｃｃｄイメ−ジセンサの出力調整回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「発明の目的Ｊ （産業上の利用分野） 本発明は、フｉ・クシミリ装置等に用いられるＣＣＤイ
メージセンサの出力を一定のレベルに保つためのＣＣＤ
イメージセンサの出力調整回路に関する。

（従来の技術） 周知の如く、今日のファクシミリ装置には、画ａＩ読取
部をＣＣＤ　（Ｃｈａｒｏｅ　　Ｃｏｕｐｌｅｄ　Ｄｅ
ｖｉｃｅ）イメージセンサて構成されたものが少４（り
ない。

第４図は、この種のＣＣＤイメージセンサの一般的な偶
成を示ザ概念図てあり、最少構成要素として一次元フオ
ドダイオードアレイ１００．蓄積電Ｋｔ　１０１　、シ
フトゲート１０２、シフトレジスタ１０３を有している
。

ここで−次元フオドグイ調−ドアレイ１００、蓄Ｖ１電
極１０１、シフトゲ−１−１０２は、第５図に等１ｉ１
ｉ的に示されるような各読取り画素に対応する光電変換
蓄積回路のフォトダイオード１０００、蓄積電ｒＭ１０
０１、シフト電極１００２　）ｉ、それぞれ物］！Ｉ！
構成化し、これらをそれぞれ前記画素数に応じて直線状
に配列せしめたものである。

第４図に示したＣＣＤイメージせンナ１を画像読取りモ
ードで動作さけると、各画素温度に対応する入力光は、
前記−次元フィトダイオードアレイ１００を（構成Ｊる
各）ΔトダイＡ−ド１０００て光電☆換されて光電流と
なり、次いで前記蓄積電罹１０１を構成する各蓄積電極
１００１に蓄積されて信号電荷となる。

こうして蓄積電（へ１０１に蓄積された前記各画素温度
に応じた信号電荷は、シフトパルスφ１にＪ、ってシフ
トゲート１０２のゲートが開かれる毎に、当該蓄積電極
１０１からシフトレジスタ１０３へ並列に取り込まれる
とともに、次いでスタートパルスφ２にＪ、って、当該
シフトレジスタ１０３からＣＣＤ出力信号Ｓ１として直
列に出力される。

通常、前記シフトパルスφ１と前記スタートパルスφ２
は同期するように制η口されており、前記信号電動は、
シフトレジスタ１０３に取り込まれると同時に、当該シ
フトレジスタ１０３から直列に出力される。

また第６図は、この秤ｇ′）ＣＣＤイメージセンナ１の
出力（ＣＣＤ出力信号Ｓ１）を：Ａ整づるための従来の
回路の４Ｒ成を示したものＣあり、ＣＣＤ出力増幅２！
ｌｉ２おＪ、びアナ［コグＡＧＣ回路３を具１ｆｆ＋し
−Ｃ成る。

この第６図において、ＣＣＤイメージセンサ１から前述
した如くの処理を経て出力されるＣＣＤ出力信・′；″
ｊＳ１は、ＣＣＤ出力増幅器２により増幅され、ＣＣＤ
出力増幅信号Ｓ２となってアナログＡ　Ｇ　Ｃ回路３を
構成覆るオペアンプ３０の非反転入力端子（以下＋端子
という）に入力される。

このｌペアシブ３０において、前記ＣＣＤ出力増幅信号
Ｓ２は、当該オペアンプ３０の反転入力端子（以下一端
子という）の入力信号との差分に応じて増１局され、出
力信゛号Ｓ３となって前記アナログＡＧＣ回路３から出
力される。

これと同時に前記出力信号Ｓ３は、後述するフィードバ
ック回路を通してオペアンプ３０の一ト端子に正帰還さ
れ、当該出力信号Ｓ３のレベルを調整サベく作用する。

まず前記アナログＡＧＣ回路３において、前記ＣＣＤ出
力増幅信号Ｓ２のピーク値に対応するオペアンプ３０の
出力信号＄３は、抵抗３１を通しで、放電用抵抗３２と
接続されるコンデンサ３３に充電される。

このコンデンサ３３の充電電圧に応じてオペアンプ３／
Ｉから出力電圧Ｖ。が発生され、予め印加されている電
圧Ｖ　との差（Ｖ、−Ｖ、）に応じて流れる駆動電流・
により、フォトカブラ３５の発光タイオード３５０が北
光される。

ここで前記出力電圧ｖｃは、前記ＣＣＤ出力増幅信号Ｓ
２のピーク値が高いときに品レベルとなり、低いときに
は低レベルこなるように変化する。

また前記フォトカブラ３５の抵抗３５１は、前記北光ダ
イオード３５０の発光量に応じてその抵抗賄が変化し、
これに伴なってオペアンプ３０の＋端子へのＣＣＤ出力
増幅信号Ｓ２の入力レベルが可変される。係るフィード
バック回路の蝕きによって、前記アナログＡＧＣ回路３
の出力信号＄３は、前記ＣＣＤ出力増幅信号Ｓ２のレベ
ルが晶いど込゛には低レベルとなるように、また低いど
さ・には高レベルとなるようにそれぞれ、Ｊ！Ｉ整され
、常に一定のレベルを保つように制御されていた。

しかしながらこの種の従来の出力調整回路では、ＣＣＤ
出力増幅信号Ｓ２のレベル監視回路にコンデンナ３３を
用いており、そのピーク値を検出するために相当の積分
時間を要するために応答性が悪く、特に当該ピーク値の
パルス幅が狭いときには出力調整回路能が損なわれるこ
ともあった。

また、Ａペアンプ３０の十喘子への正帰還入力レベルを
調整するための回路にフォトカブラ３５を用いでおり、
当該フォトカプラ３５の製品間における温度特性等のば
らつきによって安定した出力調整が行なえなかった。

更に、画像読取りの際に光示が下がり、ＣＣＤ出力信号
Ｓ１のレベルが小さくなる場合には、出力信号Ｓ３のＳ
／Ｎ比が悪化する等の問題点もあ）　ｌこ　。

（発明が解決しようとげる問題点） このように従来の回路では、ＣＣＤイメージセン→ノの
出力を調整するためのノイードバンク回路が、コンデン
サやフォトカブラなどを用いて構成されていたため、動
作の応答性が悪く、安定した出力調整芸能を架せないう
えに、光量不足となった場合には、前記出力のＳ／Ｎ比
が劣化することにもなった。

そこで本発明では、動作の応答性に優れ、安定した出力
調整機能を果１ことができ、しかも光量不足に際しても
良好なＳ　／　Ｎ比を保ら得るＣＣＤイメージセンサの
出力調整回路を提供することを目的どづる。

［発明の構成］ （問題点を解決するための手段） 本発明のＣＣＤイメージセンサの出力調整回路は、ＣＣ
Ｄイメージセンサの出力信号のピーク値を検出するピー
ク値検出回路と、該ピーク値検出回路の検出出力をＡ／
Ｄ変換するＡ／Ｄ変換器と、該Ａ／Ｄ変換器の出力と予
め設定される基準値とを比較するディジタルコンパレー
タと、該ディジタルコンパレータの比較結果にもとづき
前記ＣＣＤイメージはンリのシフトゲートに与えるシフ
トパルスの周期を可変制σロする制御手段とを具備して
構成されている。

（ｆｌ　Ｊｌ　） この本発明のＣＣＤイメージセンリの出力調整回路では
、ＣＣＤイメージセンサの出力のピーク値が基準値に収
束するように、当該ＣＣＤイメージセン４ノのシフトゲ
ートに与えるシフｉ・パルスの周期を可変し、光信号電
荷の蓄積肋間を制ｕＯりることで、当該ＣＣＤイメージ
センサから前記基準値に対応した一定の出力が１９られ
るようにしたものである。

係る構成にはコンデンサやフォトカブラ等が用いられて
いないため、応答性が良くかつ安定した出力調整機能が
果せるようになる。

しかも光ｍが不足してし、前記光信？ｊ電荷の蓄積時間
を長くすることで、出力を一定レベルに保つことができ
、これによってＳ／Ｎ比の劣化がなくで済むことにもな
る。

（実施例） 以下、本発明の実施例を添附図面にもとづいて詳細に説
明する。

第１図は、本発明に係るＣＣＤイメージセンサの出力調
整回路の構成をブロック図で示したものであり、１はＣ
ＣＤ、２はＣＣＤ出力増幅器、４はピーク値検出回路、
５はＡ／Ｄ変換器、６はディジタルコンパレータ、７は
制御部である。

前述した如くの画像読取りモードでの動作に応じてＣＣ
Ｄ１から出力されるＣＣＤ出力信号Ｓ１は、ＣＣＤ出力
増幅器２により増幅され、出力信号＄３どして出力され
る。

これと同時に＋’＋ｒＪ記ＣＣＤ出力信号Ｓ１は、ピー
ク値検出回路４に入力され、そのピーク値の検出処即に
伺される。

次いで、このピーク値検出回路４の検出出力すなわち前
記ＣＣＤ出力信号Ｓ１のピーク値は、Ａ／Ｄ変換器５に
よりＡ／Ｄ変換され、比較信号＄４としてディジタルコ
ンパレータレータ６に入力される。

ここでディジタルコンパレータ６は、前記Ａ／Ｄ変換器
５から入力された比較Ｑ　’３　Ｓ　４と、制御部７か
ら入力される基準信号Ｓ５とのレベルを比較し、Ｓ４　
＞３５であるか否かの比較結果にもとづく比較出力ｎｆ
ｆ１号Ｓ６を、前記制御部７に与える。

そして当該制御部７は、前記比較出力信号Ｓ６に応じて
前記ＣＣＤ１に制御信号Ｓ７を与え、後述する如くシフ
トパルスφ１の周期を可変とげるような制御を実行する
。

このために当該制御部７は、第２図のタイミングチャー
トに示されるよ・）に、シフトレジスタ１０３（７ｆＳ
４図参照）に取り込まれた信号電荷を直列に出力するた
めのタイミングを決定するスタートパルスφ２と、蓄積
電極１０１（第４図参照）に蓄積された信号電荷を前記
シフトレジスタ１０３に取り込ませるためのタイミング
を決定するためのシフトパルスφ１との関係において、
周Ｉｌｌ］　Ｔで一定である前記スタートパルスφ２に
対し、前記シフトパルスφ１の周期つまり前記信号電荷
の蓄積時間Ｔｉｎｔを、前記周期Ｔの範囲内で可変てさ
るように（１η成されている。

以下、第３図に示ザフローチｖ　−ｈを参照しつつ前記
制御部７の制御ａＤ切動作ｊｆ＞ホＪる。

よヂ初明設定として前記制σ口部７は、上述した制仰信
？′ｊＳ７にもとづき前記ＣＣＤ１に対して蓄（西時間
丁１１）１がＴ、ｏ、　＝１／２　Ｔなる１直をとるよ
うにシフ１〜パルスφ１の周期を設定している（ステッ
プ５００）。

引３続き当該制御部７は、ディジタルコンバレー９６か
ら出力される比較出力信号Ｓ６を監視しくステップ５０
１　）　、比較信号Ｓ４≧基準４Ｆｉ号Ｓ５て゛あるか
否かを判断する（ステップ５０２）。

ここで８４≧８５である旨の判定が下されると、＋’＋
ｒｒ記制叩部７は、前記制御信号Ｓ７により前記ＣＣＤ
１に対してＮ　ｕ　ａ：ｙ間Ｔ　　がＴ　ｉｎｔ　＝　
１７２＋ｎｔ Ｔ−ε（ε：定数）なる値をとるように、シフトパルス
φ１の周期を可変設定する（ステップ５０３）。

こうして蓄り時間’ｉｎｔが短縮されることによって、
ＣＣＤ出力信号Ｓ１のレベルが低下し、そのピークＩｌ
？ｉ（比較信号Ｓ４に対応する）が小ざくなる方向に制
御される。

また、上記判断（ステップ５０２）において８４　＜８
５である旨の判定が下されると、前記制御部７は、同様
の制御０ににすｔｉｉｔ記ＣＣＤ１に対して蓄積時間Ｔ
　　がＴ　ｉｎｔ　＝　１／２　Ｔ＋さなる値を＋ｎｔ とるようにシフトパルスφ１の周期を可変設定１Ｊる（
ステップ５０４）。

こうして蓄積時間Ｔ１゜１が延長されることによってＣ
ＣＤ出力信号Ｓ１のレベルが上背し、そのピーク値が大
ぎくなる方向に制御される。

以上、上述したステップ５０１から５０４の動作を繰り
返えし行なえば、次第に前記比較（ｆｆｉ号Ｓ４が、設
定された前記基準信号Ｓ５に収束し、前記ＣＣＤ出力増
幅器２の出力である出力信号Ｓ３がこの基準信号Ｓ５に
応じた一定のレベルに調整される。

［発明の効果］ 以上説明したように本発明のＣＣＯＣＤイメージセンサ
力調整回路によれば、コンデンサやフ４！・カブラなど
を用いずに構成されたフィードバック回路により、ＣＣ
ＤＣＤイメージセンサ力のピーク値が基準値に収束サベ
く、ディジタル的な処理を経て、当該ＣＣＤイメージセ
ンナにおける電荷蓄積時間を可変制御するようにしたた
め、応答性に優れかつ安定した出力ａ？りのなし得る回
路を実現できる。

しかも、先出不足に際しても、前記電荷蓄積時間を長く
げろごとで一定レベルの出力を得ることがてさ″るため
、良好なＳ／Ｎ比を保らｊ’Ｊるという利点らある。

【図面の簡単な説明】

第１図は、本光明に係る（、ＣＤイメージセンサの出力
調整回路の１実施例を示すブロック図、第２図は、第１
図に示した出力調整回路により制御０れるＣＣＤＣＤイ
メージセンサけるシフトパルスφ１とスタートパルスφ
２の関係を示すタイミングチャート、第３図は、第１図
に示した出力調整回路におＧＪる制御部７の制御動作を
示すフローヂＶ−ト、第４図は、一般的なＣＣＤＣＤイ
メージセンサ成を概念的に示すブロック図、第５図は、
第４図に示したＣＣＤイメージセンリ゛の構成を原理的
に示す等価回路図、第６図は、従来のＣＣＤＣＤイメー
ジセンサ力調整回路の構成例を示す回路図である。 １　・＝ＣＣＤ　（Ｃｈａｒｇｅ　　Ｃｏｕｐｌｅｄ　
Ｄｅｖｉｃｅ）　、２−゛ＣＣＤ出力増幅器、３・・・
アナログＡＧＣ回路、３０．３／Ｉ・・・オペアンプ、
３１，３５１・・・抵抗、３２・・・放電用抵抗、３３
・・・コンデンサ、３５・・・フォトカブラ、３５０・
・・発光ダイオード、４・・・ピーク１値検出回路、５
・・・Ａ／Ｄ変換器、６・・・ディジタルコンパレータ
、７・・・制御部、１００・・・−次元フオドダイオー
ドアレイ、１０１．１００１・・・蓄積電極、１０２・
・・シフトゲート、１０３・・・シフトレジスタ、１０
００・・・フォトダイオード、１００２・・・シフト電
極、ψ１・・・シフ（−パルス、φ２・・・スタートパ
ルス、”ｉｎｔ・・・蓄積時間、Ｓｌ・・・ＣＣＤ出力
信号、Ｓ２・・・ＣＣＤ出力増幅信号、Ｓ３・・・出力
信号、＄４・・・比較信号、Ｓ５・・・基準信号、Ｓ６
・・・第１図 第３図

Claims (1)

1. 【特許請求の範囲】 ＣＣＤイメージセンサの出力信号のピーク値を検出する
   ピーク値検出回路と、 該ピーク値検出回路の検出出力をＡ／Ｄ変換するＡ／Ｄ
   変換器と、 該Ａ／Ｄ変換器の出力と予め設定される基準値とを比較
   するディジタルコンパレータと、 該ディジタルコンパレータの比較結果にもとづき前記Ｃ
   ＣＤイメージセンサのシフトゲートに与えるシフトパル
   スの周期を可変制御する制御回路と、 を具備することを特徴とするＣＣＤイメージセンサの出
   力調整回路。