JPS62223728A - Driving method for active matrix type liquid crystal display - Google Patents

Driving method for active matrix type liquid crystal display

Info

Publication number
JPS62223728A
JPS62223728A JP6587286A JP6587286A JPS62223728A JP S62223728 A JPS62223728 A JP S62223728A JP 6587286 A JP6587286 A JP 6587286A JP 6587286 A JP6587286 A JP 6587286A JP S62223728 A JPS62223728 A JP S62223728A
Authority
JP
Japan
Prior art keywords
signal
line
liquid crystal
display
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6587286A
Other languages
Japanese (ja)
Inventor
Koji Suzuki
幸治 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6587286A priority Critical patent/JPS62223728A/en
Publication of JPS62223728A publication Critical patent/JPS62223728A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To display a picture image having high quality and less tendency for generating flicker by driving plural address lines in a line sequential system, when the image data are transferred corresponding to the address line in one scanning period. CONSTITUTION:A selecting signal is sent to a liquid crystal display X1 via a shift register A from a video signal in the first half of the scanning period. Simultaneously, the signal which is sample-holded in the scanning period is output to Y1-Yn. And, the signal is written in the display electrode connected to the X1 line by the action of a switching transistor connected to the address line X1. In the latter half of the scanning period, buffer of the analog memory is activated, and the signal corresponded to the line X4 is output to Y1-Yn. Simultaneously, the video signal is stored to the display electrode connected to the line X4 by the selecting signal sent to the line X4 from the shift resistor B. Intermittently, the signal corresponding to the address line X3 which sent from an outside is set to the sample hold 1 and the sample hold 2 as a reversed signal respectively.

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は、スイッチングトランジスタを用いたアクティ
ブマトリックス型液晶ディスプレイの駆動方法に関する
DETAILED DESCRIPTION OF THE INVENTION [Field of the Invention] The present invention relates to a method for driving an active matrix liquid crystal display using switching transistors.

〔発明の技術的背景とその問題点〕[Technical background of the invention and its problems]

近年薄型表示装置をスイッチングトランジスタをマトリ
ックスアレーに構成して実現する方法が注目されている
。この方法は、基板上に設けられたスイッチングトラン
ジスタマトリックスの各ドツトに画像情報を蓄積してお
き、これら画像情報をマトリックスアレー上に設けられ
た液晶層、EL層又はEC層の各ドツトに対応した位置
に表示を行ない1画面を得ようとするものであり、従来
の表示装置の主流であったCRTを用いた方法に比べ、
原理的にはるかに薄型の表示装置が実現できる。又、C
RTの表示原理がけい光物質に高エネルギーの電子を衝
突させ発光させるため発光時間がミリ秒オーダーである
ことから、全画面が常に表示されているわけでなく1人
間の視覚の残像現象を利用したものとなっており、フリ
ッカ−雑音等があり見易さに問題があった。これに対し
、トランジスタマトリックスを用いた表示装置は以下に
述べるように、略全時間表示しており、CRTよりも自
然な画面を得ることができる。更に。
2. Description of the Related Art In recent years, a method of realizing a thin display device by configuring switching transistors in a matrix array has been attracting attention. In this method, image information is accumulated in each dot of a switching transistor matrix provided on a substrate, and this image information is applied to each dot of a liquid crystal layer, EL layer, or EC layer provided on a matrix array. This method attempts to obtain a single screen by displaying a display at a certain position, and compared to the method using CRT, which was the mainstream of conventional display devices,
In principle, a much thinner display device can be realized. Also, C
The display principle of RT is that high-energy electrons collide with a fluorescent substance to emit light, so the light emission time is on the order of milliseconds, so the entire screen is not always displayed, and it utilizes the afterimage phenomenon of one person's vision. However, there were problems with visibility due to flicker noise and the like. On the other hand, a display device using a transistor matrix displays information almost the entire time, as described below, and can provide a more natural screen than a CRT. Furthermore.

CRTに比べ平坦な画面が得られること、高圧電源を必
要としないこと、真空領域が必要でなく全固体装置であ
るため小型軽量で十分な強度が得られるなどの特徴を有
する。
Compared to a CRT, it has the following characteristics: it provides a flat screen, does not require a high-voltage power supply, does not require a vacuum area, and is an all-solid-state device, so it is small and lightweight and has sufficient strength.

第4図は、トランジスタマトリックスアレーの動作原理
を示す概略図である6表示画面はたてm本、横n本のマ
トリックス状に分割され全部でm・n個の単位側索に分
割されている。各マトリックスの交点C,□、C12・
・・CL + J・・・C1,。はスイッチングトラン
ジスタによるメモリー回路が構成されており、各画素の
画像情報が蓄えられ、この情報に従い、マトリックス回
路上に用けられたLC層の各画素に対応した領域で表示
が実現されるようになっている。
FIG. 4 is a schematic diagram showing the operating principle of a transistor matrix array. The six display screens are divided into a matrix of m vertically and n horizontally, and are divided into m/n unit side lines in total. . Intersection of each matrix C, □, C12・
...CL + J...C1,. consists of a memory circuit using switching transistors, which stores the image information of each pixel, and according to this information displays are realized in the area corresponding to each pixel of the LC layer used on the matrix circuit. It has become.

具体的なメモリー回路は第5図に示されるような単純な
構成のものが使用されている。これは、高精細な表示画
面を得るためには、マトリックスの大きさm ’ nは
非常に大孝くなるため、高歩留でマトリックス回路を作
成するためには、より単純な回路が望まれるためである
。第5図において、21はスイッチングトランジスタ、
22は液晶層、23は画像信号を蓄積する容量である。
A specific memory circuit having a simple configuration as shown in FIG. 5 is used. This is because in order to obtain a high-definition display screen, the matrix size m'n must be very large, so in order to create a matrix circuit with high yield, a simpler circuit is desired. It's for a reason. In FIG. 5, 21 is a switching transistor;
22 is a liquid crystal layer, and 23 is a capacitor for storing image signals.

トランジスタ21のゲートは第1番目のXアドレスライ
ンに接続され、ソース電極は第j番目のYアドレスライ
ンに接続されているeX1アドレスライン及びYjアド
レスラインはそれぞれV(X、)、 v(Yj)の電源
が接続されている。 X1ラインにトランジスタをON
状態にする信号が入ったとき、トランジスタT 1J2
1のチャンネルが導通し、 このときYjラインに用意
された画像信号が、容量C,23に蓄積され、ゲート電
圧V(XL)が零の間その信号はC8に記憶される。こ
の蓄積された画像信号に対応して液晶22が駆動される
。 なお、X、ライン上のトランジスタT Lx r 
T i□・・・、T、、は同時にON状態となり、それ
ぞれ、そのときのYアドレスライン上に用いられた信号
v(yl)、v(y、)−v(yn)が各画素回路Ci
l + CL□・・・ctnに蓄積される。同様にして
X、+1. xi、、、・・・というふうに各Xライン
上の画像信号が次々に蓄積されていき、全画面の信号が
書き込まれることになる。
The gate of the transistor 21 is connected to the first X address line, and the source electrode is connected to the jth Y address line.The eX1 address line and the Yj address line are V(X, ) and v(Yj), respectively. power is connected. Turn on the transistor on the X1 line
When the signal to set the state is input, the transistor T1J2
1 channel becomes conductive, and at this time, the image signal prepared for the Yj line is accumulated in the capacitor C, 23, and while the gate voltage V (XL) is zero, the signal is stored in C8. The liquid crystal 22 is driven in accordance with this accumulated image signal. Note that X, the transistor on the line T Lx r
T i□..., T,, are simultaneously turned on, and the signals v(yl), v(y,)-v(yn) used on the Y address line at that time are applied to each pixel circuit Ci.
l + CL□...Accumulated in ctn. Similarly, X, +1. The image signals on each X line are accumulated one after another in the manner of xi, . . . , and the signals of the entire screen are written.

第6図は、N素C1,J、 C,÷xyjにおける画像
信号V、、、v、、十□が蓄積容量に書き込まれるタイ
ミングを模式的に示したものである。第6図の画像信号
C1Jy P L+xeJにおいて、実線が理想的な動
作時におけるタイミングチャートを示している。
FIG. 6 schematically shows the timing at which the image signals V, . In the image signal C1JyPL+xeJ of FIG. 6, the solid line shows a timing chart during ideal operation.

すなわち、画素CtJの画像信号は時間’1−i1から
書き込みが開始され、t1□+ΔTにおいて、書き込み
が終了、同時間にゲート電圧V(Xz)は零となり、次
に時間tL2で再びCtJに画像信号書き込みが行なわ
れるまでは、φlJは画像信号v、1に保持されること
になる。
That is, writing of the image signal of pixel CtJ starts from time '1-i1, and writing ends at t1□+ΔT. At the same time, the gate voltage V (Xz) becomes zero, and then at time tL2, the image signal is written to CtJ again. Until signal writing is performed, φlJ is held at the image signal v,1.

以上が第4図に示すトランジスタマトリックスアレーを
用いた平面表示装置の動作原理である。
The above is the operating principle of the flat display device using the transistor matrix array shown in FIG. 4.

トランジスタの半導体材料としては、結晶、多結晶及び
アモルファス状態のS x y Cd S e g T
 e +CdS等の多結晶材料等が用いられる。特に近
年では、上記マトリックスアレーの大面積化、低コスト
化を実現する上で、低温プロセスで作成可能な多結晶半
導体材料及びアモルファスSi等が注目されている。
Semiconductor materials for transistors include S x y Cd S e g T in crystalline, polycrystalline and amorphous states.
A polycrystalline material such as e+CdS is used. Particularly in recent years, polycrystalline semiconductor materials, amorphous Si, and the like, which can be produced by low-temperature processes, have been attracting attention in order to realize larger area and lower cost of the matrix array.

アクティブ型液晶ディスプレイパネルの大型化に伴ない
、X及びY方向ラインの増加による高精細化も進んでい
る。しかし、高精細化に伴ない、テレビ信号表示時にフ
リッカ−がみられるという問題も生じてきた。この様子
を模式的に示したのが第7図である。通常テレビの映像
信号41は、16.7m秒(60Hz)毎に垂直同期信
号が送られてくるが、全画面映像信号は、33.3m秒
Tframs(30Hz)で送られ、最初のフレーム(
フィールドA16.7m秒)と次のフレームフィールド
Bではインターレース操作により、信号が送られてくる
。この2つのフレームの映像信号は走査線数にして約5
00本捏度ある。 Xアドレス線が250本程本程下の
小型アクティブマトリックス型液晶ディスプレイでは、
フレームA及びフレームBの信号を、同一のXアドレス
ラインに書き込むことにより映像を表示することができ
る。更に、液晶の信頼性のため、液晶層は通常交流駆動
で動作させることが望まれており、前記小型LCDでは
フレームAとフレームBでLC層に印加される電界の向
きを変えることにより、30Hzの交流駆動を実現して
いる42.44゜一方、Xアドレスラインが、このよう
な駆動法ができない程多い場合、すなわち、400本あ
るいは500本といった数になった場合、 フレームA
とフレームBの映像信号は全く異なっf、Xアドレスラ
イン、(実際には1本おきにフレームAとフレームBの
信号が印加される。)に書かなくてはならない。更に、
LCに上記交流駆動を行なうと、この周波数は15Hz
(66,7m5ec)となる43.45.一般に。
As active liquid crystal display panels have become larger, the number of lines in the X and Y directions has increased, resulting in higher definition. However, with the increase in definition, a problem has arisen in that flickers appear when displaying television signals. FIG. 7 schematically shows this situation. Normally, for the video signal 41 of a TV, a vertical synchronization signal is sent every 16.7 msec (60 Hz), but a full screen video signal is sent at 33.3 msec Tframes (30 Hz), and the first frame (
In field A (16.7 msec) and the next frame field B, signals are sent by interlace operation. The video signals of these two frames are approximately 5 in terms of the number of scanning lines.
There are 00 episodes. In a small active matrix liquid crystal display with about 250 X address lines,
An image can be displayed by writing the signals of frame A and frame B to the same X address line. Furthermore, for the reliability of the liquid crystal, it is generally desired that the liquid crystal layer be operated by AC drive, and in the small LCD, by changing the direction of the electric field applied to the LC layer between frame A and frame B, it is possible to drive the liquid crystal layer at 30 Hz. 42.44° On the other hand, if the number of X address lines is so large that such a driving method is impossible, that is, the number is 400 or 500, frame A
The video signals of frame A and frame B are completely different and must be written to f and the X address line (actually, the signals of frame A and frame B are applied to every other line). Furthermore,
When the above AC drive is applied to the LC, this frequency is 15Hz.
(66,7m5ec) 43.45. in general.

液晶層のリークにより、液晶層に印加されている電圧は
少しずつ減少しく44.45のdacay)、コントラ
ストが変化する。 この変化は、上記15Hz(66,
7m5ec)に対しては無視できないものであり、又、
周波数15 Hzは人間の視感でも十分応答できること
から、このような大型パネルにおいては、フリッカ−が
見られるという問題があった。
Due to leakage in the liquid crystal layer, the voltage applied to the liquid crystal layer gradually decreases (44.45 dacay), and the contrast changes. This change is caused by the above 15Hz (66,
7m5ec) cannot be ignored, and
Since the frequency of 15 Hz can be sufficiently responded to even by human visual sense, there is a problem in that flicker is visible in such large panels.

〔発明の目的〕[Purpose of the invention]

本発明は上記の点に鑑み、フリッカ−が感じられないよ
うに表示信号のフレーム周波数あるいは、それ以上の周
波数で実質的に駆動されるアクティブマトリックス型液
晶ディスプレイの駆動法を提供するものである。
In view of the above points, the present invention provides a method for driving an active matrix liquid crystal display, which is driven substantially at the frame frequency of a display signal or at a frequency higher than that so that flicker is not perceived.

〔発明の概要〕[Summary of the invention]

映像信号が複数のフレームにわたって送られて、かつこ
の映像信号をそれぞれ独立したXアドレスライン上の表
示電極に書き込むアクティブマトリックス型液晶ディス
プレイにおいて、受信中の映像信号を順次アクティブマ
トリックス型液晶ディスプレイに表示すると同時に、ア
ナログあるいはディジタルメモリーに記憶させる。更に
、このフレームにおいて、既にメモリーに記憶しておい
て、別のフレームの映像信号も液晶ディスプレイに表示
する。このようにして、−フレーム内で全てのマトリッ
クスセルが表示駆動されるようにする。
In an active matrix liquid crystal display in which a video signal is sent over multiple frames and written to display electrodes on independent X address lines, when the video signals being received are sequentially displayed on the active matrix liquid crystal display. At the same time, it is stored in analog or digital memory. Furthermore, in this frame, the video signal of another frame, which has already been stored in the memory, is also displayed on the liquid crystal display. In this way, all matrix cells within a frame are driven for display.

次のフレームにおいても同様に全セルの表示駆動を行な
うが、フレーム毎に液晶層に印加される電圧の極性を逆
転させることにより、液晶層の交流駆動を行ない、実質
的なフレーム周波数を従来法よりも低下させ、フリッカ
−を感じさせない良好な液晶表示特性を実現させている
In the next frame, all cells are similarly driven to display, but by reversing the polarity of the voltage applied to the liquid crystal layer for each frame, the liquid crystal layer is driven with alternating current, and the actual frame frequency is lower than the conventional method. This makes it possible to achieve good liquid crystal display characteristics with no perceptible flicker.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、外部メモリーを用けることにより従来
の液晶ディスプレイパネルに何ら猜造的な改良を加える
ことなく、表示品位の優れた画像を得ることができる。
According to the present invention, by using an external memory, images with excellent display quality can be obtained without making any structural improvements to conventional liquid crystal display panels.

〔発明の実施例) 第1図に本発明による実施例を示す。第6図において、
液晶ディスプレイのXアドレスラインは2つのシフトレ
ジスタA及びBに接続され、又。
[Embodiment of the Invention] FIG. 1 shows an embodiment of the present invention. In Figure 6,
The X address line of the liquid crystal display is connected to two shift registers A and B, and also.

Yデータラインはサンプルホールド1及び2次元CCD
からなるアナログメモリーのバッファ出力に接続されて
いる。サンプルホールド1は表示用電圧に調整された映
像信号が直接入力する。一方。
Y data line is sample hold 1 and 2 dimensional CCD
connected to the buffer output of the analog memory consisting of A video signal adjusted to a display voltage is directly input to the sample hold 1. on the other hand.

アナログメモリーのデータはサンプルホールド2から入
力され、サンプルホールド2へは反転された映像信号が
送られる。映像信号は通常のテレビ信号を用いており、
企画面分のデータは垂直同期信号で分離されたフレーム
が2フレームで送られる。液晶ディスプレイのXアドレ
スライン数は480本有り、奇数アドレスライン240
本はシフトレジスタAに、又、偶数アドレスライン24
0本はシフトレジスタBに接続される。映像信号の半分
はフレームAに送られ、これらの走査線位置は奇数アド
レスラインに、又、フレーム已に送られる残り半分の映
像信号は偶数アドレスラインに対応したデータである。
Data in the analog memory is input from sample hold 2, and an inverted video signal is sent to sample hold 2. The video signal uses a regular television signal,
The data for the planning section is sent in two frames separated by a vertical synchronization signal. The number of X address lines on the LCD display is 480, and the odd number address lines are 240.
The book is placed in shift register A and also on even address line 24.
0 is connected to shift register B. Half of the video signal is sent to frame A, and these scanning line positions correspond to odd address lines, and the remaining half of the video signal sent every frame is data corresponding to even address lines.

第1図に示す駆動回路系は第2図に示す方法にて、動作
させる。先ず、フレームAにおいて、アドレスラインx
3に対応したデータが送られてくる走査期間の前半分の
期間シフトレジスタAからX□に選択信号が送られると
同時に、 その前の走差期間中にサンプルホールドされ
た映像信号がY□〜Ynに出力され、 Xエアドレスラ
イン上のスイッチングトランジスタ動作により、これら
映像信号がこのX1アドレスライン上の表示電極に書き
込まれる。次に、この走査期間の後半はアナログメモリ
ーのバッファがアクティブになり、ここからx4に対応
した映像データがY工〜Ynに出力されると同時に、シ
フトレジスタBがらアドレスラインX4に選択信号が出
方され、アドレスラインx4上の表示電極にそれぞれ映
像信号が蓄えられる。又、この走査期間内において、外
部から送られてくるアドレスラインX3 に対応した映
像信号はサンプルホールド1及び反転された映像信号と
して、サンプルホールド2にセットされる。
The drive circuit system shown in FIG. 1 is operated by the method shown in FIG. First, in frame A, address line x
During the first half of the scanning period during which data corresponding to 3 is sent, a selection signal is sent from shift register A to X□, and at the same time the video signal sampled and held during the previous scanning period is transferred to These video signals are output to Yn and are written to the display electrodes on this X1 address line by the operation of the switching transistor on the X air address line. Next, in the latter half of this scanning period, the analog memory buffer becomes active, and the video data corresponding to A video signal is stored in each display electrode on the address line x4. Also, within this scanning period, the video signal corresponding to the address line X3 sent from the outside is set in sample hold 1 and sample hold 2 as an inverted video signal.

図中のΦ、θは液晶対向電極電位に対する極性を示す。Φ and θ in the figure indicate the polarity with respect to the potential of the liquid crystal counter electrode.

サンプルホールド2にセットされた映像信号はCODの
2次元アナログメモリー内に取り込まれると同時に内部
にメモリーされた信号も水平同期信号に同期して、転送
される。メモリー内には、1フレ一ム分(フレームAあ
るいはフレームBと同じ分量)に対応した映像信号がメ
モリーされているため、バッファ段には次に出力すべき
信号がセットされる。
The video signal set in sample hold 2 is taken into the two-dimensional analog memory of the COD, and at the same time the internally stored signal is also transferred in synchronization with the horizontal synchronization signal. Since a video signal corresponding to one frame (the same amount as frame A or frame B) is stored in the memory, the signal to be output next is set in the buffer stage.

な・お、1つの表示電極に着目すると、フレームAでサ
ンプルホールド1(正極性)から書き込まれたセルは1
次のフレームBではアナログメモリー(負極性)から書
き込まれることになり、液晶層の対向電極電位を両方の
極性の信号に対し、実効的に平均Ovとなるようにして
おけば、フレームAでは負バイアス、フレームBでは正
バイアスとなる交流駆動が実現できる。この交流駆動は
全画素について実行される。又、この交流駆動の周波数
は2フレーム(フレームA+フレームB)分の周期と等
しく、これは、従来の240本のXアドレスラインをも
つ小型のアクディプマトリックス型液晶ディスプレイと
等しく、実効的に交流駆動の周波数を従来法の半分に減
することができる。
・If we focus on one display electrode, the cell written from sample hold 1 (positive polarity) in frame A is 1
In the next frame B, data will be written from the analog memory (negative polarity), and if the counter electrode potential of the liquid crystal layer is effectively set to the average Ov for signals of both polarities, then in frame A, the negative polarity will be written. Bias, in frame B, AC drive with positive bias can be realized. This AC driving is performed for all pixels. Furthermore, the frequency of this AC drive is equal to the period of two frames (frame A + frame B), which is equivalent to a conventional compact accedip matrix type liquid crystal display with 240 X address lines, and is effectively driven by an AC drive. The driving frequency can be reduced to half that of the conventional method.

第3図は本発明による別の実施例で、先のアナログメモ
リーの変わりに、ディジタルメモリーを用い、映像信号
はAD変換器を通して、2値化され、メモリーに転送さ
れる。又、所望の映像データはメモリーからDA変換器
を通じて、サンプルホールド2にセットされる。基本的
駆動方法は第2図と同じであり、やはり液晶の交流駆動
周波数を従来の半分に減することが可能である。
FIG. 3 shows another embodiment of the present invention, in which a digital memory is used instead of the analog memory described above, and the video signal is binarized through an AD converter and transferred to the memory. Further, desired video data is set in the sample hold 2 from the memory through the DA converter. The basic driving method is the same as that shown in FIG. 2, and it is possible to reduce the AC driving frequency of the liquid crystal to half of the conventional one.

なお、本発明は上記実施例に限定されるものではない9
例えば、−水平同期期間内に3本以上のXアドレスライ
ンに書き込むことも可能でこの場合各表示電極電位の極
性を常に反転させることにより実効的に液晶の交流駆動
周波数をフレーム周波数よりも高くでき、液晶層を通じ
ての表示電極電圧の低下の影響を実質的に改善でき、コ
ントラストの高い鮮明な表示画面が得られる。この場合
、CODアナログメモリーは転送りロック周波数を水平
同期周波数よりも高くすれば良い、この方法は、小型の
アクディプマトリックス型液晶ディスプレイにも応用で
きる。そして、より表示品位の高い画像を得ることがで
きる。又、ビデオ信号にRGB三色の合成された信号を
与えれば、カラーフィルター等の使用によりカラー表示
も可能である。
It should be noted that the present invention is not limited to the above embodiments9
For example, it is possible to write to three or more X address lines within the -horizontal synchronization period, and in this case, by constantly reversing the polarity of each display electrode potential, the AC drive frequency of the liquid crystal can be effectively made higher than the frame frequency. , the influence of the drop in display electrode voltage through the liquid crystal layer can be substantially improved, and a clear display screen with high contrast can be obtained. In this case, the COD analog memory only needs to have the transfer lock frequency higher than the horizontal synchronization frequency, and this method can also be applied to small-sized accu-dip matrix type liquid crystal displays. Then, an image with higher display quality can be obtained. Furthermore, if a video signal is given as a composite signal of three colors of RGB, color display is also possible by using a color filter or the like.

【図面の簡単な説明】[Brief explanation of drawings]

第1図乃至第3図は本発明の詳細な説明するための図、
第4図乃至第7図は従来例を説明するための図である。 代理人 弁理士 則 近 憲 佑 同  竹花富久男 第  1 図 第  3 図 第  4 図 V(Xン) 第5図 鴫号          N門rシ4/第  7 図
1 to 3 are diagrams for explaining the present invention in detail,
FIGS. 4 to 7 are diagrams for explaining conventional examples. Agent Patent Attorney Nori Ken Yudo Chika Tomihisa Takehana Figure 1 Figure 3 Figure 4 Figure V (Xn) Figure 5 Shigogo Nmon rshi 4/Figure 7

Claims (1)

【特許請求の範囲】[Claims] (1)複数本のアドレスライン及びデータラインを線順
次駆動させる際に、一アドレスラインに対応した画像デ
ータが転送されてくる一走査期間内に、複数本のアドレ
スラインを線順次駆動させることを特徴とするアクティ
ブマトリックス型液晶ディスプレイの駆動方法。
(1) When driving multiple address lines and data lines line-sequentially, drive multiple address lines line-sequentially within one scanning period in which image data corresponding to one address line is transferred. A driving method for active matrix liquid crystal displays.
JP6587286A 1986-03-26 1986-03-26 Driving method for active matrix type liquid crystal display Pending JPS62223728A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6587286A JPS62223728A (en) 1986-03-26 1986-03-26 Driving method for active matrix type liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6587286A JPS62223728A (en) 1986-03-26 1986-03-26 Driving method for active matrix type liquid crystal display

Publications (1)

Publication Number Publication Date
JPS62223728A true JPS62223728A (en) 1987-10-01

Family

ID=13299502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6587286A Pending JPS62223728A (en) 1986-03-26 1986-03-26 Driving method for active matrix type liquid crystal display

Country Status (1)

Country Link
JP (1) JPS62223728A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100287854B1 (en) * 1993-06-08 2001-05-02 구본준 Method for manufacturing liquid crystal display
JP2005092181A (en) * 2003-08-12 2005-04-07 Seiko Epson Corp Display device, method of driving the same, and projection display device
US7271793B2 (en) 1995-02-01 2007-09-18 Seiko Epson Corporation Liquid crystal display device, driving method for liquid crystal display devices, and inspection method for liquid crystal display devices

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100287854B1 (en) * 1993-06-08 2001-05-02 구본준 Method for manufacturing liquid crystal display
US7271793B2 (en) 1995-02-01 2007-09-18 Seiko Epson Corporation Liquid crystal display device, driving method for liquid crystal display devices, and inspection method for liquid crystal display devices
US7782311B2 (en) 1995-02-01 2010-08-24 Seiko Epson Corporation Liquid crystal display device, driving method for liquid crystal display devices, and inspection method for liquid crystal display devices
US7932886B2 (en) 1995-02-01 2011-04-26 Seiko Epson Corporation Liquid crystal display device, driving method for liquid crystal display devices, and inspection for liquid crystal display devices
US7940244B2 (en) 1995-02-01 2011-05-10 Seiko Epson Corporation Liquid crystal display device, driving method for liquid crystal display devices, and inspection method for liquid crystal display devices
US8704747B2 (en) 1995-02-01 2014-04-22 Seiko Epson Corporation Liquid crystal display device, driving method for liquid crystal display devices, and inspection method for liquid crystal display devices
US9275588B2 (en) 1995-02-01 2016-03-01 Seiko Epson Corporation Liquid crystal display device, driving method for liquid crystal display devices, and inspection method for liquid crystal display devices
JP2005092181A (en) * 2003-08-12 2005-04-07 Seiko Epson Corp Display device, method of driving the same, and projection display device

Similar Documents

Publication Publication Date Title
EP0466378B1 (en) Liquid crystal display panel for reduced flicker
US5412397A (en) Driving circuit for a matrix type display device
JP2004093717A (en) Liquid crystal display device
JPH07239463A (en) Active matrix type display device and its display method
JPH09130708A (en) Liquid crystal image display device
JPS61112188A (en) Image display unit
JPH11259053A (en) Liquid crystal display
JP2656243B2 (en) Driving method of liquid crystal display device
JPH06337657A (en) Liquid crystal display device
JPH07140933A (en) Method for driving liquid crystal display device
JP4995370B2 (en) Display device
JPS62223728A (en) Driving method for active matrix type liquid crystal display
JPH07253566A (en) Liquid crystal display device
JPH0854601A (en) Active matrix type liquid crystal display device
JPH06101830B2 (en) Image display method
JPS62116924A (en) Driving method for liquid crystal display
JPS62223723A (en) Active matrix type liquid crystal display device
JPH08313869A (en) Active matrix display device and driving method therefor
JPH03172085A (en) Liquid crystal display device
JP3064586B2 (en) Interlace scanning circuit
JPH08179728A (en) Liquid crystal display device
JPH02211784A (en) Liquid crystal display device
JPH05341263A (en) Liquid crystal display device
JP3200311B2 (en) Liquid crystal display
JP2752622B2 (en) Driving method of TFT liquid crystal display device and TFT liquid crystal display device