JPS62222985A - Controller for elevator - Google Patents

Controller for elevator

Info

Publication number
JPS62222985A
JPS62222985A JP61065853A JP6585386A JPS62222985A JP S62222985 A JPS62222985 A JP S62222985A JP 61065853 A JP61065853 A JP 61065853A JP 6585386 A JP6585386 A JP 6585386A JP S62222985 A JPS62222985 A JP S62222985A
Authority
JP
Japan
Prior art keywords
circuit
data
main processing
transmission control
data transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61065853A
Other languages
Japanese (ja)
Inventor
小池 一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61065853A priority Critical patent/JPS62222985A/en
Publication of JPS62222985A publication Critical patent/JPS62222985A/en
Pending legal-status Critical Current

Links

Landscapes

  • Indicating And Signalling Devices For Elevators (AREA)
  • Elevator Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はエレベータの制御装置におけるデータの伝送用
回路と主処理用回路との間でデータ交換を行うエレベー
タの制御装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an elevator control device that exchanges data between a data transmission circuit and a main processing circuit in the elevator control device.

〔従来の技術〕[Conventional technology]

一般にマイクロコンピュータを用いたエレベータの制御
装置においては、マイクロプロセッサを多数用いて、種
々の制御を分散して処理する。エレベータ制御装置にお
ける各マイクロコンピュータの機能の分担は■データの
伝送、収集などを行う伝送制御用マイクロコンピュータ
、■データを用いてエレベータの制御に必要な処理を行
う主処理用マイクロコンピュータの2つが主要なもので
ある。上記の伝送制御用マイクロコンピュータと主処理
用マイクロコンピュータはエレベータヲ制御するために
多量のデータをお互いに伝送し合う。
Generally, in an elevator control device using a microcomputer, a large number of microprocessors are used to perform various kinds of control in a distributed manner. The functions of each microcomputer in the elevator control system are divided into two main types: ■ A transmission control microcomputer that transmits and collects data, etc. ■ A main processing microcomputer that uses data to perform the processing necessary to control the elevator It is something. The above-mentioned transmission control microcomputer and main processing microcomputer mutually transmit a large amount of data in order to control the elevator.

主処理用と伝送制御用の2つのマイクロコンピュータで
データの交換を行う場合、伝送するデータ量が多く、転
送速度も高速化する必要がありマイクロコンピュータ間
に共有データメモリを設け、相互にデータ伝送バスを介
して読み書きをするデ−タ交換方式が用いられる。
When exchanging data between two microcomputers, one for main processing and one for transmission control, the amount of data to be transmitted is large and the transfer speed needs to be increased, so a shared data memory is provided between the microcomputers and data is exchanged between them. A data exchange method of reading and writing via a bus is used.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

主処理用マイクロコンピュータと伝送制御用マイクロコ
ンピュータとの間でデータ交換を行う場合、両者のマイ
クロコンピュータ間に1つのデータメモリを設けてデー
タ交換を行う。
When data is exchanged between the main processing microcomputer and the transmission control microcomputer, one data memory is provided between the two microcomputers.

しかしこのデータメモリは共有メモリであり、一方のマ
イクロコンピュータが使用されている間は、他方のマイ
クロコンピュータはこのデータメモリを使用することが
できない。そのため両者のマイクロコンピュータ間で多
量のデータの交換を行う場合など、交換効率が低下する
。またいずれのマイクロコンピュータも共有メモリを使
用していない状況で同時に両方のマイクロコンピュータ
のマイクロプロセッサから共有メモリへの使用要求が出
されると、予め決められた順序により優先度の高いマイ
クロプロセッサに割り当てられる。
However, this data memory is a shared memory, and while one microcomputer is in use, the other microcomputer cannot use this data memory. Therefore, when a large amount of data is exchanged between both microcomputers, the exchange efficiency decreases. In addition, if neither microcomputer is using the shared memory and the microprocessors of both microcomputers simultaneously issue a request to use the shared memory, the shared memory will be allocated to the microprocessor with higher priority according to a predetermined order. .

優先度の低いマイクロプロセッサは共有メモリの使用を
待たなければならない。
Lower priority microprocessors must wait to use shared memory.

」二記したように、主処理用マイクロコンピュータ及び
伝送制御用マイクロコンピュータが同時にデータ交換用
のメモリを使用することができないので、データ交換に
待ち時間が必要となり、交換効率が低下する。
As mentioned in Section 2, since the main processing microcomputer and the transmission control microcomputer cannot use the memory for data exchange at the same time, a waiting time is required for data exchange, reducing exchange efficiency.

本発明の目的はデータの伝送用回路と主処理用回路との
間で効率のよいデータ交換を可能としたデータ交換回路
を有するエレベータの制御装置を提供する。
An object of the present invention is to provide an elevator control device having a data exchange circuit that enables efficient data exchange between a data transmission circuit and a main processing circuit.

〔問題点を解決するための手段〕[Means for solving problems]

主処理演算回路とデータ伝送制御回路との間に主処理演
算回路の出力データを記憶しデータ伝送制御回路にその
記憶内容を出力する第一のデータ交換回路及びデータ伝
送制御回路の出力データを記憶し主処理演算回路にその
記憶内容を出力する第二のデータ交換回路を設ける。
A first data exchange circuit that stores the output data of the main processing arithmetic circuit between the main processing arithmetic circuit and the data transmission control circuit and outputs the stored contents to the data transmission control circuit, and stores the output data of the data transmission control circuit. A second data exchange circuit is provided for outputting the stored contents to the main processing arithmetic circuit.

〔作用〕[Effect]

第一のデータ交換回路は主処理演算回路の発する所定の
指令により主処理演算回路の出力データを記憶しその記
憶内容をデータ伝送制御回路に出力し、同様に第二のデ
ータ交換回路はデータ伝送制御回路の発する所定の指令
によりデータ伝送制御回路の出力データを記憶し、その
記憶内容を主処理演算回路に出力する。これらの第−及
び第二のデータ交換回路を設けることによって、主処理
演算回路とデータ伝送制御回路との間で、効率のよいデ
ータ交換が可能となる。
The first data exchange circuit stores the output data of the main processing arithmetic circuit according to a predetermined command issued by the main processing arithmetic circuit, and outputs the stored contents to the data transmission control circuit. The output data of the data transmission control circuit is stored in response to a predetermined command issued by the control circuit, and the stored contents are output to the main processing arithmetic circuit. By providing these first and second data exchange circuits, efficient data exchange is possible between the main processing arithmetic circuit and the data transmission control circuit.

〔実施例〕〔Example〕

本発明にもとづく一実施例を図面を用いて説明する。第
1図に実施例のエレベータの制御装置のブロック図を示
す。1は主処理演算回路で、エレベータの運行制御に必
要な演算を行い、演算結果にもとづいて巻上機駆動回路
2に駆動指令を与える。巻上機駆動回路2は主処理演算
回路1による駆動指令に従って巻上機(図示せず)を駆
動させかと(図示せず)を所定の階床へ昇降させる。
An embodiment based on the present invention will be described with reference to the drawings. FIG. 1 shows a block diagram of an elevator control device according to an embodiment. Reference numeral 1 denotes a main processing arithmetic circuit which performs computations necessary for elevator operation control and gives drive commands to the hoisting machine drive circuit 2 based on the computation results. The hoist drive circuit 2 drives a hoist (not shown) according to a drive command from the main processing arithmetic circuit 1, and raises and lowers the hoist (not shown) to a predetermined floor.

主処理演算回路1は演算処理を行うマイクロプロセッサ
6、各回路間で同期を取るための信号を出力するクロッ
ク回路7、プログラムを記憶するプログラム記憶回路8
、マイクロプロセッサ6で扱われるデータを記憶するデ
ータ記憶回路9、巻上樋駆動回路2との接続および制御
を行う入出力回路10により構成される6 3はデータ伝送制御回路であり、階床に設けられたホー
ル呼び入力回路4及びかご内に設けられたかご呼び入力
回路5からの呼びデータの収集。
The main processing arithmetic circuit 1 includes a microprocessor 6 that performs arithmetic processing, a clock circuit 7 that outputs signals for synchronizing each circuit, and a program storage circuit 8 that stores programs.
, a data storage circuit 9 that stores data handled by the microprocessor 6, and an input/output circuit 10 that connects and controls the hoisting gutter drive circuit 2. 63 is a data transmission control circuit, which is connected to the floor. Collection of call data from the provided hall call input circuit 4 and the car call input circuit 5 provided within the car.

伝送を行う。データ伝送制御回路3はマイクロプロセッ
サ11、クロック回路12、プログラム記憶回路13、
データ記憶回路14及び入出力回路15より構成される
Perform transmission. The data transmission control circuit 3 includes a microprocessor 11, a clock circuit 12, a program storage circuit 13,
It is composed of a data storage circuit 14 and an input/output circuit 15.

データ交換回路16はゲート回路17.18及びデータ
交換用記憶回路19より構成され、データ伝送制御回路
3の出力データを記憶し主処理演算回路1にデータを出
力する。データ交換回路20はゲート回路21.22及
びデータ交換用記憶回路23より構成され、主処理演算
回路1の出力データを記憶しデータ伝送制御回M3にデ
ータを出力する。
The data exchange circuit 16 is composed of gate circuits 17 and 18 and a data exchange storage circuit 19, and stores the output data of the data transmission control circuit 3 and outputs the data to the main processing arithmetic circuit 1. The data exchange circuit 20 is composed of gate circuits 21, 22 and a data exchange memory circuit 23, stores the output data of the main processing arithmetic circuit 1, and outputs the data to the data transmission control circuit M3.

ここでゲート回路21.18のゲートはゲートコントロ
ール信号GCI、2が入力された際に開く。
Here, the gate of the gate circuit 21.18 opens when the gate control signal GCI,2 is input.

またゲート回路17.22のゲートはゲートコントロー
ル信号GCI、2が入力された際に閉じる。
Further, the gates of the gate circuits 17 and 22 are closed when the gate control signal GCI,2 is input.

上記構成による実施例の動作について図面を用いて説明
する。第2図は主処理演算回路1の動作フローチャート
図である。マイクロプロセッサ6はプログラム記憶回路
8からプログラムを読み出し、このプログラムに従って
データ記憶回路9及び入出力回路IOからデータを入力
し、演算処理しデータ記憶回路9あるいは入出力回路1
0にデータを送る(ステップA)。次にマイクロプロセ
ッサ6はデータ伝送制御回路3とのデータの交換をする
ためにデータ伝送処理(ステップB)を行う。マイクロ
プロセッサ6はエレベータの運行制御処理(ステップA
)とデータ交換処理(ステップB)を繰返し実行する。
The operation of the embodiment with the above configuration will be explained using the drawings. FIG. 2 is an operational flowchart of the main processing arithmetic circuit 1. The microprocessor 6 reads a program from the program storage circuit 8, inputs data from the data storage circuit 9 and the input/output circuit IO according to this program, performs arithmetic processing, and stores the data in the data storage circuit 9 or the input/output circuit 1.
Send data to 0 (step A). Next, the microprocessor 6 performs data transmission processing (step B) to exchange data with the data transmission control circuit 3. The microprocessor 6 performs elevator operation control processing (step A
) and the data exchange process (step B) are repeatedly executed.

マイクロプロセッサ6によるデータ交換処理及びデータ
交換回路20の動作について第3図を用いて説明する。
The data exchange processing by the microprocessor 6 and the operation of the data exchange circuit 20 will be explained using FIG. 3.

第3@は主処理演算回路1とデータ伝送制御回路3との
間で行なわれるデータ交換処理を示すフローチャート図
である。マイクロプロセッサ6はゲート回路21.22
に対してゲートコントロール信号GC2を与え、ゲート
回路21のゲートを開き(ステップC)、ゲート回路2
2のゲートを閉じる(ステップD)。マイクロプロセッ
サ6はデータ記憶回路9のデータをデータバスラインB
L1からゲート回路21を介してデータ交換用記憶回路
23にデータを書き込む(ステップE)。マイクロプロ
セッサ6がデータ交換用記憶回路23にデータの書き込
みを終了後、マイクロプロセッサ6はゲートコントロー
ル信号GC1を入力しくステップF)、ゲートコントロ
ール信号GC1の有無より、ゲート回路17のゲートが
開いているか判断する(ステップG)。ゲート回路17
のゲートが開いていれば、マイクロプロセッサ6はデー
タ交換用記憶回路19に記憶されているデータを読み込
みデータ記憶回路9に格納する6以上で主処理演算回路
上からのデータ交換回路20へのデータの書込み及び、
データ交換回路】6からのデータの読み込みが完了する
The third @ is a flowchart showing data exchange processing performed between the main processing arithmetic circuit 1 and the data transmission control circuit 3. The microprocessor 6 is a gate circuit 21.22
A gate control signal GC2 is applied to the gate circuit 21 to open the gate of the gate circuit 21 (step C).
Close the second gate (step D). The microprocessor 6 transfers the data from the data storage circuit 9 to the data bus line B.
Data is written from L1 to the data exchange storage circuit 23 via the gate circuit 21 (step E). After the microprocessor 6 finishes writing data to the data exchange memory circuit 23, the microprocessor 6 inputs the gate control signal GC1 (Step F), and determines whether the gate of the gate circuit 17 is open based on the presence or absence of the gate control signal GC1. Make a judgment (Step G). Gate circuit 17
If the gate is open, the microprocessor 6 reads the data stored in the data exchange memory circuit 19 and stores it in the data memory circuit 9. writing and,
Data exchange circuit] Reading of data from 6 is completed.

第4図はデータ伝送制御回路3の動作フローチャート図
である。マイクロプロセッサ11はプログラム記憶回路
13からプログラムを読み出す。このプログラムに従っ
てデータ記憶回路14及び入出力回路15から入力し、
所定の処理を行って、データをデータ記憶回路14、デ
ータ交換回路16に記憶あるいは伝送する。データ伝送
制御回路3は主処理演算回路1とのデータ交換処理と外
部装置たとえば呼び登録装置とのデータの入出力処理と
を繰返し行う。
FIG. 4 is an operational flowchart of the data transmission control circuit 3. The microprocessor 11 reads the program from the program storage circuit 13. Input from the data storage circuit 14 and input/output circuit 15 according to this program,
Predetermined processing is performed to store or transmit data to the data storage circuit 14 and data exchange circuit 16. The data transmission control circuit 3 repeatedly performs data exchange processing with the main processing arithmetic circuit 1 and data input/output processing with an external device such as a call registration device.

マイクロプロセッサ11による主処理演算回路1とのデ
ータ交換処理及びデータ交換回路16の動作について第
5図を用いて説明する。第5図はデータ伝送制御回路3
と主処理演算回路1との間で行なわれるデータ交換処理
を示すフローチャート図である。マイクロプロセッサ1
1はゲート回路18及び17にゲートコントロール信号
GC1与えること、によって、ゲート回路18のゲート
を開き、ゲート回路17のゲートを閉じる。(ステップ
に、L)。次にマイクロプロセッサ11はデータ記憶回
路14に記憶されているデータの内、必要なデータをデ
ータ交換用記憶回路19に書き込む(ステップM)。マ
イクロプロセッサ11は書き込み終了後、ゲートコント
ロール信号GC2を入力しくステップN)、ゲート回路
22のゲートが開いているか、あるいは閉じているかを
判断する。(ステップP)。ゲート回路22のゲートが
開いている場合はデータ交換用記憶回路23より記憶デ
ータを読込むf(ステップQ)。
The data exchange processing by the microprocessor 11 with the main processing arithmetic circuit 1 and the operation of the data exchange circuit 16 will be explained using FIG. Figure 5 shows the data transmission control circuit 3.
2 is a flowchart showing data exchange processing performed between the main processing arithmetic circuit 1 and the main processing arithmetic circuit 1. FIG. microprocessor 1
1 opens the gate of gate circuit 18 and closes the gate of gate circuit 17 by applying gate control signal GC1 to gate circuits 18 and 17. (Step to L). Next, the microprocessor 11 writes necessary data out of the data stored in the data storage circuit 14 into the data exchange storage circuit 19 (step M). After the writing is completed, the microprocessor 11 inputs the gate control signal GC2 (step N) and determines whether the gate of the gate circuit 22 is open or closed. (Step P). If the gate of the gate circuit 22 is open, the stored data is read from the data exchange storage circuit 23 (step Q).

ここでデータ交換用記憶回路23には主処理演算回路1
がデータ交換処理時に書込んだデータが記憶されている
。主処理演算回路1のデータがデータ交換用記憶回路2
3を介してデータ伝送制御回路3に伝送したことになる
。またデータ交換用記憶回路19にはデータ伝送制御回
路3のデータが書き込まれていて、このデータを主処理
演算回路1がそのデータ交換処理時に読み込む。よって
データ伝送制御回路3のデータはデータ交換用記憶回路
19を介して主処理演算回路1に伝送したことになる。
Here, the data exchange memory circuit 23 includes the main processing arithmetic circuit 1.
The data written during data exchange processing is stored. The data of the main processing arithmetic circuit 1 is stored in the data exchange memory circuit 2.
3 to the data transmission control circuit 3. Further, data of the data transmission control circuit 3 is written in the data exchange storage circuit 19, and this data is read by the main processing arithmetic circuit 1 during the data exchange process. Therefore, the data in the data transmission control circuit 3 is transmitted to the main processing arithmetic circuit 1 via the data exchange storage circuit 19.

主処理演算回路1とデータ伝送制御回路3との間でのデ
ータの伝送はデータ交換回路16.20によって行なわ
れる。すなわち主処理演算回路1からデータ伝送制御回
路3へのデータ伝送はデータ交換回路20を用いて行い
、逆にデータ伝送制御回路3から主処理演算回路1への
データ伝送はデータ交換回路16を用いて行なわれる。
Data transmission between main processing arithmetic circuit 1 and data transmission control circuit 3 is performed by data exchange circuits 16 and 20. That is, data transmission from the main processing arithmetic circuit 1 to the data transmission control circuit 3 is performed using the data exchange circuit 20, and conversely, data transmission from the data transmission control circuit 3 to the main processing arithmetic circuit 1 is performed using the data exchange circuit 16. It is done.

〔発明の効果〕〔Effect of the invention〕

主処理演算回路とデータ伝送制御回路との間に2つの独
立したデータ交換回路を設けて、データの交換を行うの
で、同時に主処理演算回路及びデータ伝送制御回路が各
々のデータ交換回路を介してデータの読み書きを行うこ
とができるので、データ交換回路を用いるために待時間
を必要とせず、効率のよいデータの伝送を行うことがで
きる。
Two independent data exchange circuits are provided between the main processing arithmetic circuit and the data transmission control circuit to exchange data, so that the main processing arithmetic circuit and the data transmission control circuit simultaneously Since data can be read and written, data can be efficiently transmitted without requiring waiting time due to the use of a data exchange circuit.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明にもとづく一実施例のエレベータの制御
装置のブロック図、第2図は主処理演算回路の動作フロ
ーチャート図、第3図は主処理演算回路の行うデータ交
換処理を示すフローチャート図、第4図はデータ伝送制
御回路の動作フローチャート図、第5図はデータ伝送制
御回路が行うデータ交換処理を示すフローチャー1〜図
である。
FIG. 1 is a block diagram of an elevator control device according to an embodiment of the present invention, FIG. 2 is an operation flowchart of the main processing arithmetic circuit, and FIG. 3 is a flowchart showing data exchange processing performed by the main processing arithmetic circuit. , FIG. 4 is an operation flowchart of the data transmission control circuit, and FIG. 5 is a flowchart 1 to diagrams showing data exchange processing performed by the data transmission control circuit.

Claims (1)

【特許請求の範囲】 登録されたホール呼び及びかご呼びにもとづいて各階床
にかごを導く運行制御の演算を行う主処理演算回路と、 各階床に設けられたホール呼び入力回路及びかごに設け
られたかご呼び入力回路による呼びデータの伝送制御を
行うデータ伝送制御回路と、前記主処理演算回路の発す
る所定の指令により前記主処理演算回路の出力データを
記憶し前記データ伝送制御回路に出力する第一のデータ
交換回路と、 前記データ伝送制御回路の発する所定の指令により前記
データ伝送制御回路の出力データを記憶し前記主処理演
算回路に出力する第二のデータ交換回路とを有するエレ
ベータの制御装置。
[Scope of Claims] A main processing arithmetic circuit that performs operational control calculations to guide the car to each floor based on registered hall calls and car calls, a hall call input circuit provided on each floor, and a hall call input circuit provided in the car. a data transmission control circuit that controls the transmission of call data by the car call input circuit; and a data transmission control circuit that stores output data of the main processing arithmetic circuit and outputs it to the data transmission control circuit according to a predetermined command issued by the main processing arithmetic circuit. An elevator control device comprising: a data exchange circuit; and a second data exchange circuit that stores output data of the data transmission control circuit and outputs it to the main processing arithmetic circuit according to a predetermined command issued by the data transmission control circuit. .
JP61065853A 1986-03-26 1986-03-26 Controller for elevator Pending JPS62222985A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61065853A JPS62222985A (en) 1986-03-26 1986-03-26 Controller for elevator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61065853A JPS62222985A (en) 1986-03-26 1986-03-26 Controller for elevator

Publications (1)

Publication Number Publication Date
JPS62222985A true JPS62222985A (en) 1987-09-30

Family

ID=13298984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61065853A Pending JPS62222985A (en) 1986-03-26 1986-03-26 Controller for elevator

Country Status (1)

Country Link
JP (1) JPS62222985A (en)

Similar Documents

Publication Publication Date Title
JPS62222985A (en) Controller for elevator
JPS6347864A (en) Inter-memory data transfer method
JPS6368957A (en) Data transfer system in information processor
JPS61123244A (en) Data communication processor
JP2503434B2 (en) Process control device
JPH0760330B2 (en) Combined control device
JPS62286340A (en) Line trace control system
JPS6130300B2 (en)
JPS581224A (en) Display controlling system
JPS62242264A (en) Communication controller
JPH064489A (en) Communication system among plural cpu
JPH04137061A (en) Data transmission control circuit
JPS58158758A (en) Multi-cpu controlling system
JPH05334231A (en) Data transfer system
JPS59177631A (en) Dma control system
JPS5887612A (en) Controlling and diagnosing device for input and output
JPS62266639A (en) Interface device for input/output device
JPH0572608B2 (en)
JPS62241057A (en) Circuit for increasing input/output processing speed
JPH04337807A (en) Communication system for peripheral equipment in numerical controller
JPS6140658A (en) Data processor
JPH01124004A (en) Numerical controller with sequence function
KR19980015549A (en) Communication device between multiple processors
JPS63271521A (en) Processing controller for data
JPS59134841U (en) information processing equipment