JPS62217728A - 固定長2進エンコ−ド及びデコ−ド方法並びに装置 - Google Patents
固定長2進エンコ−ド及びデコ−ド方法並びに装置Info
- Publication number
- JPS62217728A JPS62217728A JP62031341A JP3134187A JPS62217728A JP S62217728 A JPS62217728 A JP S62217728A JP 62031341 A JP62031341 A JP 62031341A JP 3134187 A JP3134187 A JP 3134187A JP S62217728 A JPS62217728 A JP S62217728A
- Authority
- JP
- Japan
- Prior art keywords
- code
- fibonacci
- length
- cells
- fixed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 34
- 230000007704 transition Effects 0.000 claims description 22
- 230000005540 biological transmission Effects 0.000 claims description 3
- 238000007639 printing Methods 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 23
- 238000006243 chemical reaction Methods 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000004883 computer application Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
- H03M5/145—Conversion to or from block codes or representations thereof
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/06—Code representation, e.g. transition, for a given bit cell depending only on the information in that bit cell
- H03M5/08—Code representation by pulse width
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の要約〕
固定数のビットではなく固定数のセルを有するコードシ
ーケンスのみを使用することによってコードデータを固
定長のコードとして使用するようにフィボナッチ数によ
る重み付けを可変長の生の2進コードデータに適用し、
該コードを線形記録媒体及びデータ転送に特に有用な連
続的な数値シーケンスに変換する、新規な方法を提供す
る。フィボナッチコードをバーコードや磁気その他の記
録媒体で記録し蓄積しまた読み出し及び利用を行うこと
を可能ならしめるのに有用なエンコード及びデコードシ
ステムもまた提供される。
ーケンスのみを使用することによってコードデータを固
定長のコードとして使用するようにフィボナッチ数によ
る重み付けを可変長の生の2進コードデータに適用し、
該コードを線形記録媒体及びデータ転送に特に有用な連
続的な数値シーケンスに変換する、新規な方法を提供す
る。フィボナッチコードをバーコードや磁気その他の記
録媒体で記録し蓄積しまた読み出し及び利用を行うこと
を可能ならしめるのに有用なエンコード及びデコードシ
ステムもまた提供される。
本発明は2進データのエンコード即ちコード化及び読み
取りに関するものであり、より特定的には、光学的に読
み取り可能なバー又は標識、タイムカード、磁気ストリ
ップ、テープ又はディスクのような線形記録媒体類にお
けるような単一トランクエンコード及び読み出しに対し
、そしてより一般的にはデータ伝達に対して特に有用な
、重みづけコードによる連続的数値シーケンスへのエン
コードによる変換に関するものである。
取りに関するものであり、より特定的には、光学的に読
み取り可能なバー又は標識、タイムカード、磁気ストリ
ップ、テープ又はディスクのような線形記録媒体類にお
けるような単一トランクエンコード及び読み出しに対し
、そしてより一般的にはデータ伝達に対して特に有用な
、重みづけコードによる連続的数値シーケンスへのエン
コードによる変換に関するものである。
上記種類の記録媒体は、それぞれここでは「セル」と称
される、最も小さい分解できる単位を有する。磁気媒体
における該セルの大きさは、2.540センチメートル
あたりに得られる磁束変化の最大数、或いは光学媒体に
おいて分解され得る最小の黒色又は白色のバーによフて
設定される。本発明にとって特に重要なのは、個別のク
ロック信号を持たない(例えば、本出願人の米国特許第
4,270.043号及び第4,361,092号の縞
のある、即ちバーを付されたタイムカードの如く)媒体
或いはチャンネルである。これらにおいては、記録され
たビットは、どのようにかして自己クロックされねばな
らない。
される、最も小さい分解できる単位を有する。磁気媒体
における該セルの大きさは、2.540センチメートル
あたりに得られる磁束変化の最大数、或いは光学媒体に
おいて分解され得る最小の黒色又は白色のバーによフて
設定される。本発明にとって特に重要なのは、個別のク
ロック信号を持たない(例えば、本出願人の米国特許第
4,270.043号及び第4,361,092号の縞
のある、即ちバーを付されたタイムカードの如く)媒体
或いはチャンネルである。これらにおいては、記録され
たビットは、どのようにかして自己クロックされねばな
らない。
この目的を達成するための先行技術の中には、位相コー
ド方式とも称される、いわゆるマンチェスタコード方式
がある。それは例えば、2進数「1」のような高論理レ
ベルから、逆の「0」のような低論理レベルへの遷移を
利用するものであり、遷移間の間隔が「セル」を構成す
る。
ド方式とも称される、いわゆるマンチェスタコード方式
がある。それは例えば、2進数「1」のような高論理レ
ベルから、逆の「0」のような低論理レベルへの遷移を
利用するものであり、遷移間の間隔が「セル」を構成す
る。
各ビットは二つのセルを利用し、第2のセルの終わりに
データ遷移を伴うので、少なくとも一つ置きのセルで常
に「クロック」遷移が生ずる。必要であれば、第1セル
の終わりに重要でない遷移を付加して、それ以降のデー
タ遷移を適切な方向に進行させる。これらに関連するコ
ード化機構は、例えば下記の参考文献に説明されている
。
データ遷移を伴うので、少なくとも一つ置きのセルで常
に「クロック」遷移が生ずる。必要であれば、第1セル
の終わりに重要でない遷移を付加して、それ以降のデー
タ遷移を適切な方向に進行させる。これらに関連するコ
ード化機構は、例えば下記の参考文献に説明されている
。
O「コンピュータに利用するためのディジタル磁気テー
プ記録」エル・ジー・セベスチェン・チャツプマン・ア
ンド・ホール社(L、G、 5ebes−tyen、
Chapman and Hall Ltd、)、ロン
ドン(1973年) これは米国では、ニューヨークのジョン・ライレイ・ア
ンド・サンズ(John Wiley andSons
)の一部門であるハルステッド出版(Halsted
Press)によって配本されている・(議会図書館カ
タログカード73−6263)。中でも、各種コー′ド
方式の一般的比較を行っている第5節2、「エンコード
とデコード方式」参照。
プ記録」エル・ジー・セベスチェン・チャツプマン・ア
ンド・ホール社(L、G、 5ebes−tyen、
Chapman and Hall Ltd、)、ロン
ドン(1973年) これは米国では、ニューヨークのジョン・ライレイ・ア
ンド・サンズ(John Wiley andSons
)の一部門であるハルステッド出版(Halsted
Press)によって配本されている・(議会図書館カ
タログカード73−6263)。中でも、各種コー′ド
方式の一般的比較を行っている第5節2、「エンコード
とデコード方式」参照。
o ANSI規格X3.48−1977 、米規格協会
、1430ブロードウエイ、ニューヨーク、ニューヨー
ク普通サイズカセットにおけるマンチェスタ位相エンコ
ードのためのANSI規格。
、1430ブロードウエイ、ニューヨーク、ニューヨー
ク普通サイズカセットにおけるマンチェスタ位相エンコ
ードのためのANSI規格。
O[デジタルデザインJ 1977年6月号、38〜4
8頁の「廉価なテープ駆動機構におけるデジタル記録」
クラーク・イー・ジョンソン・ジュニア(C1ark
E、 Johnson、 Jr、)著各種エンコード方
式の一般比較。
8頁の「廉価なテープ駆動機構におけるデジタル記録」
クラーク・イー・ジョンソン・ジュニア(C1ark
E、 Johnson、 Jr、)著各種エンコード方
式の一般比較。
0 「コンピュータデザイン41982年1月号、20
3頁の「直列データ通信におけるパルスコード」レスタ
ー・ニス・サンダース(Lester S、 5and
ers)著 別の密接に関連する方式は「周波数変調」である。そこ
では、第1の呼び出しくデータビット間の)の終わりに
おける「クロック」遷移があり、第2の呼び出しの終わ
りに遷移があることによって「1」を構成し、遷移がな
いことによって「0」を表わすようになっている。この
種の技術は前述のジョンソン(Johnson)とサン
ダース(Sanders)の論説で述べられており、か
つ「コンピュータデザインJ 1976年9月号、98
〜102頁の「可撓性ディスクの簡単なエンコード二重
容量」ディピッド・ジェイ・カルストロン(David
J、 Kalstrom)著において、MFM (修
正周波数変調) 、MMFM (修正、修正周波数変調
)及びr、cR<グループコード化記録)として示され
ている。
3頁の「直列データ通信におけるパルスコード」レスタ
ー・ニス・サンダース(Lester S、 5and
ers)著 別の密接に関連する方式は「周波数変調」である。そこ
では、第1の呼び出しくデータビット間の)の終わりに
おける「クロック」遷移があり、第2の呼び出しの終わ
りに遷移があることによって「1」を構成し、遷移がな
いことによって「0」を表わすようになっている。この
種の技術は前述のジョンソン(Johnson)とサン
ダース(Sanders)の論説で述べられており、か
つ「コンピュータデザインJ 1976年9月号、98
〜102頁の「可撓性ディスクの簡単なエンコード二重
容量」ディピッド・ジェイ・カルストロン(David
J、 Kalstrom)著において、MFM (修
正周波数変調) 、MMFM (修正、修正周波数変調
)及びr、cR<グループコード化記録)として示され
ている。
上記の機構においては、データ密度はセルあたり0.5
ビツトとなっており、少なくとも二つのセルごとに常に
遷移が行われる(「クロック」遷移は、読取装置又は受
信装置を再同期させるのに利用される)。
ビツトとなっており、少なくとも二つのセルごとに常に
遷移が行われる(「クロック」遷移は、読取装置又は受
信装置を再同期させるのに利用される)。
「グループコード化方式」或いは「ラン−レングスコー
ド化方式」と称されるまた別の方法は、下記のように、
5ビツトの「ラン−レングス」コードにコード化された
4ビツトのグループを含む。
ド化方式」と称されるまた別の方法は、下記のように、
5ビツトの「ラン−レングス」コードにコード化された
4ビツトのグループを含む。
データ コード データ コード
上述のカルストロン(Kalstrom)の論説並びに
「コンピュータデザインJ 1976年12月号、84
〜88頁の「グループコード化記録はディスケット性能
を倍加する」パリター・ニス・シト(Pawitter
S、 5idhu)著GCR(グループコード化記録)
において述べられているラン−レングスコードは注意深
く選択されており、二つのコードが連結されている場合
でさえ、1列に三つ以上のOがあることがないようにさ
れる。次いで、マンチェスタ方式におけるように、しか
し介在する「クロック」遷移なしに、「1」では遷移し
、「0」では遷移しないようにしてコードが送られる。
「コンピュータデザインJ 1976年12月号、84
〜88頁の「グループコード化記録はディスケット性能
を倍加する」パリター・ニス・シト(Pawitter
S、 5idhu)著GCR(グループコード化記録)
において述べられているラン−レングスコードは注意深
く選択されており、二つのコードが連結されている場合
でさえ、1列に三つ以上のOがあることがないようにさ
れる。次いで、マンチェスタ方式におけるように、しか
し介在する「クロック」遷移なしに、「1」では遷移し
、「0」では遷移しないようにしてコードが送られる。
例えば、
原データ :0O110100ラン−レング
スコード: 10011111101遷移間に3セルま
で設けることが可能であり、かつ、この方法は0.8ビ
ツト/セルのビット密度のために、4ビツトに対して5
セルだけを使用しているが、それは位相、即ちマンチェ
スタコード方式に比べて60%の改善となっていること
が注目される。しかし、上述の方法では、3セルまでが
最大ギャップである。速度制御が良好でない媒体におい
てはこれは臨界的であって、許容され得ない場合もあり
得る。
スコード: 10011111101遷移間に3セルま
で設けることが可能であり、かつ、この方法は0.8ビ
ツト/セルのビット密度のために、4ビツトに対して5
セルだけを使用しているが、それは位相、即ちマンチェ
スタコード方式に比べて60%の改善となっていること
が注目される。しかし、上述の方法では、3セルまでが
最大ギャップである。速度制御が良好でない媒体におい
てはこれは臨界的であって、許容され得ない場合もあり
得る。
その他の方法、例えば修正周波数変1m (MFl’1
又はMMFM) (前記カルストン(Kalatro
m)の論説を参照、更にヒューレットバソカード誌19
84年1月号、7〜12頁の「第二世代ディスク読み出
し/書込み電気回路」ロバート・エム・パティ(Rob
ert M、 Batey)及びジエームズ・ディ・べ
ツカ−(James D、 Becker)著は、MF
MとMMFMの変化例であるVLFMを説明している)
もまた、ビット密度を倍加しているが、受信装置又は読
取装置に同期するために、同様に、遷移のない長い期間
を犠牲にしている。
又はMMFM) (前記カルストン(Kalatro
m)の論説を参照、更にヒューレットバソカード誌19
84年1月号、7〜12頁の「第二世代ディスク読み出
し/書込み電気回路」ロバート・エム・パティ(Rob
ert M、 Batey)及びジエームズ・ディ・べ
ツカ−(James D、 Becker)著は、MF
MとMMFMの変化例であるVLFMを説明している)
もまた、ビット密度を倍加しているが、受信装置又は読
取装置に同期するために、同様に、遷移のない長い期間
を犠牲にしている。
「可変セル幅J (VCW) と称されるまた別のコー
ド方式に対して本明細書では特に関心を払うものである
が、それは、データ「1」とデータrOJが同じ長さで
ある必要はないという考え方を紹介しているからである
。(前出のジョンソン(Johnson)の論説並びに
ヒユーレットパラカード誌1980年7月号、14〜1
9頁の「信頼性および低価格を目的とする設計によるコ
ンパクトテープ駆動サブアセンブリ」ダグラス・ジエイ
・コリンズ(Douglas J、 Co11ins)
及びブライアン・ジー・スプレッドベリー(Brian
G、 5preadbury)著に記載のvCWコー
ド方式(可変セル幅)(「デルタ距離コード」とも称さ
れる)参照)。この技術においては、データ「1」はデ
ータ「0」より長く、従って平均データパンク密度は増
加するけれども(該データが平均して同数の「1」と「
0」を有する場合)、個々の記録の長さは、「1」対「
0」の比率に基づいて変化する。これは該技術の主要な
欠点とされている。
ド方式に対して本明細書では特に関心を払うものである
が、それは、データ「1」とデータrOJが同じ長さで
ある必要はないという考え方を紹介しているからである
。(前出のジョンソン(Johnson)の論説並びに
ヒユーレットパラカード誌1980年7月号、14〜1
9頁の「信頼性および低価格を目的とする設計によるコ
ンパクトテープ駆動サブアセンブリ」ダグラス・ジエイ
・コリンズ(Douglas J、 Co11ins)
及びブライアン・ジー・スプレッドベリー(Brian
G、 5preadbury)著に記載のvCWコー
ド方式(可変セル幅)(「デルタ距離コード」とも称さ
れる)参照)。この技術においては、データ「1」はデ
ータ「0」より長く、従って平均データパンク密度は増
加するけれども(該データが平均して同数の「1」と「
0」を有する場合)、個々の記録の長さは、「1」対「
0」の比率に基づいて変化する。これは該技術の主要な
欠点とされている。
本発明の基礎となっているのは、先に発見された数学的
奇兵性(いわゆるフィボナッチ数である。「数学的サー
カス」マーチン・ガードナー(Martin Gard
ner)著アルフレッド・エイ・ノツプ社(Alfre
cj、A、 Knopf、 Inc、) 、ニューヨー
ク(1979) (ISBN 0−394−50207
−8)の第13章「フィボナッチ及びルーカス数」15
2〜168頁、及び「フィボナッチクオータリイj1カ
リフォルニア95053サンタクララのサンタクララ大
学「フィボナッチ協会」出版)を重み付はコードに取り
入れることができ、可変長を有する生コードと共に利用
して、その生コードを連続的数値シーケンスに変換でき
るということである。しかし一方、該数値シーケンスは
、マンチェスタコード化方式並びに周波数変調の雑音余
裕度を有しており、驚くべきことに、そのような従来コ
ードよりも実質的に3分の1大きいビット密度を与え、
更にそれに関する他の制限を取り除く。
奇兵性(いわゆるフィボナッチ数である。「数学的サー
カス」マーチン・ガードナー(Martin Gard
ner)著アルフレッド・エイ・ノツプ社(Alfre
cj、A、 Knopf、 Inc、) 、ニューヨー
ク(1979) (ISBN 0−394−50207
−8)の第13章「フィボナッチ及びルーカス数」15
2〜168頁、及び「フィボナッチクオータリイj1カ
リフォルニア95053サンタクララのサンタクララ大
学「フィボナッチ協会」出版)を重み付はコードに取り
入れることができ、可変長を有する生コードと共に利用
して、その生コードを連続的数値シーケンスに変換でき
るということである。しかし一方、該数値シーケンスは
、マンチェスタコード化方式並びに周波数変調の雑音余
裕度を有しており、驚くべきことに、そのような従来コ
ードよりも実質的に3分の1大きいビット密度を与え、
更にそれに関する他の制限を取り除く。
この「フィボナソチ数」とは、下に示すように、各連続
項が先行する2項を加算することによって取得される級
数となっている数列をいう。
項が先行する2項を加算することによって取得される級
数となっている数列をいう。
n :0123456 7 8 9・・・・・・F
ib(n): 112358 L3213455−=従
って、本発明の目的は、そのような大きいビット密度並
びに他の改良を可能にするような、新規の改良された2
進コード記憶方法、即ちコード化方式を提供することで
ある。
ib(n): 112358 L3213455−=従
って、本発明の目的は、そのような大きいビット密度並
びに他の改良を可能にするような、新規の改良された2
進コード記憶方法、即ちコード化方式を提供することで
ある。
また別の目的は、フィボナッチ数を利用するそのような
改良コード化方式の利用に最適の新規装置を提供するこ
とである。
改良コード化方式の利用に最適の新規装置を提供するこ
とである。
本発明のさらに他の目的は、そのようなフィボナッチコ
ードと共に使用する新規なエンコード及びデコード装置
を提供することである。
ードと共に使用する新規なエンコード及びデコード装置
を提供することである。
その重要な局面の一つから本発明を見ると、本発明は、
マンチェスタコード方式及び周波数変調のような、信号
遷移間にある正確に一つ又は二つのセルによって認識さ
れ得る雑音余裕度を有し、そのようなコードより実質的
に3分の1大きいビット密度を有する、デジタル「1」
及び「0」コード情報を記憶する方法を含んでいる。該
方法は、「1」と「0」を有する可変 □長の生
コードを発生する段階と;「l」をlセルの長さに、「
0」を2セルの長さになるよう調整する段階と;固定数
ビットではなく固定数セルからなるコードシーケンスだ
けを利用して該コードを固定長コードとして利用する段
階と:生コード中の「1」の各々をn個のフィボナソチ
数を備える重み付はシーケンスによって重み付けして固
定長コードに変換する段階でありて、各連続する項は先
行する2項を加算することによって取得され、nはセル
位置の数であり、かつ変換コードはOから(n−1)の
フィボナソチ数に達しているような前記段階と;各「1
」に対して重みづけを加えて、固定長コードを連続的数
値的な10進法又は2進法の値に変換する段階とからな
っている。良好な詳細ならびに最良モードの実施例は後
で説明する。
マンチェスタコード方式及び周波数変調のような、信号
遷移間にある正確に一つ又は二つのセルによって認識さ
れ得る雑音余裕度を有し、そのようなコードより実質的
に3分の1大きいビット密度を有する、デジタル「1」
及び「0」コード情報を記憶する方法を含んでいる。該
方法は、「1」と「0」を有する可変 □長の生
コードを発生する段階と;「l」をlセルの長さに、「
0」を2セルの長さになるよう調整する段階と;固定数
ビットではなく固定数セルからなるコードシーケンスだ
けを利用して該コードを固定長コードとして利用する段
階と:生コード中の「1」の各々をn個のフィボナソチ
数を備える重み付はシーケンスによって重み付けして固
定長コードに変換する段階でありて、各連続する項は先
行する2項を加算することによって取得され、nはセル
位置の数であり、かつ変換コードはOから(n−1)の
フィボナソチ数に達しているような前記段階と;各「1
」に対して重みづけを加えて、固定長コードを連続的数
値的な10進法又は2進法の値に変換する段階とからな
っている。良好な詳細ならびに最良モードの実施例は後
で説明する。
次に、添付の図面に関連して本発明の説明を行う。
本発明の新規な「フィボナッチコード」において、「1
」は一つのセルの長さであり「0」はセル二つ分の長さ
であって、遷移がビット間を隔てている。
」は一つのセルの長さであり「0」はセル二つ分の長さ
であって、遷移がビット間を隔てている。
生コードはデータに依存して可変長となっている。−見
した所では、これによって該コードを磁気媒体及び他の
同種のもので利用することができないように思われるが
、それは、該磁気成体においては、通常、1ブロツクの
固定数ビットの物理的長さは、該ビットが何であるかに
拘わらず(データテープ上のブロック或いはディスク上
の「セクタJであっても)、同一でなければならないか
らである。しかし偶然にも本フィボナッチコードによる
生コードデータの重みづけによって、そのような用途を
完全に可能にされるのである。
した所では、これによって該コードを磁気媒体及び他の
同種のもので利用することができないように思われるが
、それは、該磁気成体においては、通常、1ブロツクの
固定数ビットの物理的長さは、該ビットが何であるかに
拘わらず(データテープ上のブロック或いはディスク上
の「セクタJであっても)、同一でなければならないか
らである。しかし偶然にも本フィボナッチコードによる
生コードデータの重みづけによって、そのような用途を
完全に可能にされるのである。
長さの異なるいくつかのコードの数を考えて見る。与え
られたセルの数であって、与えられたビットの数ではな
い。これらコードは下記のように、リカーシブに列挙す
ることができる。
られたセルの数であって、与えられたビットの数ではな
い。これらコードは下記のように、リカーシブに列挙す
ることができる。
nセル(但しnは整数)の長さを有する総てのコードを
発生するためには、 法則a、1−1の長さのコード全部を採り、先に「1」
を加算する(1は1セルの長さ であるので、これはnセルコードとな る)。
発生するためには、 法則a、1−1の長さのコード全部を採り、先に「1」
を加算する(1は1セルの長さ であるので、これはnセルコードとな る)。
法則す、n−2の長さのコード全部を採り、先に「0」
を加算(Oは2セルの長さであ るので、これはnセルコードとなる)。
を加算(Oは2セルの長さであ るので、これはnセルコードとなる)。
第一一」L−一表
1セルの長さの全コード 11
2セルの長さの全コード 」1
この事から、下記のような幾つかの結果が生ずる。
1、長さがnセルであるコードの数は、n−1の長さの
コードの数とn−2セルの長さのコードの数を足したも
のとなっている。また、1セルの長さのコードが一つと
2セルの長さのコードが二つある。これはまさしく、典
型的な「フィボナッチ」数列の定義である。
コードの数とn−2セルの長さのコードの数を足したも
のとなっている。また、1セルの長さのコードが一つと
2セルの長さのコードが二つある。これはまさしく、典
型的な「フィボナッチ」数列の定義である。
2、第■表における「ラインの下」のコード数は、常に
Fib(n−2)となっているので、8亥コードは重み
づけられたコード(2進の同値に変換するために)であ
ると考えることができる。そして、レベルnにおいて左
側に新たに加算される行の重みは、単にFib(n−2
)となる。
Fib(n−2)となっているので、8亥コードは重み
づけられたコード(2進の同値に変換するために)であ
ると考えることができる。そして、レベルnにおいて左
側に新たに加算される行の重みは、単にFib(n−2
)となる。
この演算は以下で詳説される。
行≠(n) : 654321
=Fib(n−2)
メー」L−表
コード 10進数の同値
一例を挙げると、
5+3+1=9
重み: 532110
コード:11011
重みづけコード(本質的には可変基数コード)の開発に
ついて記載してきたので、該コードへの、及び該コード
からの変換ルーチンは明らかである。唯一の例外的側面
は、重みを加える前に0は「2倍の幅」に広げられねば
ならないということである。この変換アルゴリズムによ
って、「フィボナッチコード」を固定長コードとして利
用することができる。
ついて記載してきたので、該コードへの、及び該コード
からの変換ルーチンは明らかである。唯一の例外的側面
は、重みを加える前に0は「2倍の幅」に広げられねば
ならないということである。この変換アルゴリズムによ
って、「フィボナッチコード」を固定長コードとして利
用することができる。
例えば16ビツトのブロックはコード化されて24セル
になり得る(Fib(24)−75,025;2I6電
65.536)。
になり得る(Fib(24)−75,025;2I6電
65.536)。
そして、ビットあたり1.5セルだけを利用するコード
を与える(273ビ7ト/セル=0.666・・・・・
・ビット/セル)。このコードは、位相コード化方式即
ちマンチェスタコード化方式より、パック密度において
33−1/3%の改良となっている。
を与える(273ビ7ト/セル=0.666・・・・・
・ビット/セル)。このコードは、位相コード化方式即
ちマンチェスタコード化方式より、パック密度において
33−1/3%の改良となっている。
そしてマンチェスタのコードのように、遷移間には最大
で2セルがあり、全遷移は厳密に1セル又は2セル離れ
たものとなっている。
で2セルがあり、全遷移は厳密に1セル又は2セル離れ
たものとなっている。
例えば、光学的読み出しのために、本発明のコードに従
って記録即ち記憶されたバーを有するタイムカードに本
発明の技術を利用することを考えてみることとし、三重
のセンサを利用して、不規則な動きをするタイムカード
からこのコードを光学的に読み取る良好な機構について
説明する。第1A図では、タイムカードT上にコード化
された「1」と「0」を示すバーが、三つの走査光学セ
ンサを有するセンサ1に関連して示されている。該走査
光学センサはそれぞれ、「クロック」センサC3(バ一
端部を検出する)、「直角」センサQS及び「データ」
センサDSと称され、セルに対する該センサの間隔のと
り方は、第1B図においてより正確に表わされている。
って記録即ち記憶されたバーを有するタイムカードに本
発明の技術を利用することを考えてみることとし、三重
のセンサを利用して、不規則な動きをするタイムカード
からこのコードを光学的に読み取る良好な機構について
説明する。第1A図では、タイムカードT上にコード化
された「1」と「0」を示すバーが、三つの走査光学セ
ンサを有するセンサ1に関連して示されている。該走査
光学センサはそれぞれ、「クロック」センサC3(バ一
端部を検出する)、「直角」センサQS及び「データ」
センサDSと称され、セルに対する該センサの間隔のと
り方は、第1B図においてより正確に表わされている。
該コードを読み取るために、第2A図と第2B図の回路
が利用されるのであるが、そこにおけるデバウンシング
論理回路DLは、後述する第3図の回路の形式をとって
いる。
が利用されるのであるが、そこにおけるデバウンシング
論理回路DLは、後述する第3図の回路の形式をとって
いる。
例えば、第2A図の素子6は、74176の型式のもの
であってもよい、第2B図は第2A図の遅延回路2のた
めの適切な回路の形を示しており、例えば、2′及び2
”が、連続する7486型式の論理ゲートを備えている
。そのような論理ゲートは4においてもまた、DLの出
力から、双方向に遷移パルス(波形TP)を発生するの
に適している。遅延回路2は、遷移パルスのパルス幅を
設定する。
であってもよい、第2B図は第2A図の遅延回路2のた
めの適切な回路の形を示しており、例えば、2′及び2
”が、連続する7486型式の論理ゲートを備えている
。そのような論理ゲートは4においてもまた、DLの出
力から、双方向に遷移パルス(波形TP)を発生するの
に適している。遅延回路2は、遷移パルスのパルス幅を
設定する。
クロックパルスの各立ち上がり(エツジ)で、コンピュ
ータ即ち処理装置は割り込まれる0割り込み時において
、動きの方向は読み取られた値から割り出すことができ
る。
ータ即ち処理装置は割り込まれる0割り込み時において
、動きの方向は読み取られた値から割り出すことができ
る。
方向−クロックO直角(但し、■は排他的論理和)
利用されたデータ値は
データビット=クロック■データ
即ち、クロックセンサ出力がデータセンサのそれと等し
くない場合、2セルのバーが読まれ、それは「0」であ
る。しかし、クロックセンサとデータセンサの出力が等
しい場合には、1セルのバーが読まれ、それは「1」で
ある。この演算は、黒又は白のバーに対して行われる。
くない場合、2セルのバーが読まれ、それは「0」であ
る。しかし、クロックセンサとデータセンサの出力が等
しい場合には、1セルのバーが読まれ、それは「1」で
ある。この演算は、黒又は白のバーに対して行われる。
該コードをセンサ上に映し出すために、レンズ(図示さ
れていない)を利用することができる。
れていない)を利用することができる。
第2A図の複数の走査光学センサを間隔をとって置いて
利用することによって、該コードの読み取りを、センサ
を通過するコードの動きの速度から、又は方向からさえ
も完全に独立させている。
利用することによって、該コードの読み取りを、センサ
を通過するコードの動きの速度から、又は方向からさえ
も完全に独立させている。
第3図に示されるように、デバウンシング論理回路DL
には、クロックセンサ並びに直角センサの各出力が供給
される。このデバウンシングによって、該出力に他の変
化が起る前に、各センサのセルの少なくとも2分の1の
コードへの反転(又はその逆)が生じなければならない
。
には、クロックセンサ並びに直角センサの各出力が供給
される。このデバウンシングによって、該出力に他の変
化が起る前に、各センサのセルの少なくとも2分の1の
コードへの反転(又はその逆)が生じなければならない
。
これによって、真に有効なエツジへの応答においていか
なる遅延をももたらすことなく、非常な高速においても
エツジ周辺で妨害物が割り込まないようにするものであ
る。DLのデコーダは、例えば74139型式の半分の
ものであってよ< 、7400型式の論理ゲートを有し
て、図示されるように、デバウンスされたrCJ並びに
rQJの信号出力を発生する。
なる遅延をももたらすことなく、非常な高速においても
エツジ周辺で妨害物が割り込まないようにするものであ
る。DLのデコーダは、例えば74139型式の半分の
ものであってよ< 、7400型式の論理ゲートを有し
て、図示されるように、デバウンスされたrCJ並びに
rQJの信号出力を発生する。
本発明の可変コードを、第1A図〜第3図のタイムカー
ド又は同様の使用例に応用する場合について、第4図の
図表に要約して図示しである。第1B図のセンサ1は、
そのrcsJとrQsJの出力、並びに上下に移動する
カードTに対してそれぞれ対応するデバウンス出力「C
」とrQJを有するものとして示されている。該デバウ
ンス出力「C」は、割り込みを発生させるのに利用され
、そして、第4図の右側に図示されているように、割り
込み後の状態で定められる。
ド又は同様の使用例に応用する場合について、第4図の
図表に要約して図示しである。第1B図のセンサ1は、
そのrcsJとrQsJの出力、並びに上下に移動する
カードTに対してそれぞれ対応するデバウンス出力「C
」とrQJを有するものとして示されている。該デバウ
ンス出力「C」は、割り込みを発生させるのに利用され
、そして、第4図の右側に図示されているように、割り
込み後の状態で定められる。
次に、本発明の目的にとって好ましいフィボナソチェン
コード及びデコード装置の好適な、或いは最適な態様の
実施例を説明する。ここで選ばれた例は、例えば磁気テ
ープ又はディスク上にフィボナッチコードで記録又は貯
蔵するように16ビツトのワードを通常の仕方でエンコ
ードするために使用される。或いは、タイムカードTそ
の他の第1A図及び第4図の記録媒体上へと前述のバー
を記録するために、コンピュータ駆動された通常のイン
クプリンタ(後で説明する)を制御するために使用され
る。前者のような適用例においては、例えば、それらの
ワードはフィポナフチコードでテープ上に記録するため
にコンピュータによってインクフェイスへと供給された
ものであり、またそのフイボナソチコードでテープから
読み戻されたワードは16ビツトのワードへと戻し変換
されコンビニーりにより読み出される、ということが仮
定される。
コード及びデコード装置の好適な、或いは最適な態様の
実施例を説明する。ここで選ばれた例は、例えば磁気テ
ープ又はディスク上にフィボナッチコードで記録又は貯
蔵するように16ビツトのワードを通常の仕方でエンコ
ードするために使用される。或いは、タイムカードTそ
の他の第1A図及び第4図の記録媒体上へと前述のバー
を記録するために、コンピュータ駆動された通常のイン
クプリンタ(後で説明する)を制御するために使用され
る。前者のような適用例においては、例えば、それらの
ワードはフィポナフチコードでテープ上に記録するため
にコンピュータによってインクフェイスへと供給された
ものであり、またそのフイボナソチコードでテープから
読み戻されたワードは16ビツトのワードへと戻し変換
されコンビニーりにより読み出される、ということが仮
定される。
第5図に示された最上位概念によるダイヤグラムにおい
ては、フィボナッチェンコーダFEはテープ又はディス
クドライブ21に対してデータを入力しくDATA I
N) 、そこからの出力データ(DATAOUT)はフ
ィボナッチデコーダFDに印加され、またコンピュータ
Cがディスク/テープ制御を印加している。コンピュー
タCはまた図示のようにして、フィボナッチェンコーダ
FEに対してデータを入力し、フィボナッチェンコーダ
FB及びフィボナッチデコーダFDと制御信号を交わし
ている。
ては、フィボナッチェンコーダFEはテープ又はディス
クドライブ21に対してデータを入力しくDATA I
N) 、そこからの出力データ(DATAOUT)はフ
ィボナッチデコーダFDに印加され、またコンピュータ
Cがディスク/テープ制御を印加している。コンピュー
タCはまた図示のようにして、フィボナッチェンコーダ
FEに対してデータを入力し、フィボナッチェンコーダ
FB及びフィボナッチデコーダFDと制御信号を交わし
ている。
フィボナッチェンコーダFB及びフィボナッチデコーダ
FDの何方としてでも使用され得る共通の回路は、第6
図に3として示されているフイボナ、チ発生装置である
。フィボナッチ発生装置は加算器及びレジスタから作成
され得ることが明らかではあるけれども、クロック入力
によりパルスが出される度毎に新しいフィボナッチ数を
数えるについては、プログラム可能な読み出し専用メモ
リ(FROM) 20を駆動しているカウンタ10を使
用することがより簡単である。この例においては、第6
図の下表に示されているように24個のフィボナンチ数
が必要とされる。FROM20にエンコードされる数は
10進数で示されている。勿論実際にはこれらは2進数
に変換されるのであり、そのことは後述する第11図及
び第12図よりより明確になろう。FROM20の32
ワードのうち24のみが使用されることから、カウンタ
10には予め8という値が投入されている。各々のクロ
ックパルスの後端において、フィボナッチ発生装置3は
次なるフィボナッチ数を発生するが、これは高い数から
始めて低い方へと下がるようにする。フィボナッチェン
コーダFE及びフィボナッチデコーダFDが、フィボナ
ッチコードの中で最も重みのあるビットを最初に生成し
且つ読み出すことが理解されよう。
FDの何方としてでも使用され得る共通の回路は、第6
図に3として示されているフイボナ、チ発生装置である
。フィボナッチ発生装置は加算器及びレジスタから作成
され得ることが明らかではあるけれども、クロック入力
によりパルスが出される度毎に新しいフィボナッチ数を
数えるについては、プログラム可能な読み出し専用メモ
リ(FROM) 20を駆動しているカウンタ10を使
用することがより簡単である。この例においては、第6
図の下表に示されているように24個のフィボナンチ数
が必要とされる。FROM20にエンコードされる数は
10進数で示されている。勿論実際にはこれらは2進数
に変換されるのであり、そのことは後述する第11図及
び第12図よりより明確になろう。FROM20の32
ワードのうち24のみが使用されることから、カウンタ
10には予め8という値が投入されている。各々のクロ
ックパルスの後端において、フィボナッチ発生装置3は
次なるフィボナッチ数を発生するが、これは高い数から
始めて低い方へと下がるようにする。フィボナッチェン
コーダFE及びフィボナッチデコーダFDが、フィボナ
ッチコードの中で最も重みのあるビットを最初に生成し
且つ読み出すことが理解されよう。
第7図の例示的なフィボナッチェンコーダFEの回路に
おいては、第8図のタイミングダイヤグラムの波形が適
用される。「クロック」信号(第8図の最初の波形)は
、テープ又はディスク上の可能な限り短い各セルの開始
の際に一度パルスを発し、その周波数は所望とするテー
プ記録密度、1インチ当たりの磁束変化(fcpi)を
テープ速度、1秒当たりのインチ数(ips)で割算す
ることによって決定される。24セルの終わり毎に、フ
ィボナッチ発生装置3は第6図の如く信号LASTを発
生し、これが第7図のネクストワードレジスタ26に保
持されていたワードを16ビツトのアキュムレータレジ
スタ9へと転送するようにさせる。このワードはテープ
上へと書き込まれる次のワードである。この書き込みは
、LOADパルス(第8図)をゲート8から生成してネ
クストワードレジスタ26を読むようにマルチプレクサ
−5をスイッチさせ、且つゲート11を介してアキュム
レータレジスタ9をパルスさせることによって行われる
。引き続いてのクロックパルスに際して、フィポナンチ
発生装置3は高いフィポナフチ数から逆に数え始め、そ
の出力をF−出力ラインに生成する。このF−OUTラ
インは減算回路24へと負の入力を印加している。
おいては、第8図のタイミングダイヤグラムの波形が適
用される。「クロック」信号(第8図の最初の波形)は
、テープ又はディスク上の可能な限り短い各セルの開始
の際に一度パルスを発し、その周波数は所望とするテー
プ記録密度、1インチ当たりの磁束変化(fcpi)を
テープ速度、1秒当たりのインチ数(ips)で割算す
ることによって決定される。24セルの終わり毎に、フ
ィボナッチ発生装置3は第6図の如く信号LASTを発
生し、これが第7図のネクストワードレジスタ26に保
持されていたワードを16ビツトのアキュムレータレジ
スタ9へと転送するようにさせる。このワードはテープ
上へと書き込まれる次のワードである。この書き込みは
、LOADパルス(第8図)をゲート8から生成してネ
クストワードレジスタ26を読むようにマルチプレクサ
−5をスイッチさせ、且つゲート11を介してアキュム
レータレジスタ9をパルスさせることによって行われる
。引き続いてのクロックパルスに際して、フィポナンチ
発生装置3は高いフィポナフチ数から逆に数え始め、そ
の出力をF−出力ラインに生成する。このF−OUTラ
インは減算回路24へと負の入力を印加している。
第8図には一つの16ビツトワードの最後、ネクストワ
ードレジスタ26からのロード、及び次の16ビツトワ
ードの始めが示されている。各クロックサイクルにおい
て、減算回路24は現在のフィボナッチ数をアキュムレ
ータレジスタ9にある現在の内容から減算する。減算回
路24はまた比較器としても機能するが、これは、フィ
ボナ°フチ数がアキュムレータレジスタ9にある現在の
内容よりも大きい場合にのみボロー信号を生成するから
である。アキュムレータレジスタ9にある。数が現在の
フィボナッチ数よりも大きい場合には、クロックパルス
はゲート12及び11を通過し、アキュムレータレジス
タ9をクロックして、現在のフィボナッチ数がアキュム
レータレジスタ9にある現在の数から減算されるように
する。しかし現在のフィボナッチ数が減算するには大き
すぎる場合には、ゲート12へとライン12″を介して
供給されたボロー信号Sが、アキュムレータレジスタ9
がクロックされるのを妨げる。そして当該サイクルにお
いてフィボナッチ数は減算されない。信号Sはまたフリ
ップフロップ7をもセットし、第7図及び第8図の如く
信号ZB (ゼロブランク)を生成する。この信号はゲ
ート12へと供給され、やはり次のクロックがアキュム
レータレジスタ9を励起するのを妨げる。かくしてアキ
ュムレータレジスタ9からの減算を行うことなしに二つ
のクロックパルスが飛び越されることになり、こうして
出力コードに2セル分の長さのゼロを生成する。ZB倍
信号次いで、信号Sの状態に関わらず、フリップフロッ
プ7の入力JKの図示の接続によって、常に次のクロッ
クサイクルにおいて取り除かれる。テープに直接書き込
まれる最終的な出力コードは、フリップフロップ14に
よって生成される。このフリップフロップ14は、ZB
倍信号現れる場合を除き、各クロックパルス毎に補完さ
れる。第7図及び第8図に見られるように、最終的な出
力信号C0DEは飽和磁気テープ上に直接書き込まれ得
る。
ードレジスタ26からのロード、及び次の16ビツトワ
ードの始めが示されている。各クロックサイクルにおい
て、減算回路24は現在のフィボナッチ数をアキュムレ
ータレジスタ9にある現在の内容から減算する。減算回
路24はまた比較器としても機能するが、これは、フィ
ボナ°フチ数がアキュムレータレジスタ9にある現在の
内容よりも大きい場合にのみボロー信号を生成するから
である。アキュムレータレジスタ9にある。数が現在の
フィボナッチ数よりも大きい場合には、クロックパルス
はゲート12及び11を通過し、アキュムレータレジス
タ9をクロックして、現在のフィボナッチ数がアキュム
レータレジスタ9にある現在の数から減算されるように
する。しかし現在のフィボナッチ数が減算するには大き
すぎる場合には、ゲート12へとライン12″を介して
供給されたボロー信号Sが、アキュムレータレジスタ9
がクロックされるのを妨げる。そして当該サイクルにお
いてフィボナッチ数は減算されない。信号Sはまたフリ
ップフロップ7をもセットし、第7図及び第8図の如く
信号ZB (ゼロブランク)を生成する。この信号はゲ
ート12へと供給され、やはり次のクロックがアキュム
レータレジスタ9を励起するのを妨げる。かくしてアキ
ュムレータレジスタ9からの減算を行うことなしに二つ
のクロックパルスが飛び越されることになり、こうして
出力コードに2セル分の長さのゼロを生成する。ZB倍
信号次いで、信号Sの状態に関わらず、フリップフロッ
プ7の入力JKの図示の接続によって、常に次のクロッ
クサイクルにおいて取り除かれる。テープに直接書き込
まれる最終的な出力コードは、フリップフロップ14に
よって生成される。このフリップフロップ14は、ZB
倍信号現れる場合を除き、各クロックパルス毎に補完さ
れる。第7図及び第8図に見られるように、最終的な出
力信号C0DEは飽和磁気テープ上に直接書き込まれ得
る。
上記の作動によって、エンコーダ回路FBは前述の本発
明方法を用いてフィボナンチコードを生成することにな
る。即ちエンコーダは残存している最高の重みを減算し
ようとし、それができるならば当8亥重みを減算する。
明方法を用いてフィボナンチコードを生成することにな
る。即ちエンコーダは残存している最高の重みを減算し
ようとし、それができるならば当8亥重みを減算する。
しかしそのようにできないのであれば、二倍の幅のゼロ
を得るために、エンコーダは次に低いフィボナッチ数を
飛び越すという付加的な段階を営む。このことは、仮に
用いられている重みがフィボナッチ重みの代わりにBC
D重み(1,2,4,8,10,20,40゜80、、
、)であり、また仮にゼロの発生に続いての減算が省略
されないとした場合に、周知のように標準的な2進数か
らBCD(2進コード化10進数)への変換が生ずる、
という意味において、従来の基数変換タイプの回路に関
連している。
を得るために、エンコーダは次に低いフィボナッチ数を
飛び越すという付加的な段階を営む。このことは、仮に
用いられている重みがフィボナッチ重みの代わりにBC
D重み(1,2,4,8,10,20,40゜80、、
、)であり、また仮にゼロの発生に続いての減算が省略
されないとした場合に、周知のように標準的な2進数か
らBCD(2進コード化10進数)への変換が生ずる、
という意味において、従来の基数変換タイプの回路に関
連している。
さて次に第9図に示されたフィボナッチデコーダFDに
ついて見ると、その作動を説明する波形が第10図に示
されている。ここでも一つのワードの最後及び二番目の
ワードの始まりが示されているが、最初の例のように同
じワードは用いられていない。マンチェスタや他の同種
のデコーダにおいて典型的に見られるように、信号は排
他的論理和(EXOR)ゲート34へと一度は直接的に
、そして一度は遅延回路15−15’”を介して供給さ
れる。この結果生ずる出力PULSE(第9図及び第1
0図)は、C0DE IN信号の遷移毎に短いパルスを
有している。この出力は再トリガ可能なワンショット1
3へと供給され、ワンショットの信号ZBLNKの長さ
は約1.5セルの時間である。
ついて見ると、その作動を説明する波形が第10図に示
されている。ここでも一つのワードの最後及び二番目の
ワードの始まりが示されているが、最初の例のように同
じワードは用いられていない。マンチェスタや他の同種
のデコーダにおいて典型的に見られるように、信号は排
他的論理和(EXOR)ゲート34へと一度は直接的に
、そして一度は遅延回路15−15’”を介して供給さ
れる。この結果生ずる出力PULSE(第9図及び第1
0図)は、C0DE IN信号の遷移毎に短いパルスを
有している。この出力は再トリガ可能なワンショット1
3へと供給され、ワンショットの信号ZBLNKの長さ
は約1.5セルの時間である。
このワンショットの仕事は、入力される流れの中から1
つのセルと2つのセルとを判別することである。優れた
速度制御を有する記録媒体においては、このワンショッ
トの周期は固定されうるであろう。しかしテープにおい
て観測される速度のばらつきに対しては、ワンショット
の周期を調整するために帰還回路を使用するのが通常で
ある。一つのパルスが到来した場合にワンショットの時
間が切れていなければ、当該パルスは「1」ビット(1
セルの長さ)の後端であるとして理解される。このこと
は第9図のアンドゲート18によって営まれる機能であ
り、該アンドゲート18は「1」ビットの終わりにのみ
パルスを生成する。このパルスは第9図及び第10図に
おいてONEと呼ばれている。信号PULSEは「1」
であろうと「0」であろうと、総てのフィボナッチコー
ドビットの終わりに生ずるパルスである。しかし「0」
は実際は2セルの長さであることから、この2セルのゼ
ロのためにはさらなるパルスが必要とされる。このパル
スはワンショット13の出力ZBLNK (第9図及び
第10図)を、当該ワンショット出力の後端においてパ
ルスを生ずる回路を介して供給することによって発生さ
れる。第9図に示すように遅延回路16及びアンドゲー
ト17を含むこの回路は、信号ZBLNKの後端におい
てのみパルスXPを生成する。
つのセルと2つのセルとを判別することである。優れた
速度制御を有する記録媒体においては、このワンショッ
トの周期は固定されうるであろう。しかしテープにおい
て観測される速度のばらつきに対しては、ワンショット
の周期を調整するために帰還回路を使用するのが通常で
ある。一つのパルスが到来した場合にワンショットの時
間が切れていなければ、当該パルスは「1」ビット(1
セルの長さ)の後端であるとして理解される。このこと
は第9図のアンドゲート18によって営まれる機能であ
り、該アンドゲート18は「1」ビットの終わりにのみ
パルスを生成する。このパルスは第9図及び第10図に
おいてONEと呼ばれている。信号PULSEは「1」
であろうと「0」であろうと、総てのフィボナッチコー
ドビットの終わりに生ずるパルスである。しかし「0」
は実際は2セルの長さであることから、この2セルのゼ
ロのためにはさらなるパルスが必要とされる。このパル
スはワンショット13の出力ZBLNK (第9図及び
第10図)を、当該ワンショット出力の後端においてパ
ルスを生ずる回路を介して供給することによって発生さ
れる。第9図に示すように遅延回路16及びアンドゲー
ト17を含むこの回路は、信号ZBLNKの後端におい
てのみパルスXPを生成する。
このパルスXPをゲート19においてPULSE信号と
組み合わせることにより、フィボナッチ発生装置3を励
起するための信号FPが生成され、この信号FPは第1
0図に示すように各「1」ビットの終わりの単一のパル
スと、2セルの長さのゼロビットの間の二つのパルスを
含んでいる。
組み合わせることにより、フィボナッチ発生装置3を励
起するための信号FPが生成され、この信号FPは第1
0図に示すように各「1」ビットの終わりの単一のパル
スと、2セルの長さのゼロビットの間の二つのパルスを
含んでいる。
デコーダFDが作動する手順は以下の如くである。以前
と同様に、フィボナッチ発生装置3は高い方からフィボ
ナッチワードを連続的に発生し低い方へと数える。16
ビツトのアキュムレータレジスタ25は当初はクリアで
あり、入力の流れの中の「1」ビットの各々についてフ
ィボナッチ数が加算回路23からアキュムレータレジス
タ25へと加算される。入力の流れの中に「0」ビット
(2セルの長さ)があるならば、パルスONBは省略さ
れ、従ってアキュムレータレジスタ25は励起されず、
当8亥セルについてのフィボナソチ数は加算回路23か
ら加算されない、また当該ビットの間、フィボナッチ発
生装置3はパルスFPによって二回励起される。つまり
一度はワンショット13が時間切れの場合にパルスXP
によって、そして二度目はビットの終わりにパルスPU
LSHによってである。かくして、各ゼロビットについ
ては一つではなく二つのフィボナッチ数が飛び越される
。最後のフィボナッチ数に到達すると、第10図に示す
ように信号LASTが一つのセルに対して現れ、完了し
た出力を出力レジスタ22へと転送し、アキュムレータ
レジスタ25をクリアにする。コードの最後のセルが「
1」であった場合には、このクリア作業は、通常は当該
サイクルで行われるフィボナッチ数の加算を妨害するこ
とが観察される。しかし何にせよ最後のセルに対する最
低のフィボナッチ数はゼロであるから、実際には最終の
セルの始めにおいては、アキュムレータレジスタ25に
ある数は既に完了したものとなっている。フィボナッチ
コードの最後のセルは、コードの固定長という特徴を維
持したままで以前の総てのセルにある「1」の数が奇数
でも偶数でも良いようにするという点を除いては、ゼロ
という値を有する木質的に位置を保持するためのセルで
ある。
と同様に、フィボナッチ発生装置3は高い方からフィボ
ナッチワードを連続的に発生し低い方へと数える。16
ビツトのアキュムレータレジスタ25は当初はクリアで
あり、入力の流れの中の「1」ビットの各々についてフ
ィボナッチ数が加算回路23からアキュムレータレジス
タ25へと加算される。入力の流れの中に「0」ビット
(2セルの長さ)があるならば、パルスONBは省略さ
れ、従ってアキュムレータレジスタ25は励起されず、
当8亥セルについてのフィボナソチ数は加算回路23か
ら加算されない、また当該ビットの間、フィボナッチ発
生装置3はパルスFPによって二回励起される。つまり
一度はワンショット13が時間切れの場合にパルスXP
によって、そして二度目はビットの終わりにパルスPU
LSHによってである。かくして、各ゼロビットについ
ては一つではなく二つのフィボナッチ数が飛び越される
。最後のフィボナッチ数に到達すると、第10図に示す
ように信号LASTが一つのセルに対して現れ、完了し
た出力を出力レジスタ22へと転送し、アキュムレータ
レジスタ25をクリアにする。コードの最後のセルが「
1」であった場合には、このクリア作業は、通常は当該
サイクルで行われるフィボナッチ数の加算を妨害するこ
とが観察される。しかし何にせよ最後のセルに対する最
低のフィボナッチ数はゼロであるから、実際には最終の
セルの始めにおいては、アキュムレータレジスタ25に
ある数は既に完了したものとなっている。フィボナッチ
コードの最後のセルは、コードの固定長という特徴を維
持したままで以前の総てのセルにある「1」の数が奇数
でも偶数でも良いようにするという点を除いては、ゼロ
という値を有する木質的に位置を保持するためのセルで
ある。
そしてここにおいても、標準的な基数変換回路との共通
性が見られる。即ち仮にフィボナッチ発生装置から出て
くる数が異なるように選択されており、また仮にrOJ
ビットの出現に応じて数が飛び越されないとすれば、こ
の回路は通常のようにして2進コード化10進数(BC
D)から2進数への標準的な変換を行う回路としても使
用されうる。フィボナッチ重みを選択することにより、
そしてまたゼロピットに対して二倍の幅を勘定すること
により、そのような回路ではなくフィボナンチデコーダ
FDが得られている訳である。
性が見られる。即ち仮にフィボナッチ発生装置から出て
くる数が異なるように選択されており、また仮にrOJ
ビットの出現に応じて数が飛び越されないとすれば、こ
の回路は通常のようにして2進コード化10進数(BC
D)から2進数への標準的な変換を行う回路としても使
用されうる。フィボナッチ重みを選択することにより、
そしてまたゼロピットに対して二倍の幅を勘定すること
により、そのような回路ではなくフィボナンチデコーダ
FDが得られている訳である。
実際の磁気テープとのインタフェイスにおいて必要とさ
れるエンコーダ回路FEの始動、及びデコーダ回路FD
の同期は、以下のようにして行われ得る。まず、エンコ
ーダは値「1」を存するワードを出力することによって
始動されうるであろう、このことは固定された「0」セ
ルの前文を生ずることになり、これによって第9図の再
トリガ可能なワンショフト13からの信号の長さが、該
前文の間に実際のテープ速度と合致するよう僅かに調整
されることを可能ならしめる。このワードは二つの1セ
ルを備えて終了するフィボナッチコードを生成し、これ
が検出されることによってデコーダ回路を始動する。上
記のデコーダFD及びエンコーダFBと共に使用され得
る好適な磁気テープカセット移送装置は、例えばミネソ
タ州バーンズビルのブレーマ・コンピュータ・デバイス
社のミニ・カセット・トランスポートのタイプCM60
0がある。
れるエンコーダ回路FEの始動、及びデコーダ回路FD
の同期は、以下のようにして行われ得る。まず、エンコ
ーダは値「1」を存するワードを出力することによって
始動されうるであろう、このことは固定された「0」セ
ルの前文を生ずることになり、これによって第9図の再
トリガ可能なワンショフト13からの信号の長さが、該
前文の間に実際のテープ速度と合致するよう僅かに調整
されることを可能ならしめる。このワードは二つの1セ
ルを備えて終了するフィボナッチコードを生成し、これ
が検出されることによってデコーダ回路を始動する。上
記のデコーダFD及びエンコーダFBと共に使用され得
る好適な磁気テープカセット移送装置は、例えばミネソ
タ州バーンズビルのブレーマ・コンピュータ・デバイス
社のミニ・カセット・トランスポートのタイプCM60
0がある。
次に、エンコーダ及びデコーダの回路を実施するために
有用な例示的な実際の回路構成要素を考慮してみる。こ
れについては第11図を参照することとする。第11図
には、それぞれ第7図及び第9図に示されたエンコーダ
FB及びデコーダFDの両者に共通して用いられる、第
5図のフィボナッチ発生装置3のさらなる詳細が示され
ている。第11図に示す特定的な実施例においては、標
準的なバイポーラ集積回路(IC)が、例えばセグネテ
ィックス社のタイプ82S23の如きFROM (32
X8)である、高ビット及び低ビットのFROM20、
及びこれらに対応する例えばテキサス・インスツルメン
トのタイプ5N74LS161の如き同期カウンタ10
として示されている。カウンタ10(第5図及び第11
図)のクロック入力及び出力において用いられているイ
ンバータは、例えばテキサス・インスッルメントのへキ
サタイプ5N74LSO4である。第11図の高ビット
及び低ビットのFROM20の内容は第12図に示され
ており、第5図でより一般的なダイヤグラムの下部にお
いてアドレスAo”’Aa として示されたものより一
層詳しいものとなっている。最適なモードに関する高ビ
°ント及び低ビットのFROM20の各々のアドレスA
O−A4は第12図の最も左の欄に、そしてFROMの
ラインFoJt及びFil−FISの論理値は各々最も
右の欄及び中央の欄にそれぞれ表に示されている。
有用な例示的な実際の回路構成要素を考慮してみる。こ
れについては第11図を参照することとする。第11図
には、それぞれ第7図及び第9図に示されたエンコーダ
FB及びデコーダFDの両者に共通して用いられる、第
5図のフィボナッチ発生装置3のさらなる詳細が示され
ている。第11図に示す特定的な実施例においては、標
準的なバイポーラ集積回路(IC)が、例えばセグネテ
ィックス社のタイプ82S23の如きFROM (32
X8)である、高ビット及び低ビットのFROM20、
及びこれらに対応する例えばテキサス・インスツルメン
トのタイプ5N74LS161の如き同期カウンタ10
として示されている。カウンタ10(第5図及び第11
図)のクロック入力及び出力において用いられているイ
ンバータは、例えばテキサス・インスッルメントのへキ
サタイプ5N74LSO4である。第11図の高ビット
及び低ビットのFROM20の内容は第12図に示され
ており、第5図でより一般的なダイヤグラムの下部にお
いてアドレスAo”’Aa として示されたものより一
層詳しいものとなっている。最適なモードに関する高ビ
°ント及び低ビットのFROM20の各々のアドレスA
O−A4は第12図の最も左の欄に、そしてFROMの
ラインFoJt及びFil−FISの論理値は各々最も
右の欄及び中央の欄にそれぞれ表に示されている。
第7図のフィボナッチェンコーダFEの減算回路24に
ついての好ましい形式が、第13図に示されている。こ
れは例えばテキサス・インスッルメントのタイプ5N7
4L5283として図示された四つの4ビツトの加算器
に対して、八。−Ls及びB。
ついての好ましい形式が、第13図に示されている。こ
れは例えばテキサス・インスッルメントのタイプ5N7
4L5283として図示された四つの4ビツトの加算器
に対して、八。−Ls及びB。
−Lsという各々16ビツトの入力がそれぞれ印加され
るものとして示されており、それによってマルチプレク
サ−5(第7図)に印加される16ビツトの入力5o−
3+sを生ずるものである。2の補数の減算は、Bの入
力ラインの符号を反転させ、最下位のキャリーイン入力
COを介して1を加えることによって行われている。勿
論、仮にフィボナッチ発生WlFをデコーダと共有して
いないとするならば、フィボナッチ発生装置のFROM
にあるフィボナッチ数を正負反転させることができるの
であり、その場合にはBの入力ラインのインバータを省
略できる。マルチプレクサ−5については、第14図に
より詳細に示されている。これは例えばテキサス・イン
スッルメントのタイプ5N74LS157として図示さ
れた四つのカッド(quad)2−1マルチプレクサ−
チップに対して、AoJ+s及びBo−Busという各
々16ビツトのA及びB入力が印加されるものであり、
それによって第7図の16ビツトのアキュムレータレジ
スタ9に印加される出力Y0−Y+sを生ずるものであ
る。このアキュムレータレジスタ9は第15図に示す特
定的な形態でもって表されるものであり、例えばテキサ
ス・インスツルメントのタイプ5N74LS273の如
き8進レジスタの対を含んでいる。
るものとして示されており、それによってマルチプレク
サ−5(第7図)に印加される16ビツトの入力5o−
3+sを生ずるものである。2の補数の減算は、Bの入
力ラインの符号を反転させ、最下位のキャリーイン入力
COを介して1を加えることによって行われている。勿
論、仮にフィボナッチ発生WlFをデコーダと共有して
いないとするならば、フィボナッチ発生装置のFROM
にあるフィボナッチ数を正負反転させることができるの
であり、その場合にはBの入力ラインのインバータを省
略できる。マルチプレクサ−5については、第14図に
より詳細に示されている。これは例えばテキサス・イン
スッルメントのタイプ5N74LS157として図示さ
れた四つのカッド(quad)2−1マルチプレクサ−
チップに対して、AoJ+s及びBo−Busという各
々16ビツトのA及びB入力が印加されるものであり、
それによって第7図の16ビツトのアキュムレータレジ
スタ9に印加される出力Y0−Y+sを生ずるものであ
る。このアキュムレータレジスタ9は第15図に示す特
定的な形態でもって表されるものであり、例えばテキサ
ス・インスツルメントのタイプ5N74LS273の如
き8進レジスタの対を含んでいる。
続いて第7図の「ネタストワード」入力レジスタ26の
エンコーダについて見ると、これは第16図に示すよう
な形態からなるものであり、後に敷桁するように「ハン
ドシェーキング」論理を提供している。このレジスタは
フリップフロップ26°(例えばテキサス・インスッル
メントのタイプDual−D 5N74LS74の如き
)と、16ビツトのレジスタ26”(第15図に示され
ているタイプの如き)とからなる形式で示されている。
エンコーダについて見ると、これは第16図に示すよう
な形態からなるものであり、後に敷桁するように「ハン
ドシェーキング」論理を提供している。このレジスタは
フリップフロップ26°(例えばテキサス・インスッル
メントのタイプDual−D 5N74LS74の如き
)と、16ビツトのレジスタ26”(第15図に示され
ているタイプの如き)とからなる形式で示されている。
ロードパルス(第16図及び第7図)信号はフリップフ
ロップ26°をセットし、EMPTY信号を取り除く。
ロップ26°をセットし、EMPTY信号を取り除く。
ロードパルス信号の後端(立ち上がり)はレジスタ26
″をクロックするが、このとき入力ラインにはコンピュ
ータCからのデータがある。レジスタにあるワードが使
用されてしまった場合には、アンロード・クロック信号
が発生する。
″をクロックするが、このとき入力ラインにはコンピュ
ータCからのデータがある。レジスタにあるワードが使
用されてしまった場合には、アンロード・クロック信号
が発生する。
この信号はその後端においてフリップフロップをクリア
にし、EMPTY信号を生じさせ、これによってコンピ
ュータCに゛対し他のワードを送っても良いことを知ら
せる。「ハンドシェーキング」フリップフロップは、入
力レジスタにロード即ちデータ投入を行うコンピュータ
Cと、該データ放出即ちアンロードするエンコーダ回路
との間の同期をとるものである。
にし、EMPTY信号を生じさせ、これによってコンピ
ュータCに゛対し他のワードを送っても良いことを知ら
せる。「ハンドシェーキング」フリップフロップは、入
力レジスタにロード即ちデータ投入を行うコンピュータ
Cと、該データ放出即ちアンロードするエンコーダ回路
との間の同期をとるものである。
第17図は第9図のデコーダFDのための加算回路23
の好ましい形態の詳細を示す。これは第7図及び第13
図の減算回路24においても用いられた、例えばテキサ
ス・インスッルメントのタイプ5N74LS283の如
き4ビツトの加算器を四つ用いている。第9図に示した
デコーダ出力レジスフ22は第18図に示した如き形態
(第16図の形態に幾らか似ている)で表されるもので
あり、前述したタイプのDフリップフロップ22”及び
16ビツトのレジスタ22″を使用している。ロードク
ロツタ入力信号はフィボナッチデコーダの入力側からレ
ジスタ22”へとデータをクロックすると共にフリップ
フロップ22″ をセントし、データが利用可能である
ことを示す[1ATA AVL信号をコンピュータCへ
と送出する。コンピュータはアンロード・パルス信号を
用いてバス上へとデータを読み込むが、このアンロード
・パルス信号はまたフリップフロップ22”をクリアに
し、DATA AVL信号を取り除く。これもまた、前
記したコンピュータCとの「ハンドシェーキング」論理
操作である。 。
の好ましい形態の詳細を示す。これは第7図及び第13
図の減算回路24においても用いられた、例えばテキサ
ス・インスッルメントのタイプ5N74LS283の如
き4ビツトの加算器を四つ用いている。第9図に示した
デコーダ出力レジスフ22は第18図に示した如き形態
(第16図の形態に幾らか似ている)で表されるもので
あり、前述したタイプのDフリップフロップ22”及び
16ビツトのレジスタ22″を使用している。ロードク
ロツタ入力信号はフィボナッチデコーダの入力側からレ
ジスタ22”へとデータをクロックすると共にフリップ
フロップ22″ をセントし、データが利用可能である
ことを示す[1ATA AVL信号をコンピュータCへ
と送出する。コンピュータはアンロード・パルス信号を
用いてバス上へとデータを読み込むが、このアンロード
・パルス信号はまたフリップフロップ22”をクリアに
し、DATA AVL信号を取り除く。これもまた、前
記したコンピュータCとの「ハンドシェーキング」論理
操作である。 。
他の構成要素として好適なチップは例えば以下の如くで
ある。即ち第9図のデコーダの再トリガ可能なワンショ
ット13としてはテキサス・インスツルメントのタイプ
5N74LS123 、そして第7図のエンコーダにお
ける3人力ナンドゲート12としてはテキサス・インス
ッルメントのタイプ5N74LS10、カッド2人カア
ンドゲート11としてはテキサス・インスツルメントの
タイプ5N74LSO8、二つのJ−にフリップフロッ
プ7及び14としてはテキサス・インスツルメントのタ
イプ5N74LS76、及びカッド2人力ナンドゲート
8としてはテキサス・インスツルメントのタイプ5N7
4LSOOである。
ある。即ち第9図のデコーダの再トリガ可能なワンショ
ット13としてはテキサス・インスツルメントのタイプ
5N74LS123 、そして第7図のエンコーダにお
ける3人力ナンドゲート12としてはテキサス・インス
ッルメントのタイプ5N74LS10、カッド2人カア
ンドゲート11としてはテキサス・インスツルメントの
タイプ5N74LSO8、二つのJ−にフリップフロッ
プ7及び14としてはテキサス・インスツルメントのタ
イプ5N74LS76、及びカッド2人力ナンドゲート
8としてはテキサス・インスツルメントのタイプ5N7
4LSOOである。
第1A図から第4図に関して説明した、本発明のタイム
カードTに対する使用に戻ってみると、前述したように
磁気記録媒体上にではなく、カードその他の記録媒体(
第1図及び第4図)上へとバーコードを記録及び/又は
蓄積するために印刷装置とインタフェイスするについて
、エンコーダFEもデコーダFDも共に良好に使用され
うる。第1A図及び第1B図のセンサ1の如きによって
バーコードを光学的に読み取る場合、レンズを用いて当
該コードを複数のセンサ1の上へと映しだすことが可能
である。このことは、磁気記録媒体の場合には存在する
、速度制御という問題点を除去する。磁気記録媒体の場
合においても、多くの磁気読み取りヘッドであれば速度
制御の問題を解決するであろうが、しかしそのような場
合に要求されるヘッド間の僅かな間隔(ヘッド間の間隔
は実際のヘッド自体よりも小さくなるであろう)を考え
て見ると、そのようなことは非実際的である。
カードTに対する使用に戻ってみると、前述したように
磁気記録媒体上にではなく、カードその他の記録媒体(
第1図及び第4図)上へとバーコードを記録及び/又は
蓄積するために印刷装置とインタフェイスするについて
、エンコーダFEもデコーダFDも共に良好に使用され
うる。第1A図及び第1B図のセンサ1の如きによって
バーコードを光学的に読み取る場合、レンズを用いて当
該コードを複数のセンサ1の上へと映しだすことが可能
である。このことは、磁気記録媒体の場合には存在する
、速度制御という問題点を除去する。磁気記録媒体の場
合においても、多くの磁気読み取りヘッドであれば速度
制御の問題を解決するであろうが、しかしそのような場
合に要求されるヘッド間の僅かな間隔(ヘッド間の間隔
は実際のヘッド自体よりも小さくなるであろう)を考え
て見ると、そのようなことは非実際的である。
タイムカードT上にバーコードを印刷するに関しては、
従来のようにして固定したコードを印刷することができ
る。上記に説明したエンコーダ回路FBの出力を第19
図のようにインク射出(インクジェット)プレスIPに
供給することにより、可変的或いは連続的なコードを容
易に印刷することができる。この場合、インクの流れを
出したり止めたりすることは、磁気を利用する場合にテ
ープヘッドを駆動するのに等しいものである。このよう
な手順により印刷された典型的なタイムカードが第20
図に示されている。
従来のようにして固定したコードを印刷することができ
る。上記に説明したエンコーダ回路FBの出力を第19
図のようにインク射出(インクジェット)プレスIPに
供給することにより、可変的或いは連続的なコードを容
易に印刷することができる。この場合、インクの流れを
出したり止めたりすることは、磁気を利用する場合にテ
ープヘッドを駆動するのに等しいものである。このよう
な手順により印刷された典型的なタイムカードが第20
図に示されている。
このタイムカードの一部は、ディコニフクス社のインク
ジェットプリンタ・モデル2700を駆動するエンコー
ダFEによって、フィボナッチェンコードされている。
ジェットプリンタ・モデル2700を駆動するエンコー
ダFEによって、フィボナッチェンコードされている。
当業者には、本発明による方法を他の線形記録媒体に、
さらにより一般的には本発明方法によって達成された利
点を所望とするコード変換方式に応用することなどの、
他の設計変更例が思い浮かぶであろう。しかしそれらは
、特許請求の範囲に定められた本発明の精神及び範囲に
属するものと考えられる。
さらにより一般的には本発明方法によって達成された利
点を所望とするコード変換方式に応用することなどの、
他の設計変更例が思い浮かぶであろう。しかしそれらは
、特許請求の範囲に定められた本発明の精神及び範囲に
属するものと考えられる。
第1A図と第1B図は光学的検知に適用された本発明に
よるコード技術の概略を示す説明図;第2A図と第2B
図は適切な読み出し装置のブロック回路図; 第3図は良好な実施例において第2A図で利用されるデ
バウンシング論理回路のブロック回路の概略図; 第4図は第1A図と第1BlliJのタイムカード又は
同様なシステムの可変コードの利用例を示す図表; 第5図はテープやディスクの如き磁気記録媒体に本発明
を適用する例を示すブロックダイヤグラム; 第6図は異なる種類の記録媒体に関して本発明について
用いられるフィボナソチコードエンコード及びデコード
に有用な例示的な発生装置のブロック回路ダイヤグラム
及びコード表;第7図は第6図の発生装置を採用してい
る最適モードのエンコーダのブロック回路ダイヤグラム
; 第8図は第7図の回路のタイミングを示す波形; 第9図は本発明の方法を実施するための好ましいデコー
ダについての第7図と同様のブロック回路ダイヤグラム
; 第10図は第9図のデコーダ回路に関する第8図と同様
の波形のダイヤグラム; 第11図は第6図の発生装置のより詳細を示す回路ダイ
ヤグラム; 第12図は最適モードの通用例において第6図及び第1
1図のFROMの内容を定義した表;第13図は第7図
のエンコーダの減算回路の構成要素の詳細な回路図; 第14図は第7図のマルチプレクサ−の構成要素の詳細
な回路図盲 第15図は第7図のアキュムレータレジスタの構成要素
の詳細な回路図; 第16図は第7図のネクストワードレジスタの構成要素
の詳細な回路図; 第17図は第9図のデコーダの加算回路の構成要素の詳
細な回路図; 第18図は第9図のデコーダの出力レジスタの構成要素
の詳細な回路図; 第19図は第1A図、第1B図及び第4図のタイムカー
ドに対するバーコード印刷への本発明の適用を示す概略
図; 第20図は第19図の方式により印刷されたタイムカー
ドの平面図である。 T・・・タイムカード TP・・・波形DL・・・デ
バウンシング論理回路 FE・・・フィボナッチェンコーダ FD・・・フィボナッチデコーダ C・・・コンピュータ IP・・・インクジェットプリンタ ト・・センサ 2・・・遅延回路 2°、2′″・・・論理ゲート 3・・・フィポナフチ発生装置 4・・・論理ゲート 5・・・マルチプレクサ−6・
・・素子 7.14・・・フリップフロップ8.11
.12・・・ゲート10・・・カウンタ9・・・アキュ
ムレータレジスタ 12’・・・ライン 13・・・ワンショット15−
15’”・・・遅延回路 工6・・・遅延回路17.
18・・・アンドゲート19・・・ゲート20・・・P
ROM 22・・・出力レジスタ21、・・・テー
プ又はディスクドライブ23・・・加算回路 24・
・・減算回路25・・・アキエムレータレジスタ 26・・・ネクストワードレジスタ 26゛ ・・・フリップフロップ 26”・・・レジスタ 34・・・EXORゲート第
1A図 第6図 第7図 フッビュー90へ
よるコード技術の概略を示す説明図;第2A図と第2B
図は適切な読み出し装置のブロック回路図; 第3図は良好な実施例において第2A図で利用されるデ
バウンシング論理回路のブロック回路の概略図; 第4図は第1A図と第1BlliJのタイムカード又は
同様なシステムの可変コードの利用例を示す図表; 第5図はテープやディスクの如き磁気記録媒体に本発明
を適用する例を示すブロックダイヤグラム; 第6図は異なる種類の記録媒体に関して本発明について
用いられるフィボナソチコードエンコード及びデコード
に有用な例示的な発生装置のブロック回路ダイヤグラム
及びコード表;第7図は第6図の発生装置を採用してい
る最適モードのエンコーダのブロック回路ダイヤグラム
; 第8図は第7図の回路のタイミングを示す波形; 第9図は本発明の方法を実施するための好ましいデコー
ダについての第7図と同様のブロック回路ダイヤグラム
; 第10図は第9図のデコーダ回路に関する第8図と同様
の波形のダイヤグラム; 第11図は第6図の発生装置のより詳細を示す回路ダイ
ヤグラム; 第12図は最適モードの通用例において第6図及び第1
1図のFROMの内容を定義した表;第13図は第7図
のエンコーダの減算回路の構成要素の詳細な回路図; 第14図は第7図のマルチプレクサ−の構成要素の詳細
な回路図盲 第15図は第7図のアキュムレータレジスタの構成要素
の詳細な回路図; 第16図は第7図のネクストワードレジスタの構成要素
の詳細な回路図; 第17図は第9図のデコーダの加算回路の構成要素の詳
細な回路図; 第18図は第9図のデコーダの出力レジスタの構成要素
の詳細な回路図; 第19図は第1A図、第1B図及び第4図のタイムカー
ドに対するバーコード印刷への本発明の適用を示す概略
図; 第20図は第19図の方式により印刷されたタイムカー
ドの平面図である。 T・・・タイムカード TP・・・波形DL・・・デ
バウンシング論理回路 FE・・・フィボナッチェンコーダ FD・・・フィボナッチデコーダ C・・・コンピュータ IP・・・インクジェットプリンタ ト・・センサ 2・・・遅延回路 2°、2′″・・・論理ゲート 3・・・フィポナフチ発生装置 4・・・論理ゲート 5・・・マルチプレクサ−6・
・・素子 7.14・・・フリップフロップ8.11
.12・・・ゲート10・・・カウンタ9・・・アキュ
ムレータレジスタ 12’・・・ライン 13・・・ワンショット15−
15’”・・・遅延回路 工6・・・遅延回路17.
18・・・アンドゲート19・・・ゲート20・・・P
ROM 22・・・出力レジスタ21、・・・テー
プ又はディスクドライブ23・・・加算回路 24・
・・減算回路25・・・アキエムレータレジスタ 26・・・ネクストワードレジスタ 26゛ ・・・フリップフロップ 26”・・・レジスタ 34・・・EXORゲート第
1A図 第6図 第7図 フッビュー90へ
Claims (1)
- 【特許請求の範囲】 1 マンチェスタや周波数変調の如く信号遷移間の正確
に1つ又は2つのセルによって認識され得る雑音余裕度
を有するがそのようなコードより実質的に3分の1大き
いビット密度を有する、デジタル「1」及び「0」のコ
ード化情報を記憶させる方法であって;「1」と「0」
を有する可変長の生コードを発生する段階と;「1」が
1セルの長さになり「0」が2セルの長さになるよう調
整する段階と;固定数ビットではなく固定数セルからな
るコードシーケンスだけを利用して、該コードを固定長
コードとして利用する段階と;生コード中の「1」の各
々をn個のフィボナッチ数を備える重みづけシーケンス
によって重みづけて固定長コードに変換する段階であっ
て、各連続項は先行する2項を加算することによって得
られ、nはセル位置の数であり、かつ変換されたコード
は0から(n−1)のフィボナッチ数に達する前記段階
と;各「1」に対して重みづけを加えて、固定長コード
を連続する10進数又は2進数に変換する段階と;該変
換されたコードを記録媒体上に記憶させる段階、とから
なることを特徴とする固定長2進エンコード方法。 2 最後に挙げた数がエンコードされ、記録媒体に読み
取られることを特徴とする、特許請求の範囲第1項記載
の方法。 3 最後に挙げた数がエンコードされたデータ伝達に利
用されることを特徴とする、特許請求の範囲第1項記載
の方法。 4 記憶された数値はフィボナッチの重み付けに従って
読み取られ且つデコードされる、特許請求の範囲第1項
記載の方法。 5 フィボナッチコード数で重み付けをされた「0」及
び「1」はカード状の記録媒体上に、「0」を「1」の
倍の幅としてバーコードにより記録される、特許請求の
範囲第1項記載の方法。 6 前記記録はコンピュータにより行われ、該コンピュ
ータはバーコードのインク射出印刷を制御するよう作動
される、特許請求の範囲第5項記載の方法。 7 フィボナッチコード数で重み付けをされた「0」及
び「1」は磁気記録媒体上に、「0」を「1」の倍の時
間として記録される、特許請求の範囲第1項記載の方法
。 8 可変長の生の2進コードデータを、フィボナッチ数
で重みづけて、固定数ビットではなく固定数セルからな
るコードシーケンスだけを利用することによって、該コ
ードを固定長コードとして利用する方法であって、該重
みづけによって、前記コードを連続的数値シーケンス或
いは2進数に変換する段階と、該変換されたコードを記
録媒体上に記憶させる段階、とからなることを特徴とす
る重みづけ方法。 9 デジタル「1」と「0」のコード情報を利用する装
置におけるデータエンコード装置であって;「1」及び
2セルの長さの「0」を有する可変長の生コードを発生
する装置と;固定数ビットでなく固定数セルからなるコ
ードシーケンスだけを利用して、該コードを固定長コー
ドとして利用する装置と;n個のフィボナッチ数を備え
る重みづけシーケンスによって「1」を重みづけること
によって生セルを固定長コードに変換する装置であって
、各連続項は先行する2項を加算することによって取得
され、nはセル位置の数であり、変換コードは0から(
n−1)のフィボナッチ数まで達している前記装置と;
及び各「1」に対して重みづけを加えこの固定長コード
を連続する10進数又は2進数の同値に変換する装置、
とを有していることを特徴とする、固定長2進エンコー
ド装置。 10 前記データエンコード装置は、出力を減算装置に
印加するよう接続されたフィボナッチワードビット発生
装置と;減算装置の出力を受け取りこれをアキュムレー
タレジスタに供給するよう接続され該アキュムレータレ
ジスタからの出力を前記減算装置に戻すよう印加するマ
ルチプレクサーと;前記マルチプレクサーに接続されコ
ンピュータ制御されたネクストワードレジスタと;及び
フィボナッチコード数列において2セルの長さの「0」
と1セルの長さの「1」を発生するように上記のものを
クロックし且つデータ投入を行う装置とを組み合わせて
なる、特許請求の範囲第9項記載の装置。 11 フィボナッチコード数列のビットを受け取りこれ
をアキュムレータレジスタに印加する装置と;加算装置
に接続されたフィボナッチワードビット発生装置と;加
算装置の出力を前記アキュムレータレジスタに接続し該
アキュムレータレジスタからの出力を前記加算装置及び
出力レジスタへと戻す装置と;前記出力レジスタをコン
ピュータ制御装置と結合する装置と;及び前記出力レジ
スタの出力からデコードされた「0」及び「1」を取り
出すために上記のものをクロックし且つデータを放出す
る装置、とを組み合わせてなるデータデコード装置をさ
らに含む、特許請求の範囲第9項記載の装置。 12 受け取った「0」ビットは2セル分の長さであり
、「1」に対しては1セル分の長さである、特許請求の
範囲第11項記載の装置。 13 フィボナッチの重み付けを補正し且つ「0」の場
合に「0」に対する2セル分の長さを確保するために数
を飛び越すように前記アキュムレータレジスタを制御す
る装置を備えている、特許請求の範囲第12項記載の装
置。 14 デジタル「1」と「0」のコード情報を利用する
装置におけるデータエンコード装置であって、可変長の
生の2進コードデータをフィボナッチ数で重みづけて該
コードを固定長コードとして利用する装置を有し、固定
数ビットではなく固定数セルを有するコードシーケンス
だけを利用し、さらに前記重みづけ装置は前記コードを
連続的数値シーケンス又は2進数同値に変換することを
特徴とする、固定長2進エンコード装置。 15 前記連続的数値シーケンスを利用して、光学的に
読み取り可能なカード並びに面、及び磁気ストリップ、
テープ並びにディスクのような媒体上にトラックコード
化し、読み取り、且つデータ伝達を行うための装置が備
えられていることを特徴とする、特許請求の範囲第14
項記載の装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US82928886A | 1986-02-13 | 1986-02-13 | |
US829288 | 1986-02-13 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62217728A true JPS62217728A (ja) | 1987-09-25 |
Family
ID=25254084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62031341A Pending JPS62217728A (ja) | 1986-02-13 | 1987-02-13 | 固定長2進エンコ−ド及びデコ−ド方法並びに装置 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0234070B1 (ja) |
JP (1) | JPS62217728A (ja) |
DE (1) | DE3650166D1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69613181T2 (de) * | 1995-02-03 | 2002-01-31 | Koninklijke Philips Electronics N.V., Eindhoven | Anordnung zum kodieren einer sequenz von (n-1)-bit informationswörtern in eine sequenz von n-bit kanalwörtern sowie dekodieranordnung zum dekodieren einer sequenz von n-bit kanalwörtern in eine sequenz von (n-1)-bit informationswörtern |
US6270604B1 (en) | 1998-07-23 | 2001-08-07 | Molecular Optoelectronics Corporation | Method for fabricating an optical waveguide |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1152277B (de) * | 1960-02-19 | 1963-08-01 | Dr Harald Lukas | Verfahren zur Seriendarstellung von digitalen Informationen |
BE755662A (fr) * | 1969-09-17 | 1971-02-15 | Burroughs Corp | Procede et appareil d'enregistrement et de detection magnetiques par modulation de frequence |
US3633190A (en) * | 1969-11-10 | 1972-01-04 | Singer Co | Apparatus for interpreting information recorded on an erasable storage medium, and for making it possible to replace such information in full or in part |
US3882301A (en) * | 1970-04-27 | 1975-05-06 | Ibm | Retrospective pulse modulation including bar coding and apparatus therefor |
EP0171948B1 (en) * | 1984-08-09 | 1990-12-27 | Kronos, Inc. | Method of fixed-length binary encoding and apparatus for same |
-
1986
- 1986-02-19 DE DE3650166T patent/DE3650166D1/de not_active Expired - Lifetime
- 1986-02-19 EP EP19860301164 patent/EP0234070B1/en not_active Expired - Lifetime
-
1987
- 1987-02-13 JP JP62031341A patent/JPS62217728A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
EP0234070A3 (en) | 1990-02-07 |
EP0234070A2 (en) | 1987-09-02 |
EP0234070B1 (en) | 1994-12-07 |
DE3650166D1 (de) | 1995-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6150964A (en) | M=10 (2,10), D=3.75 runlength limited code for multi-level data | |
EP1808963A1 (en) | Encoder and decoder for RLL codes | |
JPH0652620B2 (ja) | コード変換器、記録媒体、及びデータ変換方法 | |
JP3363432B2 (ja) | データ符号化システム | |
PL183099B1 (pl) | Sposób konwersji ciągu m-bitowych słów informacji do postaci sygnału modulowanego, urządzenie kodujące i nośnik zapisu | |
WO2000038328A1 (en) | Device for encoding n-bit source words into corresponding m-bit channel words and decoding m-bit channel words into corresponding n-bit source words | |
US4818969A (en) | Method of fixed-length binary encoding and decoding and apparatus for same | |
US4964139A (en) | Multi-purpose circuit for decoding binary information | |
JPS6226102B2 (ja) | ||
US5781130A (en) | M-ary (d,k) runlength limited coding for multi-level data | |
JPS62217728A (ja) | 固定長2進エンコ−ド及びデコ−ド方法並びに装置 | |
US4538189A (en) | (1,8) Data encoder/decoder | |
CN1383659A (zh) | 用于把n比特源字编码或解码成为相应的m比特信道字或反之的设备 | |
US5757293A (en) | M=8 (1,2) runlength limited code for multi-level data | |
US6985320B2 (en) | Method and apparatus for encoding data to guarantee isolated transitions in a magnetic recording system | |
KR20020011981A (ko) | 정보 코딩을 위한 장치 및 방법과, 그 코딩된 정보를디코딩하기 위한 장치 및 방법과, 변조신호 및 기록매체제조방법 | |
JP2511854B2 (ja) | 固定長2進コ−ド化方法及び装置 | |
US5682154A (en) | M=4 (1,2) runlength limited code for multi-level data | |
US5657014A (en) | M=7 (3,7) runlength limited code for multi-level data | |
JP2000048492A (ja) | パンクチャ―ド最大遷移コ―ドを供給する装置および方法 | |
JP3368914B2 (ja) | クロック回路及びこれを用いた磁気ディスク装置 | |
KR100470026B1 (ko) | 정보를 코딩/디코딩하는 방법 및 장치 | |
US5682155A (en) | M=6(4,11) runlength limited code for multi-level data | |
US5668546A (en) | M=6 (3,6) runlength limited code for multi-level data | |
KR100752880B1 (ko) | 정보를 코딩/디코딩하는 방법 및 장치 |