JPS62217728A - 固定長２進エンコ−ド及びデコ−ド方法並びに装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の要約〕 固定数のビットではなく固定数のセルを有するコードシ
ーケンスのみを使用することによってコードデータを固
定長のコードとして使用するようにフィボナッチ数によ
る重み付けを可変長の生の２進コードデータに適用し、
該コードを線形記録媒体及びデータ転送に特に有用な連
続的な数値シーケンスに変換する、新規な方法を提供す
る。フィボナッチコードをバーコードや磁気その他の記
録媒体で記録し蓄積しまた読み出し及び利用を行うこと
を可能ならしめるのに有用なエンコード及びデコードシ
ステムもまた提供される。

〔産業上の利用分野〕

本発明は２進データのエンコード即ちコード化及び読み
取りに関するものであり、より特定的には、光学的に読
み取り可能なバー又は標識、タイムカード、磁気ストリ
ップ、テープ又はディスクのような線形記録媒体類にお
けるような単一トランクエンコード及び読み出しに対し
、そしてより一般的にはデータ伝達に対して特に有用な
、重みづけコードによる連続的数値シーケンスへのエン
コードによる変換に関するものである。

〔従来の技術〕

上記種類の記録媒体は、それぞれここでは「セル」と称
される、最も小さい分解できる単位を有する。磁気媒体
における該セルの大きさは、２．５４０センチメートル
あたりに得られる磁束変化の最大数、或いは光学媒体に
おいて分解され得る最小の黒色又は白色のバーによフて
設定される。本発明にとって特に重要なのは、個別のク
ロック信号を持たない（例えば、本出願人の米国特許第
４，２７０．０４３号及び第４，３６１，０９２号の縞
のある、即ちバーを付されたタイムカードの如く）媒体
或いはチャンネルである。これらにおいては、記録され
たビットは、どのようにかして自己クロックされねばな
らない。

この目的を達成するための先行技術の中には、位相コー
ド方式とも称される、いわゆるマンチェスタコード方式
がある。それは例えば、２進数「１」のような高論理レ
ベルから、逆の「０」のような低論理レベルへの遷移を
利用するものであり、遷移間の間隔が「セル」を構成す
る。

各ビットは二つのセルを利用し、第２のセルの終わりに
データ遷移を伴うので、少なくとも一つ置きのセルで常
に「クロック」遷移が生ずる。必要であれば、第１セル
の終わりに重要でない遷移を付加して、それ以降のデー
タ遷移を適切な方向に進行させる。これらに関連するコ
ード化機構は、例えば下記の参考文献に説明されている
。

Ｏ「コンピュータに利用するためのディジタル磁気テー
プ記録」エル・ジー・セベスチェン・チャツプマン・ア
ンド・ホール社（Ｌ、Ｇ、　５ｅｂｅｓ−ｔｙｅｎ、　
Ｃｈａｐｍａｎ　ａｎｄ　Ｈａｌｌ　Ｌｔｄ、）、ロン
ドン（１９７３年） これは米国では、ニューヨークのジョン・ライレイ・ア
ンド・サンズ（Ｊｏｈｎ　Ｗｉｌｅｙ　ａｎｄＳｏｎｓ
）の一部門であるハルステッド出版（Ｈａｌｓｔｅｄ　
Ｐｒｅｓｓ）によって配本されている・（議会図書館カ
タログカード７３−６２６３）。中でも、各種コー′ド
方式の一般的比較を行っている第５節２、「エンコード
とデコード方式」参照。

ｏ　ＡＮＳＩ規格Ｘ３．４８−１９７７　、米規格協会
、１４３０ブロードウエイ、ニューヨーク、ニューヨー
ク普通サイズカセットにおけるマンチェスタ位相エンコ
ードのためのＡＮＳＩ規格。

Ｏ［デジタルデザインＪ　１９７７年６月号、３８〜４
８頁の「廉価なテープ駆動機構におけるデジタル記録」
クラーク・イー・ジョンソン・ジュニア（Ｃ１ａｒｋ　
Ｅ、　Ｊｏｈｎｓｏｎ、　Ｊｒ、）著各種エンコード方
式の一般比較。

０　「コンピュータデザイン４１９８２年１月号、２０
３頁の「直列データ通信におけるパルスコード」レスタ
ー・ニス・サンダース（Ｌｅｓｔｅｒ　Ｓ、　５ａｎｄ
ｅｒｓ）著 別の密接に関連する方式は「周波数変調」である。そこ
では、第１の呼び出しくデータビット間の）の終わりに
おける「クロック」遷移があり、第２の呼び出しの終わ
りに遷移があることによって「１」を構成し、遷移がな
いことによって「０」を表わすようになっている。この
種の技術は前述のジョンソン（Ｊｏｈｎｓｏｎ）とサン
ダース（Ｓａｎｄｅｒｓ）の論説で述べられており、か
つ「コンピュータデザインＪ　１９７６年９月号、９８
〜１０２頁の「可撓性ディスクの簡単なエンコード二重
容量」ディピッド・ジェイ・カルストロン（Ｄａｖｉｄ
　Ｊ、　Ｋａｌｓｔｒｏｍ）著において、ＭＦＭ　（修
正周波数変調）　、ＭＭＦＭ　（修正、修正周波数変調
）及びｒ、ｃＲ＜グループコード化記録）として示され
ている。

上記の機構においては、データ密度はセルあたり０．５
ビツトとなっており、少なくとも二つのセルごとに常に
遷移が行われる（「クロック」遷移は、読取装置又は受
信装置を再同期させるのに利用される）。

「グループコード化方式」或いは「ラン−レングスコー
ド化方式」と称されるまた別の方法は、下記のように、
５ビツトの「ラン−レングス」コードにコード化された
４ビツトのグループを含む。

データ　コード　　データ　コード 上述のカルストロン（Ｋａｌｓｔｒｏｍ）の論説並びに
「コンピュータデザインＪ　１９７６年１２月号、８４
〜８８頁の「グループコード化記録はディスケット性能
を倍加する」パリター・ニス・シト（Ｐａｗｉｔｔｅｒ
Ｓ、　５ｉｄｈｕ）著ＧＣＲ（グループコード化記録）
において述べられているラン−レングスコードは注意深
く選択されており、二つのコードが連結されている場合
でさえ、１列に三つ以上のＯがあることがないようにさ
れる。次いで、マンチェスタ方式におけるように、しか
し介在する「クロック」遷移なしに、「１」では遷移し
、「０」では遷移しないようにしてコードが送られる。

例えば、 原データ　　　　　　：０Ｏ１１０１００ラン−レング
スコード：　１００１１１１１１０１遷移間に３セルま
で設けることが可能であり、かつ、この方法は０．８ビ
ツト／セルのビット密度のために、４ビツトに対して５
セルだけを使用しているが、それは位相、即ちマンチェ
スタコード方式に比べて６０％の改善となっていること
が注目される。しかし、上述の方法では、３セルまでが
最大ギャップである。速度制御が良好でない媒体におい
てはこれは臨界的であって、許容され得ない場合もあり
得る。

その他の方法、例えば修正周波数変１ｍ　（ＭＦｌ’１
又はＭＭＦＭ）　　（前記カルストン（Ｋａｌａｔｒｏ
ｍ）の論説を参照、更にヒューレットバソカード誌１９
８４年１月号、７〜１２頁の「第二世代ディスク読み出
し／書込み電気回路」ロバート・エム・パティ（Ｒｏｂ
ｅｒｔ　Ｍ、　Ｂａｔｅｙ）及びジエームズ・ディ・べ
ツカ−（Ｊａｍｅｓ　Ｄ、　Ｂｅｃｋｅｒ）著は、ＭＦ
ＭとＭＭＦＭの変化例であるＶＬＦＭを説明している）
もまた、ビット密度を倍加しているが、受信装置又は読
取装置に同期するために、同様に、遷移のない長い期間
を犠牲にしている。

「可変セル幅Ｊ　（ＶＣＷ）　と称されるまた別のコー
ド方式に対して本明細書では特に関心を払うものである
が、それは、データ「１」とデータｒＯＪが同じ長さで
ある必要はないという考え方を紹介しているからである
。（前出のジョンソン（Ｊｏｈｎｓｏｎ）の論説並びに
ヒユーレットパラカード誌１９８０年７月号、１４〜１
９頁の「信頼性および低価格を目的とする設計によるコ
ンパクトテープ駆動サブアセンブリ」ダグラス・ジエイ
・コリンズ（Ｄｏｕｇｌａｓ　Ｊ、　Ｃｏ１１ｉｎｓ）
及びブライアン・ジー・スプレッドベリー（Ｂｒｉａｎ
　Ｇ、　５ｐｒｅａｄｂｕｒｙ）著に記載のｖＣＷコー
ド方式（可変セル幅）（「デルタ距離コード」とも称さ
れる）参照）。この技術においては、データ「１」はデ
ータ「０」より長く、従って平均データパンク密度は増
加するけれども（該データが平均して同数の「１」と「
０」を有する場合）、個々の記録の長さは、「１」対「
０」の比率に基づいて変化する。これは該技術の主要な
欠点とされている。

〔発明の目的〕

本発明の基礎となっているのは、先に発見された数学的
奇兵性（いわゆるフィボナッチ数である。「数学的サー
カス」マーチン・ガードナー（Ｍａｒｔｉｎ　Ｇａｒｄ
ｎｅｒ）著アルフレッド・エイ・ノツプ社（Ａｌｆｒｅ
ｃｊ、Ａ、　Ｋｎｏｐｆ、　Ｉｎｃ、）　、ニューヨー
ク（１９７９）　（ＩＳＢＮ　０−３９４−５０２０７
−８）の第１３章「フィボナッチ及びルーカス数」１５
２〜１６８頁、及び「フィボナッチクオータリイｊ１カ
リフォルニア９５０５３サンタクララのサンタクララ大
学「フィボナッチ協会」出版）を重み付はコードに取り
入れることができ、可変長を有する生コードと共に利用
して、その生コードを連続的数値シーケンスに変換でき
るということである。しかし一方、該数値シーケンスは
、マンチェスタコード化方式並びに周波数変調の雑音余
裕度を有しており、驚くべきことに、そのような従来コ
ードよりも実質的に３分の１大きいビット密度を与え、
更にそれに関する他の制限を取り除く。

この「フィボナソチ数」とは、下に示すように、各連続
項が先行する２項を加算することによって取得される級
数となっている数列をいう。

ｎ　　　：０１２３４５６　７　８　９・・・・・・Ｆ
ｉｂ（ｎ）：　１１２３５８　Ｌ３２１３４５５−＝従
って、本発明の目的は、そのような大きいビット密度並
びに他の改良を可能にするような、新規の改良された２
進コード記憶方法、即ちコード化方式を提供することで
ある。

また別の目的は、フィボナッチ数を利用するそのような
改良コード化方式の利用に最適の新規装置を提供するこ
とである。

本発明のさらに他の目的は、そのようなフィボナッチコ
ードと共に使用する新規なエンコード及びデコード装置
を提供することである。

〔目的を解決するための手段〕

その重要な局面の一つから本発明を見ると、本発明は、
マンチェスタコード方式及び周波数変調のような、信号
遷移間にある正確に一つ又は二つのセルによって認識さ
れ得る雑音余裕度を有し、そのようなコードより実質的
に３分の１大きいビット密度を有する、デジタル「１」
及び「０」コード情報を記憶する方法を含んでいる。該
方法は、「１」と「０」を有する可変　　　　□長の生
コードを発生する段階と；「ｌ」をｌセルの長さに、「
０」を２セルの長さになるよう調整する段階と；固定数
ビットではなく固定数セルからなるコードシーケンスだ
けを利用して該コードを固定長コードとして利用する段
階と：生コード中の「１」の各々をｎ個のフィボナソチ
数を備える重み付はシーケンスによって重み付けして固
定長コードに変換する段階でありて、各連続する項は先
行する２項を加算することによって取得され、ｎはセル
位置の数であり、かつ変換コードはＯから（ｎ−１）の
フィボナソチ数に達しているような前記段階と；各「１
」に対して重みづけを加えて、固定長コードを連続的数
値的な１０進法又は２進法の値に変換する段階とからな
っている。良好な詳細ならびに最良モードの実施例は後
で説明する。

次に、添付の図面に関連して本発明の説明を行う。

本発明の新規な「フィボナッチコード」において、「１
」は一つのセルの長さであり「０」はセル二つ分の長さ
であって、遷移がビット間を隔てている。

生コードはデータに依存して可変長となっている。−見
した所では、これによって該コードを磁気媒体及び他の
同種のもので利用することができないように思われるが
、それは、該磁気成体においては、通常、１ブロツクの
固定数ビットの物理的長さは、該ビットが何であるかに
拘わらず（データテープ上のブロック或いはディスク上
の「セクタＪであっても）、同一でなければならないか
らである。しかし偶然にも本フィボナッチコードによる
生コードデータの重みづけによって、そのような用途を
完全に可能にされるのである。

長さの異なるいくつかのコードの数を考えて見る。与え
られたセルの数であって、与えられたビットの数ではな
い。これらコードは下記のように、リカーシブに列挙す
ることができる。

ｎセル（但しｎは整数）の長さを有する総てのコードを
発生するためには、 法則ａ、１−１の長さのコード全部を採り、先に「１」
を加算する（１は１セルの長さ であるので、これはｎセルコードとな る）。

法則す、ｎ−２の長さのコード全部を採り、先に「０」
を加算（Ｏは２セルの長さであ るので、これはｎセルコードとなる）。

第一一」Ｌ−一表 １セルの長さの全コード　　　１１ ２セルの長さの全コード　　」１ この事から、下記のような幾つかの結果が生ずる。

１、長さがｎセルであるコードの数は、ｎ−１の長さの
コードの数とｎ−２セルの長さのコードの数を足したも
のとなっている。また、１セルの長さのコードが一つと
２セルの長さのコードが二つある。これはまさしく、典
型的な「フィボナッチ」数列の定義である。

２、第■表における「ラインの下」のコード数は、常に
Ｆｉｂ（ｎ−２）となっているので、８亥コードは重み
づけられたコード（２進の同値に変換するために）であ
ると考えることができる。そして、レベルｎにおいて左
側に新たに加算される行の重みは、単にＦｉｂ（ｎ−２
）となる。

この演算は以下で詳説される。

行≠（ｎ）　：　６５４３２１ ＝Ｆｉｂ（ｎ−２） メー」Ｌ−表 コード　　　　　　１０進数の同値 一例を挙げると、 ５＋３＋１＝９ 重み：　　５３２１１０ コード：１１０１１ 重みづけコード（本質的には可変基数コード）の開発に
ついて記載してきたので、該コードへの、及び該コード
からの変換ルーチンは明らかである。唯一の例外的側面
は、重みを加える前に０は「２倍の幅」に広げられねば
ならないということである。この変換アルゴリズムによ
って、「フィボナッチコード」を固定長コードとして利
用することができる。

例えば１６ビツトのブロックはコード化されて２４セル
になり得る（Ｆｉｂ（２４）−７５，０２５；２Ｉ６電
６５．５３６）。

そして、ビットあたり１．５セルだけを利用するコード
を与える（２７３ビ７ト／セル＝０．６６６・・・・・
・ビット／セル）。このコードは、位相コード化方式即
ちマンチェスタコード化方式より、パック密度において
３３−１／３％の改良となっている。

そしてマンチェスタのコードのように、遷移間には最大
で２セルがあり、全遷移は厳密に１セル又は２セル離れ
たものとなっている。

〔実　施　例〕

例えば、光学的読み出しのために、本発明のコードに従
って記録即ち記憶されたバーを有するタイムカードに本
発明の技術を利用することを考えてみることとし、三重
のセンサを利用して、不規則な動きをするタイムカード
からこのコードを光学的に読み取る良好な機構について
説明する。第１Ａ図では、タイムカードＴ上にコード化
された「１」と「０」を示すバーが、三つの走査光学セ
ンサを有するセンサ１に関連して示されている。該走査
光学センサはそれぞれ、「クロック」センサＣ３（バ一
端部を検出する）、「直角」センサＱＳ及び「データ」
センサＤＳと称され、セルに対する該センサの間隔のと
り方は、第１Ｂ図においてより正確に表わされている。

該コードを読み取るために、第２Ａ図と第２Ｂ図の回路
が利用されるのであるが、そこにおけるデバウンシング
論理回路ＤＬは、後述する第３図の回路の形式をとって
いる。

例えば、第２Ａ図の素子６は、７４１７６の型式のもの
であってもよい、第２Ｂ図は第２Ａ図の遅延回路２のた
めの適切な回路の形を示しており、例えば、２′及び２
”が、連続する７４８６型式の論理ゲートを備えている
。そのような論理ゲートは４においてもまた、ＤＬの出
力から、双方向に遷移パルス（波形ＴＰ）を発生するの
に適している。遅延回路２は、遷移パルスのパルス幅を
設定する。

クロックパルスの各立ち上がり（エツジ）で、コンピュ
ータ即ち処理装置は割り込まれる０割り込み時において
、動きの方向は読み取られた値から割り出すことができ
る。

方向−クロックＯ直角（但し、■は排他的論理和） 利用されたデータ値は データビット＝クロック■データ 即ち、クロックセンサ出力がデータセンサのそれと等し
くない場合、２セルのバーが読まれ、それは「０」であ
る。しかし、クロックセンサとデータセンサの出力が等
しい場合には、１セルのバーが読まれ、それは「１」で
ある。この演算は、黒又は白のバーに対して行われる。

該コードをセンサ上に映し出すために、レンズ（図示さ
れていない）を利用することができる。

第２Ａ図の複数の走査光学センサを間隔をとって置いて
利用することによって、該コードの読み取りを、センサ
を通過するコードの動きの速度から、又は方向からさえ
も完全に独立させている。

第３図に示されるように、デバウンシング論理回路ＤＬ
には、クロックセンサ並びに直角センサの各出力が供給
される。このデバウンシングによって、該出力に他の変
化が起る前に、各センサのセルの少なくとも２分の１の
コードへの反転（又はその逆）が生じなければならない
。

これによって、真に有効なエツジへの応答においていか
なる遅延をももたらすことなく、非常な高速においても
エツジ周辺で妨害物が割り込まないようにするものであ
る。ＤＬのデコーダは、例えば７４１３９型式の半分の
ものであってよ＜　、７４００型式の論理ゲートを有し
て、図示されるように、デバウンスされたｒＣＪ並びに
ｒＱＪの信号出力を発生する。

本発明の可変コードを、第１Ａ図〜第３図のタイムカー
ド又は同様の使用例に応用する場合について、第４図の
図表に要約して図示しである。第１Ｂ図のセンサ１は、
そのｒｃｓＪとｒＱｓＪの出力、並びに上下に移動する
カードＴに対してそれぞれ対応するデバウンス出力「Ｃ
」とｒＱＪを有するものとして示されている。該デバウ
ンス出力「Ｃ」は、割り込みを発生させるのに利用され
、そして、第４図の右側に図示されているように、割り
込み後の状態で定められる。

次に、本発明の目的にとって好ましいフィボナソチェン
コード及びデコード装置の好適な、或いは最適な態様の
実施例を説明する。ここで選ばれた例は、例えば磁気テ
ープ又はディスク上にフィボナッチコードで記録又は貯
蔵するように１６ビツトのワードを通常の仕方でエンコ
ードするために使用される。或いは、タイムカードＴそ
の他の第１Ａ図及び第４図の記録媒体上へと前述のバー
を記録するために、コンピュータ駆動された通常のイン
クプリンタ（後で説明する）を制御するために使用され
る。前者のような適用例においては、例えば、それらの
ワードはフィポナフチコードでテープ上に記録するため
にコンピュータによってインクフェイスへと供給された
ものであり、またそのフイボナソチコードでテープから
読み戻されたワードは１６ビツトのワードへと戻し変換
されコンビニーりにより読み出される、ということが仮
定される。

第５図に示された最上位概念によるダイヤグラムにおい
ては、フィボナッチェンコーダＦＥはテープ又はディス
クドライブ２１に対してデータを入力しくＤＡＴＡ　Ｉ
Ｎ）　、そこからの出力データ（ＤＡＴＡＯＵＴ）はフ
ィボナッチデコーダＦＤに印加され、またコンピュータ
Ｃがディスク／テープ制御を印加している。コンピュー
タＣはまた図示のようにして、フィボナッチェンコーダ
ＦＥに対してデータを入力し、フィボナッチェンコーダ
ＦＢ及びフィボナッチデコーダＦＤと制御信号を交わし
ている。

フィボナッチェンコーダＦＢ及びフィボナッチデコーダ
ＦＤの何方としてでも使用され得る共通の回路は、第６
図に３として示されているフイボナ、チ発生装置である
。フィボナッチ発生装置は加算器及びレジスタから作成
され得ることが明らかではあるけれども、クロック入力
によりパルスが出される度毎に新しいフィボナッチ数を
数えるについては、プログラム可能な読み出し専用メモ
リ（ＦＲＯＭ）　２０を駆動しているカウンタ１０を使
用することがより簡単である。この例においては、第６
図の下表に示されているように２４個のフィボナンチ数
が必要とされる。ＦＲＯＭ２０にエンコードされる数は
１０進数で示されている。勿論実際にはこれらは２進数
に変換されるのであり、そのことは後述する第１１図及
び第１２図よりより明確になろう。ＦＲＯＭ２０の３２
ワードのうち２４のみが使用されることから、カウンタ
１０には予め８という値が投入されている。各々のクロ
ックパルスの後端において、フィボナッチ発生装置３は
次なるフィボナッチ数を発生するが、これは高い数から
始めて低い方へと下がるようにする。フィボナッチェン
コーダＦＥ及びフィボナッチデコーダＦＤが、フィボナ
ッチコードの中で最も重みのあるビットを最初に生成し
且つ読み出すことが理解されよう。

第７図の例示的なフィボナッチェンコーダＦＥの回路に
おいては、第８図のタイミングダイヤグラムの波形が適
用される。「クロック」信号（第８図の最初の波形）は
、テープ又はディスク上の可能な限り短い各セルの開始
の際に一度パルスを発し、その周波数は所望とするテー
プ記録密度、１インチ当たりの磁束変化（ｆｃｐｉ）を
テープ速度、１秒当たりのインチ数（ｉｐｓ）で割算す
ることによって決定される。２４セルの終わり毎に、フ
ィボナッチ発生装置３は第６図の如く信号ＬＡＳＴを発
生し、これが第７図のネクストワードレジスタ２６に保
持されていたワードを１６ビツトのアキュムレータレジ
スタ９へと転送するようにさせる。このワードはテープ
上へと書き込まれる次のワードである。この書き込みは
、ＬＯＡＤパルス（第８図）をゲート８から生成してネ
クストワードレジスタ２６を読むようにマルチプレクサ
−５をスイッチさせ、且つゲート１１を介してアキュム
レータレジスタ９をパルスさせることによって行われる
。引き続いてのクロックパルスに際して、フィポナンチ
発生装置３は高いフィポナフチ数から逆に数え始め、そ
の出力をＦ−出力ラインに生成する。このＦ−ＯＵＴラ
インは減算回路２４へと負の入力を印加している。

第８図には一つの１６ビツトワードの最後、ネクストワ
ードレジスタ２６からのロード、及び次の１６ビツトワ
ードの始めが示されている。各クロックサイクルにおい
て、減算回路２４は現在のフィボナッチ数をアキュムレ
ータレジスタ９にある現在の内容から減算する。減算回
路２４はまた比較器としても機能するが、これは、フィ
ボナ°フチ数がアキュムレータレジスタ９にある現在の
内容よりも大きい場合にのみボロー信号を生成するから
である。アキュムレータレジスタ９にある。数が現在の
フィボナッチ数よりも大きい場合には、クロックパルス
はゲート１２及び１１を通過し、アキュムレータレジス
タ９をクロックして、現在のフィボナッチ数がアキュム
レータレジスタ９にある現在の数から減算されるように
する。しかし現在のフィボナッチ数が減算するには大き
すぎる場合には、ゲート１２へとライン１２″を介して
供給されたボロー信号Ｓが、アキュムレータレジスタ９
がクロックされるのを妨げる。そして当該サイクルにお
いてフィボナッチ数は減算されない。信号Ｓはまたフリ
ップフロップ７をもセットし、第７図及び第８図の如く
信号ＺＢ　（ゼロブランク）を生成する。この信号はゲ
ート１２へと供給され、やはり次のクロックがアキュム
レータレジスタ９を励起するのを妨げる。かくしてアキ
ュムレータレジスタ９からの減算を行うことなしに二つ
のクロックパルスが飛び越されることになり、こうして
出力コードに２セル分の長さのゼロを生成する。ＺＢ倍
信号次いで、信号Ｓの状態に関わらず、フリップフロッ
プ７の入力ＪＫの図示の接続によって、常に次のクロッ
クサイクルにおいて取り除かれる。テープに直接書き込
まれる最終的な出力コードは、フリップフロップ１４に
よって生成される。このフリップフロップ１４は、ＺＢ
倍信号現れる場合を除き、各クロックパルス毎に補完さ
れる。第７図及び第８図に見られるように、最終的な出
力信号Ｃ０ＤＥは飽和磁気テープ上に直接書き込まれ得
る。

上記の作動によって、エンコーダ回路ＦＢは前述の本発
明方法を用いてフィボナンチコードを生成することにな
る。即ちエンコーダは残存している最高の重みを減算し
ようとし、それができるならば当８亥重みを減算する。

しかしそのようにできないのであれば、二倍の幅のゼロ
を得るために、エンコーダは次に低いフィボナッチ数を
飛び越すという付加的な段階を営む。このことは、仮に
用いられている重みがフィボナッチ重みの代わりにＢＣ
Ｄ重み（１，２，４，８，１０，２０，４０゜８０、、
、）であり、また仮にゼロの発生に続いての減算が省略
されないとした場合に、周知のように標準的な２進数か
らＢＣＤ（２進コード化１０進数）への変換が生ずる、
という意味において、従来の基数変換タイプの回路に関
連している。

さて次に第９図に示されたフィボナッチデコーダＦＤに
ついて見ると、その作動を説明する波形が第１０図に示
されている。ここでも一つのワードの最後及び二番目の
ワードの始まりが示されているが、最初の例のように同
じワードは用いられていない。マンチェスタや他の同種
のデコーダにおいて典型的に見られるように、信号は排
他的論理和（ＥＸＯＲ）ゲート３４へと一度は直接的に
、そして一度は遅延回路１５−１５’”を介して供給さ
れる。この結果生ずる出力ＰＵＬＳＥ（第９図及び第１
０図）は、Ｃ０ＤＥ　ＩＮ信号の遷移毎に短いパルスを
有している。この出力は再トリガ可能なワンショット１
３へと供給され、ワンショットの信号ＺＢＬＮＫの長さ
は約１．５セルの時間である。

このワンショットの仕事は、入力される流れの中から１
つのセルと２つのセルとを判別することである。優れた
速度制御を有する記録媒体においては、このワンショッ
トの周期は固定されうるであろう。しかしテープにおい
て観測される速度のばらつきに対しては、ワンショット
の周期を調整するために帰還回路を使用するのが通常で
ある。一つのパルスが到来した場合にワンショットの時
間が切れていなければ、当該パルスは「１」ビット（１
セルの長さ）の後端であるとして理解される。このこと
は第９図のアンドゲート１８によって営まれる機能であ
り、該アンドゲート１８は「１」ビットの終わりにのみ
パルスを生成する。このパルスは第９図及び第１０図に
おいてＯＮＥと呼ばれている。信号ＰＵＬＳＥは「１」
であろうと「０」であろうと、総てのフィボナッチコー
ドビットの終わりに生ずるパルスである。しかし「０」
は実際は２セルの長さであることから、この２セルのゼ
ロのためにはさらなるパルスが必要とされる。このパル
スはワンショット１３の出力ＺＢＬＮＫ　（第９図及び
第１０図）を、当該ワンショット出力の後端においてパ
ルスを生ずる回路を介して供給することによって発生さ
れる。第９図に示すように遅延回路１６及びアンドゲー
ト１７を含むこの回路は、信号ＺＢＬＮＫの後端におい
てのみパルスＸＰを生成する。

このパルスＸＰをゲート１９においてＰＵＬＳＥ信号と
組み合わせることにより、フィボナッチ発生装置３を励
起するための信号ＦＰが生成され、この信号ＦＰは第１
０図に示すように各「１」ビットの終わりの単一のパル
スと、２セルの長さのゼロビットの間の二つのパルスを
含んでいる。

デコーダＦＤが作動する手順は以下の如くである。以前
と同様に、フィボナッチ発生装置３は高い方からフィボ
ナッチワードを連続的に発生し低い方へと数える。１６
ビツトのアキュムレータレジスタ２５は当初はクリアで
あり、入力の流れの中の「１」ビットの各々についてフ
ィボナッチ数が加算回路２３からアキュムレータレジス
タ２５へと加算される。入力の流れの中に「０」ビット
（２セルの長さ）があるならば、パルスＯＮＢは省略さ
れ、従ってアキュムレータレジスタ２５は励起されず、
当８亥セルについてのフィボナソチ数は加算回路２３か
ら加算されない、また当該ビットの間、フィボナッチ発
生装置３はパルスＦＰによって二回励起される。つまり
一度はワンショット１３が時間切れの場合にパルスＸＰ
によって、そして二度目はビットの終わりにパルスＰＵ
ＬＳＨによってである。かくして、各ゼロビットについ
ては一つではなく二つのフィボナッチ数が飛び越される
。最後のフィボナッチ数に到達すると、第１０図に示す
ように信号ＬＡＳＴが一つのセルに対して現れ、完了し
た出力を出力レジスタ２２へと転送し、アキュムレータ
レジスタ２５をクリアにする。コードの最後のセルが「
１」であった場合には、このクリア作業は、通常は当該
サイクルで行われるフィボナッチ数の加算を妨害するこ
とが観察される。しかし何にせよ最後のセルに対する最
低のフィボナッチ数はゼロであるから、実際には最終の
セルの始めにおいては、アキュムレータレジスタ２５に
ある数は既に完了したものとなっている。フィボナッチ
コードの最後のセルは、コードの固定長という特徴を維
持したままで以前の総てのセルにある「１」の数が奇数
でも偶数でも良いようにするという点を除いては、ゼロ
という値を有する木質的に位置を保持するためのセルで
ある。

そしてここにおいても、標準的な基数変換回路との共通
性が見られる。即ち仮にフィボナッチ発生装置から出て
くる数が異なるように選択されており、また仮にｒＯＪ
ビットの出現に応じて数が飛び越されないとすれば、こ
の回路は通常のようにして２進コード化１０進数（ＢＣ
Ｄ）から２進数への標準的な変換を行う回路としても使
用されうる。フィボナッチ重みを選択することにより、
そしてまたゼロピットに対して二倍の幅を勘定すること
により、そのような回路ではなくフィボナンチデコーダ
ＦＤが得られている訳である。

実際の磁気テープとのインタフェイスにおいて必要とさ
れるエンコーダ回路ＦＥの始動、及びデコーダ回路ＦＤ
の同期は、以下のようにして行われ得る。まず、エンコ
ーダは値「１」を存するワードを出力することによって
始動されうるであろう、このことは固定された「０」セ
ルの前文を生ずることになり、これによって第９図の再
トリガ可能なワンショフト１３からの信号の長さが、該
前文の間に実際のテープ速度と合致するよう僅かに調整
されることを可能ならしめる。このワードは二つの１セ
ルを備えて終了するフィボナッチコードを生成し、これ
が検出されることによってデコーダ回路を始動する。上
記のデコーダＦＤ及びエンコーダＦＢと共に使用され得
る好適な磁気テープカセット移送装置は、例えばミネソ
タ州バーンズビルのブレーマ・コンピュータ・デバイス
社のミニ・カセット・トランスポートのタイプＣＭ６０
０がある。

次に、エンコーダ及びデコーダの回路を実施するために
有用な例示的な実際の回路構成要素を考慮してみる。こ
れについては第１１図を参照することとする。第１１図
には、それぞれ第７図及び第９図に示されたエンコーダ
ＦＢ及びデコーダＦＤの両者に共通して用いられる、第
５図のフィボナッチ発生装置３のさらなる詳細が示され
ている。第１１図に示す特定的な実施例においては、標
準的なバイポーラ集積回路（ＩＣ）が、例えばセグネテ
ィックス社のタイプ８２Ｓ２３の如きＦＲＯＭ　（３２
Ｘ８）である、高ビット及び低ビットのＦＲＯＭ２０、
及びこれらに対応する例えばテキサス・インスツルメン
トのタイプ５Ｎ７４ＬＳ１６１の如き同期カウンタ１０
として示されている。カウンタ１０（第５図及び第１１
図）のクロック入力及び出力において用いられているイ
ンバータは、例えばテキサス・インスッルメントのへキ
サタイプ５Ｎ７４ＬＳＯ４である。第１１図の高ビット
及び低ビットのＦＲＯＭ２０の内容は第１２図に示され
ており、第５図でより一般的なダイヤグラムの下部にお
いてアドレスＡｏ”’Ａａ　として示されたものより一
層詳しいものとなっている。最適なモードに関する高ビ
°ント及び低ビットのＦＲＯＭ２０の各々のアドレスＡ
Ｏ−Ａ４は第１２図の最も左の欄に、そしてＦＲＯＭの
ラインＦｏＪｔ及びＦｉｌ−ＦＩＳの論理値は各々最も
右の欄及び中央の欄にそれぞれ表に示されている。

第７図のフィボナッチェンコーダＦＥの減算回路２４に
ついての好ましい形式が、第１３図に示されている。こ
れは例えばテキサス・インスッルメントのタイプ５Ｎ７
４Ｌ５２８３として図示された四つの４ビツトの加算器
に対して、八。−Ｌｓ及びＢ。

−Ｌｓという各々１６ビツトの入力がそれぞれ印加され
るものとして示されており、それによってマルチプレク
サ−５（第７図）に印加される１６ビツトの入力５ｏ−
３＋ｓを生ずるものである。２の補数の減算は、Ｂの入
力ラインの符号を反転させ、最下位のキャリーイン入力
ＣＯを介して１を加えることによって行われている。勿
論、仮にフィボナッチ発生ＷｌＦをデコーダと共有して
いないとするならば、フィボナッチ発生装置のＦＲＯＭ
にあるフィボナッチ数を正負反転させることができるの
であり、その場合にはＢの入力ラインのインバータを省
略できる。マルチプレクサ−５については、第１４図に
より詳細に示されている。これは例えばテキサス・イン
スッルメントのタイプ５Ｎ７４ＬＳ１５７として図示さ
れた四つのカッド（ｑｕａｄ）２−１マルチプレクサ−
チップに対して、ＡｏＪ＋ｓ及びＢｏ−Ｂｕｓという各
々１６ビツトのＡ及びＢ入力が印加されるものであり、
それによって第７図の１６ビツトのアキュムレータレジ
スタ９に印加される出力Ｙ０−Ｙ＋ｓを生ずるものであ
る。このアキュムレータレジスタ９は第１５図に示す特
定的な形態でもって表されるものであり、例えばテキサ
ス・インスツルメントのタイプ５Ｎ７４ＬＳ２７３の如
き８進レジスタの対を含んでいる。

続いて第７図の「ネタストワード」入力レジスタ２６の
エンコーダについて見ると、これは第１６図に示すよう
な形態からなるものであり、後に敷桁するように「ハン
ドシェーキング」論理を提供している。このレジスタは
フリップフロップ２６°（例えばテキサス・インスッル
メントのタイプＤｕａｌ−Ｄ　５Ｎ７４ＬＳ７４の如き
）と、１６ビツトのレジスタ２６”（第１５図に示され
ているタイプの如き）とからなる形式で示されている。

ロードパルス（第１６図及び第７図）信号はフリップフ
ロップ２６°をセットし、ＥＭＰＴＹ信号を取り除く。

ロードパルス信号の後端（立ち上がり）はレジスタ２６
″をクロックするが、このとき入力ラインにはコンピュ
ータＣからのデータがある。レジスタにあるワードが使
用されてしまった場合には、アンロード・クロック信号
が発生する。

この信号はその後端においてフリップフロップをクリア
にし、ＥＭＰＴＹ信号を生じさせ、これによってコンピ
ュータＣに゛対し他のワードを送っても良いことを知ら
せる。「ハンドシェーキング」フリップフロップは、入
力レジスタにロード即ちデータ投入を行うコンピュータ
Ｃと、該データ放出即ちアンロードするエンコーダ回路
との間の同期をとるものである。

第１７図は第９図のデコーダＦＤのための加算回路２３
の好ましい形態の詳細を示す。これは第７図及び第１３
図の減算回路２４においても用いられた、例えばテキサ
ス・インスッルメントのタイプ５Ｎ７４ＬＳ２８３の如
き４ビツトの加算器を四つ用いている。第９図に示した
デコーダ出力レジスフ２２は第１８図に示した如き形態
（第１６図の形態に幾らか似ている）で表されるもので
あり、前述したタイプのＤフリップフロップ２２”及び
１６ビツトのレジスタ２２″を使用している。ロードク
ロツタ入力信号はフィボナッチデコーダの入力側からレ
ジスタ２２”へとデータをクロックすると共にフリップ
フロップ２２″　をセントし、データが利用可能である
ことを示す［１ＡＴＡ　ＡＶＬ信号をコンピュータＣへ
と送出する。コンピュータはアンロード・パルス信号を
用いてバス上へとデータを読み込むが、このアンロード
・パルス信号はまたフリップフロップ２２”をクリアに
し、ＤＡＴＡ　ＡＶＬ信号を取り除く。これもまた、前
記したコンピュータＣとの「ハンドシェーキング」論理
操作である。　　。

他の構成要素として好適なチップは例えば以下の如くで
ある。即ち第９図のデコーダの再トリガ可能なワンショ
ット１３としてはテキサス・インスツルメントのタイプ
５Ｎ７４ＬＳ１２３　、そして第７図のエンコーダにお
ける３人力ナンドゲート１２としてはテキサス・インス
ッルメントのタイプ５Ｎ７４ＬＳ１０、カッド２人カア
ンドゲート１１としてはテキサス・インスツルメントの
タイプ５Ｎ７４ＬＳＯ８、二つのＪ−にフリップフロッ
プ７及び１４としてはテキサス・インスツルメントのタ
イプ５Ｎ７４ＬＳ７６、及びカッド２人力ナンドゲート
８としてはテキサス・インスツルメントのタイプ５Ｎ７
４ＬＳＯＯである。

第１Ａ図から第４図に関して説明した、本発明のタイム
カードＴに対する使用に戻ってみると、前述したように
磁気記録媒体上にではなく、カードその他の記録媒体（
第１図及び第４図）上へとバーコードを記録及び／又は
蓄積するために印刷装置とインタフェイスするについて
、エンコーダＦＥもデコーダＦＤも共に良好に使用され
うる。第１Ａ図及び第１Ｂ図のセンサ１の如きによって
バーコードを光学的に読み取る場合、レンズを用いて当
該コードを複数のセンサ１の上へと映しだすことが可能
である。このことは、磁気記録媒体の場合には存在する
、速度制御という問題点を除去する。磁気記録媒体の場
合においても、多くの磁気読み取りヘッドであれば速度
制御の問題を解決するであろうが、しかしそのような場
合に要求されるヘッド間の僅かな間隔（ヘッド間の間隔
は実際のヘッド自体よりも小さくなるであろう）を考え
て見ると、そのようなことは非実際的である。

タイムカードＴ上にバーコードを印刷するに関しては、
従来のようにして固定したコードを印刷することができ
る。上記に説明したエンコーダ回路ＦＢの出力を第１９
図のようにインク射出（インクジェット）プレスＩＰに
供給することにより、可変的或いは連続的なコードを容
易に印刷することができる。この場合、インクの流れを
出したり止めたりすることは、磁気を利用する場合にテ
ープヘッドを駆動するのに等しいものである。このよう
な手順により印刷された典型的なタイムカードが第２０
図に示されている。

このタイムカードの一部は、ディコニフクス社のインク
ジェットプリンタ・モデル２７００を駆動するエンコー
ダＦＥによって、フィボナッチェンコードされている。

当業者には、本発明による方法を他の線形記録媒体に、
さらにより一般的には本発明方法によって達成された利
点を所望とするコード変換方式に応用することなどの、
他の設計変更例が思い浮かぶであろう。しかしそれらは
、特許請求の範囲に定められた本発明の精神及び範囲に
属するものと考えられる。

【図面の簡単な説明】

第１Ａ図と第１Ｂ図は光学的検知に適用された本発明に
よるコード技術の概略を示す説明図；第２Ａ図と第２Ｂ
図は適切な読み出し装置のブロック回路図； 第３図は良好な実施例において第２Ａ図で利用されるデ
バウンシング論理回路のブロック回路の概略図； 第４図は第１Ａ図と第１ＢｌｌｉＪのタイムカード又は
同様なシステムの可変コードの利用例を示す図表； 第５図はテープやディスクの如き磁気記録媒体に本発明
を適用する例を示すブロックダイヤグラム； 第６図は異なる種類の記録媒体に関して本発明について
用いられるフィボナソチコードエンコード及びデコード
に有用な例示的な発生装置のブロック回路ダイヤグラム
及びコード表；第７図は第６図の発生装置を採用してい
る最適モードのエンコーダのブロック回路ダイヤグラム
； 第８図は第７図の回路のタイミングを示す波形； 第９図は本発明の方法を実施するための好ましいデコー
ダについての第７図と同様のブロック回路ダイヤグラム
； 第１０図は第９図のデコーダ回路に関する第８図と同様
の波形のダイヤグラム； 第１１図は第６図の発生装置のより詳細を示す回路ダイ
ヤグラム； 第１２図は最適モードの通用例において第６図及び第１
１図のＦＲＯＭの内容を定義した表；第１３図は第７図
のエンコーダの減算回路の構成要素の詳細な回路図； 第１４図は第７図のマルチプレクサ−の構成要素の詳細
な回路図盲 第１５図は第７図のアキュムレータレジスタの構成要素
の詳細な回路図； 第１６図は第７図のネクストワードレジスタの構成要素
の詳細な回路図； 第１７図は第９図のデコーダの加算回路の構成要素の詳
細な回路図； 第１８図は第９図のデコーダの出力レジスタの構成要素
の詳細な回路図； 第１９図は第１Ａ図、第１Ｂ図及び第４図のタイムカー
ドに対するバーコード印刷への本発明の適用を示す概略
図； 第２０図は第１９図の方式により印刷されたタイムカー
ドの平面図である。 Ｔ・・・タイムカード　　ＴＰ・・・波形ＤＬ・・・デ
バウンシング論理回路 ＦＥ・・・フィボナッチェンコーダ ＦＤ・・・フィボナッチデコーダ Ｃ・・・コンピュータ ＩＰ・・・インクジェットプリンタ ト・・センサ　　２・・・遅延回路 ２°、２′″・・・論理ゲート ３・・・フィポナフチ発生装置 ４・・・論理ゲート　　５・・・マルチプレクサ−６・
・・素子　　７．１４・・・フリップフロップ８．１１
．１２・・・ゲート１０・・・カウンタ９・・・アキュ
ムレータレジスタ １２’・・・ライン　　１３・・・ワンショット１５−
１５’”・・・遅延回路　　工６・・・遅延回路１７．
１８・・・アンドゲート１９・・・ゲート２０・・・Ｐ
ＲＯＭ　　　２２・・・出力レジスタ２１、・・・テー
プ又はディスクドライブ２３・・・加算回路　　２４・
・・減算回路２５・・・アキエムレータレジスタ ２６・・・ネクストワードレジスタ ２６゛　・・・フリップフロップ ２６”・・・レジスタ　　３４・・・ＥＸＯＲゲート第
１Ａ図 第６図 第７図 フッビュー９０へ

Claims (1)

1. 【特許請求の範囲】 １　マンチェスタや周波数変調の如く信号遷移間の正確
   に１つ又は２つのセルによって認識され得る雑音余裕度
   を有するがそのようなコードより実質的に３分の１大き
   いビット密度を有する、デジタル「１」及び「０」のコ
   ード化情報を記憶させる方法であって；「１」と「０」
   を有する可変長の生コードを発生する段階と；「１」が
   １セルの長さになり「０」が２セルの長さになるよう調
   整する段階と；固定数ビットではなく固定数セルからな
   るコードシーケンスだけを利用して、該コードを固定長
   コードとして利用する段階と；生コード中の「１」の各
   々をｎ個のフィボナッチ数を備える重みづけシーケンス
   によって重みづけて固定長コードに変換する段階であっ
   て、各連続項は先行する２項を加算することによって得
   られ、ｎはセル位置の数であり、かつ変換されたコード
   は０から（ｎ−１）のフィボナッチ数に達する前記段階
   と；各「１」に対して重みづけを加えて、固定長コード
   を連続する１０進数又は２進数に変換する段階と；該変
   換されたコードを記録媒体上に記憶させる段階、とから
   なることを特徴とする固定長２進エンコード方法。 ２　最後に挙げた数がエンコードされ、記録媒体に読み
   取られることを特徴とする、特許請求の範囲第１項記載
   の方法。 ３　最後に挙げた数がエンコードされたデータ伝達に利
   用されることを特徴とする、特許請求の範囲第１項記載
   の方法。 ４　記憶された数値はフィボナッチの重み付けに従って
   読み取られ且つデコードされる、特許請求の範囲第１項
   記載の方法。 ５　フィボナッチコード数で重み付けをされた「０」及
   び「１」はカード状の記録媒体上に、「０」を「１」の
   倍の幅としてバーコードにより記録される、特許請求の
   範囲第１項記載の方法。 ６　前記記録はコンピュータにより行われ、該コンピュ
   ータはバーコードのインク射出印刷を制御するよう作動
   される、特許請求の範囲第５項記載の方法。 ７　フィボナッチコード数で重み付けをされた「０」及
   び「１」は磁気記録媒体上に、「０」を「１」の倍の時
   間として記録される、特許請求の範囲第１項記載の方法
   。 ８　可変長の生の２進コードデータを、フィボナッチ数
   で重みづけて、固定数ビットではなく固定数セルからな
   るコードシーケンスだけを利用することによって、該コ
   ードを固定長コードとして利用する方法であって、該重
   みづけによって、前記コードを連続的数値シーケンス或
   いは２進数に変換する段階と、該変換されたコードを記
   録媒体上に記憶させる段階、とからなることを特徴とす
   る重みづけ方法。 ９　デジタル「１」と「０」のコード情報を利用する装
   置におけるデータエンコード装置であって；「１」及び
   ２セルの長さの「０」を有する可変長の生コードを発生
   する装置と；固定数ビットでなく固定数セルからなるコ
   ードシーケンスだけを利用して、該コードを固定長コー
   ドとして利用する装置と；ｎ個のフィボナッチ数を備え
   る重みづけシーケンスによって「１」を重みづけること
   によって生セルを固定長コードに変換する装置であって
   、各連続項は先行する２項を加算することによって取得
   され、ｎはセル位置の数であり、変換コードは０から（
   ｎ−１）のフィボナッチ数まで達している前記装置と；
   及び各「１」に対して重みづけを加えこの固定長コード
   を連続する１０進数又は２進数の同値に変換する装置、
   とを有していることを特徴とする、固定長２進エンコー
   ド装置。 １０　前記データエンコード装置は、出力を減算装置に
   印加するよう接続されたフィボナッチワードビット発生
   装置と；減算装置の出力を受け取りこれをアキュムレー
   タレジスタに供給するよう接続され該アキュムレータレ
   ジスタからの出力を前記減算装置に戻すよう印加するマ
   ルチプレクサーと；前記マルチプレクサーに接続されコ
   ンピュータ制御されたネクストワードレジスタと；及び
   フィボナッチコード数列において２セルの長さの「０」
   と１セルの長さの「１」を発生するように上記のものを
   クロックし且つデータ投入を行う装置とを組み合わせて
   なる、特許請求の範囲第９項記載の装置。 １１　フィボナッチコード数列のビットを受け取りこれ
   をアキュムレータレジスタに印加する装置と；加算装置
   に接続されたフィボナッチワードビット発生装置と；加
   算装置の出力を前記アキュムレータレジスタに接続し該
   アキュムレータレジスタからの出力を前記加算装置及び
   出力レジスタへと戻す装置と；前記出力レジスタをコン
   ピュータ制御装置と結合する装置と；及び前記出力レジ
   スタの出力からデコードされた「０」及び「１」を取り
   出すために上記のものをクロックし且つデータを放出す
   る装置、とを組み合わせてなるデータデコード装置をさ
   らに含む、特許請求の範囲第９項記載の装置。 １２　受け取った「０」ビットは２セル分の長さであり
   、「１」に対しては１セル分の長さである、特許請求の
   範囲第１１項記載の装置。 １３　フィボナッチの重み付けを補正し且つ「０」の場
   合に「０」に対する２セル分の長さを確保するために数
   を飛び越すように前記アキュムレータレジスタを制御す
   る装置を備えている、特許請求の範囲第１２項記載の装
   置。 １４　デジタル「１」と「０」のコード情報を利用する
   装置におけるデータエンコード装置であって、可変長の
   生の２進コードデータをフィボナッチ数で重みづけて該
   コードを固定長コードとして利用する装置を有し、固定
   数ビットではなく固定数セルを有するコードシーケンス
   だけを利用し、さらに前記重みづけ装置は前記コードを
   連続的数値シーケンス又は２進数同値に変換することを
   特徴とする、固定長２進エンコード装置。 １５　前記連続的数値シーケンスを利用して、光学的に
   読み取り可能なカード並びに面、及び磁気ストリップ、
   テープ並びにディスクのような媒体上にトラックコード
   化し、読み取り、且つデータ伝達を行うための装置が備
   えられていることを特徴とする、特許請求の範囲第１４
   項記載の装置。