JPS62216490A - 電話回線用中継線回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は一般に電話システムに関し、より詳しくは平
衡化チップリード線およびリングリード線などの双方向
リード線対をＰＡＢＸへ接続される非平衡入力、出力リ
ード線などの一方向リード線対に結合する中継線回路に
関するものである。

従来の技術 平衡化チップリード線およびリングリード線で構成され
る本線は通常電話局切換システムに接続され、北米では
６００オームに標準化された公称ラインインピーダンス
を有する。チップおよびリングリード線は、電話局と私
設交換局あるいはＰＡＢＸ間を双方向に信号を送るよう
に要求される。

電話局お上びＰＡＢＸのさまざまな内部回路は異なった
特性インピーダンスを呈することが多く、中継線回路は
さまざまなインピーダンス整合変換を要求されることに
なる。中継線回路は、また、２５０オーム以下に標準化
されているＤＣ供給電流線に対しても低い抵抗を提供し
なければならない。

本線のうち多数は、屋外に露出され、風雨にさらされた
り、圧送電線から影響を受けたり、接地抵抗の変化ある
いは変動など、その他の環境要因を受けるので、本線に
大きい共通モード信号が現われることがある。これらの
信号はＡＣ±１００ボルトを越える振巾に達することが
ある。中継線回路は、かかる大きい共通モード信号から
ＰＡＢＸの内部回路を保護するように要求される。

チップおよびリングリード線は通常、電気的に平衡化さ
れており、それにかかるＡＣ音声信号は、本質的に性格
が差動型である。したがって、中継線回路は、ＰＡＢＸ
または電話局と本線間の音声信号を双方向に通信可能に
結合するよう要求されるとともに中継線回路自身を絶縁
された差動型にしなければならない。中継線回路も、チ
ップおよびリングリード線に現われる大きい共通モード
信号を除去し、チップおよびリングリード線に対して、
公称ラインインピーダンスに整合するＡＣインピーダン
スを持ち、また、ＤＣ供給電流に対して、標準化された
ＤＣ供給電流抵抗に整合する抵抗を持つことが要求され
る。

さらに中継線回路も、マイクロプロセッサ−あるいはそ
の他の外部制御装置の制御下に、ダイヤルパルス信号の
発生を要求されることが多い。

公知の中継線回路は、正しいインピーダンス整合を提供
するために、あらかじめ、正確な捲線数と大がかりなシ
ールドを必要とする大型ハイブリッド・トランスを組み
込んでいる。かかる公知のハイブリッド・トランスは、
典型的にその一次、二次コイル間に大きい定格絶縁電圧
を呈し、秀れた共通モード信号に対して優れた絶縁作用
を呈する。

しかし電子式交換局と、寸法、重量がいちじるしく小さ
くなったＰＡＢＸの出現で、このようなトランスの利用
は、小型化の障害と見なされている。

たとえば、ＰＡＢＸの回路が小型コンツルユニットに組
み込まれた印刷回路基板上に配置されているのであれば
、このようなトランスを追加すればコンソールユニット
が結果として容積や重量の増大を招くのみならず、寸法
も許容できない程になってしまう。トランスの容積は、
トランスが大きいＤＣ供給電流の存在下で飽和しないよ
う、大寸法コアを内蔵するために大きくなる。捲線を正
確な捲付回数にすることは、正しい整合インピーダンス
を求めるために必要であるが、ユニットのコストを増加
させる。

上述の公知ハイブリッド・トランス中継線回路のある変
形例では、典型的なブリッジ回路の形式で、追加のイン
ピーダンス整合回路が接続された中心タップ型二次コイ
ルを組み込んでいる。この変形例では、最初に述べた回
路に対比して、整合インピーダンスの調整がやや簡単に
なるが、中心タップインピーダンス回路および大型コア
トランスのコストが比較的高い。

大型ハイブリッド・トランスの代りに、半導体装置を組
み込んだ中継線回路らすでに利用されている。

それぞれ、１９８２年５月４日および、１９８３年３月
１日にマイチル社に特許された、”トランス中継線回路
”を発明の名称とするカナダ特許第１，１２３゜１３１
号および１．１４２，２８１号明細書にはこのような半
導体中継線回路を開示されている。マイチル社の特許第
１，１２３．１３１号明細書には、チップリード線およ
びリングリード線に接続されたチップおよびリング端子
と直列に接続されるとともに、該チップおよびリング端
子間にＤＣ供給電流を流す高インピーダンス回路と並列
に接続される、インピーダンス整合回路が接続された第
１中継線回路が開示されている。差動増１】器はチップ
およびリングリード線によって送られるＡＣ信号を受信
するためチップおよびリング端子に接続される。抵抗器
とキャパシタの直列組み合わせが、差動増巾器の各反転
、非反転入力に接続され、ＤＣ電流が槽中器により受信
されるのを阻止する。出力信号はＰＡＢＸの非平衡接合
装置端子から上記の高インピーダンス回路の制御入力に
結合される。高インピーダンス回路は、ＤＣ信号源とし
て機能し、該出力信号がその制御入力部に受信されると
、その内部を通過するＤＣ電流を変調する。

公知のマイチル社の装置は、大型コアハイブリッド・ト
ランスの必要性を完全になくし、かかるトランスに関連
した公知の欠点を克服している。しかし、差動増巾器の
入力部に接続されろ抵抗器、キヤパンク直列組み合わせ
は、よい縦の平衡を保証するために、慎重な整合を要求
される。縦の平衡は、インピーダンスがチップリード線
から接地へ、またリングリード線から接地へいかに精密
に整合される目安となる。入力抵抗器とＤＣ阻止キャパ
シタの割合が約１％以内に納まらなければ、チップおよ
びリングリード線に現われる共通モード信号は差動増巾
器により差動的に受信され、その内部で増巾されてＰＡ
ＢＸに印加される。この上うな精密な整合は、キャパシ
タが約１％の公差範囲内に整合されているのを確認する
ため、キャパシタを試験し選別する必要が多く、コスト
高を招く。

また、阻止キャパシタの定ｔ８電圧、典型的に２５０■
を越える共通モード信号に対抗する保護もない。

公知のマイチル社の半導体中継線回路は、ある場合には
、差動増巾器が無線周波数信号を受信、復調して、ＰＡ
ＢＸの音声チャンネル回路へ伝送して通路と干渉すると
いった別の欠点を持っている改良された中継線回路の第
二番目としてマイチル社の特許第１．１４２，２８１号
明細書に開示されたものがあり、これには上記の光学的
結合が安価な小型コアトランスに置き換えられた構成が
示されている。このトランスは非平衡接合装置端末と高
インピーダンス回路の制御入力部とを結合し、出力信号
を送信し、キャパシタはＤＣｉ流の通過を阻止するため
に、トランスの二次コイルに対して直列に配置される。

チップおよびリングリード線からの入力信号を受信する
ために差動増巾器が依然使用されているので、ＤＣ阻止
入力キャパシタと抵抗器を慎重に整合する必要がある。

従って、改良されたマイチル社の中継線回路も、最初に
説明されたマイチル社回路と同じ欠点を持っている。

上記のマイチル社特許に説明されるような公知半導体中
継線回路の基本的な特徴は、入力信号をチップおよびリ
ングリード線から接合装置端末へ、また画信号を接合装
置端末からチップおよびリングリード線へ通過させるた
めに、ふたつの一方向性信号路が要求されることである
。

しかし、マイチル社特許第１．１４２，２８１号明細書
に示唆するように、高インピーダンスＤＣ通過回路の制
御入力部に接続されるのとは逆に、トランスの一次コイ
ルを直接、チップおよびリング端末を横切って接続する
ことによって、公知例に採用されている差動増巾器を省
略でき、小型コアトランスをチップおよびリングリード
線と、非平衡人、出力リード線（あるいは非平衡接合装
置端末）間の双方向信号移行を行うために利用できるの
が見出された。さらに、整合インピーダンスがトランス
を介して反射されるように、ＡＣインピーダンス整合回
路がトランスの二次コイルに接続できることが見出され
た。高インピーダンスＤＣ通過回路ら、Ｄ　Ｃ（Ｊ＋−
給電流をその間に通過させるために、チップおよびリン
グ端末に接続できる。公知例によれば一次コイルはイン
ピーダンス整合回路と並列で、中継線回路の有効ＤＣイ
ンピーダンスを各種周波数のＡＣ信号電流に変更するダ
イナミック負荷として作用し、かくてインピーダンス整
合が不正確になるので、チップおよびリード線間にＤＣ
電流を通過させるために、ＤＣ電流通過回路を利用して
、チップおよびリングリード線を横切って、直接、小型
コアトランスを接続することは従来考えられなかった。

公知の改良されたマイチル社の回路でトランスが高イン
ピーダンスＤＣ通過回路に接続され、チップおよびリン
グリード線から入力信号を受信するため、差動増巾器を
組み込んだ一方向性信号路が別に必要とされるのはこの
ためである。

したがって、この発明によれば、双方向性信号移行路を
形成するために、小型コアトランスはチップおよびリン
グリード線に接続されたチップおよびリング端子に接続
され、また、インピーダンス整合回路が、公知例のよう
にチップおよびリード線を横切って直接接続されるのと
は異なり、トランスの二次コイルに接続される。

この発明は上述の中継線回路の要件を満たし、公知のハ
イブリッドおよび半導体中継線回路の上記欠点を克服す
るものである。公知のハイブリッド・トランスが大ＤＣ
１ｔ流が流れると飽和しないよう、大型コアを必要とし
たのに対して、この発明はＤＣ’Ｑｔ流を通過させるた
めに、半導体高インピーダンス回路を利用している。ま
た公知の改良されたマイチル社回路が、通過するＤＣ電
流を変調するのに高インピーダンス回路の制御入力部に
、出力信号を結合するトランスと入力信号を受信する差
動増巾器を使用するのに対して、この発明は信号を双方
向に移行ずろため小型コイルトランスを利用している。

この発明のトランスは公知例の半導体中継線回路よりも
、より大きい共通モード信号絶縁と、よりよい縦平衡を
提供する。トランスの定格電圧は、公知ＤＣ阻止キャパ
シタに典型的な２５０ボルト定格に対して、５００ボル
ト以上になっている。上述の通り、トランスは本質的に
優れた共通モード絶縁を示し、この発明でトランスを利
用することにより、従来半導体中継線回路に必要であっ
た高価な慎重に整合された入力抵抗器およびキャパシタ
を使わなくてもよくなった。この発明は実質上、ＤＣｍ
流のトランス通過を阻止し、チップおよびリングリード
線間に、低抵抗ＤＣ供給電流を供給する回路を利用する
。トランスのコアは大きいＤＣ供給電流を供給する必要
はないので、小型にでき、従って公知ハイブリッド・ト
ランスの寸法およびコスト面の欠点を解消している。

公知の中継線回路では、ダイヤルパルス化を実行するた
めリレーおよび機械的な可動部品を使用することが多い
。ａ械的、電気・機械的なダイヤルパルス化回路は、本
質的にコイル励損、バネ疲労などによって機械的な故障
を起しやすい。この発明では信頼性、精度の高い半導体
ダイヤルパルス化を使用し、公知例にみられる機械的可
動部品を必要としない。

この発明は大きい共通モード信号絶縁と優れた縦平衡の
利点を特徴とし、しかも小型、安価、軽量で、最近のＰ
ＡＢＸ回路の小型化およびコスト合理化要求を満たして
いる。

この発明のもっとも一般的な形態によると、平衡化され
たリード線対と非平衡一方向性入力および出力リード線
に接続する、平衡化リード線対の各リード線間にＤＣ電
流を通過させ平衡化リード線対および非平衡入力および
出力リード線間に、ＡＣ入力および出力信号を双方向に
結合する小型コアトランスおよび、出力信号が非平衡入
力リード線へ印加されるのを防止する回路からなる中継
線回路が設けられる。トランスコアは飽和から保護され
、ＤＣ電流が通過阻止されるので小型にできる。

より詳しく述べると、この発明はチップおよびリングリ
ード線を経て電話局および、それぞれ、ＤＣｆｆｉ流に
重畳された人出ＤＣ信号を供給するため、平衡化チップ
およびリングリード線に接続するチップおよびリング端
子で構成された一方向非平衡入力および出力リード線；
チップおよびリング端末間にＤＣ７１Ｘ流を通過させ実
質的にＡＣ信号の通過を阻止する第一回路パス；および
、人出ＡＣ信号を搬走するために、非平衡入出力リード
線に接続する入出力端子に接続する中継線回路である。

この発明はさらに、チップおよびリング端子へいたる回
路内に接続された一部コイルおよび、それぞれ、チップ
およびリング端子と入出力端末間に人出ＡＣ信号を双方
向移行のため、入出力端末と接地にいたる回路に二次コ
イルを有する小型コアトランスで構成される。中継線回
路はさらに追加して、ＤＣ電流のトランス通過を阻止す
る回路と、出力端末により搬走される小信号が入力端末
に印加されるのを阻止する取消回路から構成される。

この発明はまた、平衡化リード線対の各リード線間にＤ
Ｃ？Ｗ流を通過させるステップ、小型コアトランスを経
て、平衡化リード線対と非平衡入力および出力リード線
間にＡＣ入力および出力信号を双方向結合するステップ
、ＤＣ’ｌ流のトランス通過を阻止するステップおよび
、出力信号の非平衡入力リード線への印加を阻止するス
テップを構成する、平衡化リード線対と非平衡一方向入
力および出力リード線間に信号を双方向に移行させる方
法である。

哀皇鰹 以下の詳細な説明および以下の図面を参照して、この発
明のよりよい理解が得られる。

第１図はもっとも一般的な形態における発明の主たる機
能要素のブロック線図である。

第２図はこの発明の望ましい実施例の概略図である。

まず第１図において、電話局が破線ｃｏ−ｃ。

の左側に示され、中継線回路のチップおよびリング端子
′ｒおよびＲに接続されている。電話局に配置された、
−４８ボルト電位源は、電話局ラインインダクタンスＬ
１およびＬ２および、チップおよびリング端子対を経て
、中継線回路へ作動電池を供給する。公称インピーダン
スを確立するために、全体としであるいは一部分、独立
した抵抗器として設けることもできるが、ＺＴおよびＺ
Ｒは電話局からこの発明が接続されるべき地点までの独
立した公称チップおよびリングリード線インピーダンス
をあられしている。

上述の回路は発明の一部を構成するものではなく、通常
、発明が作動する環境である。

ＤＣ電流はチップおよびリング端子ＴおよびＲにより、
電話局のＤＣ電位源から受は取られ、第１回路１を通過
する。回路１はＤＣ電流に対して低抵抗路、ＡＣ電流に
対して高インピーダンス路となることで、ＡＣ信号の通
過を効果的に阻止する。

入出力端子Ｖｉお、）：　ヒＶｏ（入出力はＰＡＢＸに
対するものである）は、Ｉ）　Ａ　Ｂ　Ｘに接続された
非平衡一方向入出力線に接続される。

トランス２は、端子ＶｉおよびｖＯを経てチップ、リン
グ端子ＴとＲおよび非平衡入出力リード線問に、双方向
にＡＣ１１！圧信号を結合するために設けられる。電話
局から受信され、チップおよびリング端子ＴおよびＲに
より供給されるＡＣ入力信号は、ＤＣ？ｌｌｔ流の通過
を阻止する、トランス２の一部コイル２人およびキャパ
シタ３の直列回路を介して印加される。キャパシタ３は
低周波数信号に対して大きいＡＣインピーダンスとなら
ないような容量が要求される。

第１増中器４は、出力端子■０から受信されるＡＣ出力
信号を印加して、インピーダンス整合回路５を経て二次
コイル２Ｂへ印加するために設けられる。上述の通り、
平衡化チップおよびリングリード線は、北米では６００
オームに標準化された公称ラインインピーダンスを有す
る。したがって、トランス２に組み合わせて、イノビー
ダンス整合回路５は、第２図を参照しつつ、以後に詳し
く説明されるように、６００オームの整合インピーダン
スを有している。第２増中器回路６は、二次コイル２Ｂ
を横切って印加される、チップおよびリング端子からの
ＡＣ入力信号を受信して、この受信信号を非平衡入力端
子Ｖｉへ印加する。

取消回路７は出力端子Ｖｏから受信されるＡＣ信号が第
２増中器回路６を経てＰＡＢＸへ再印加されるのを実質
的に打ち消し、しかもＰＡＢＸへ伝送するため、チップ
およびリング端子ＴおよびＲからの信号を第２増中器回
路６へ通過させるように構成されている。

第２回路８は一部コイル２人およびチップおよびリング
端子ＴおよびＲと直列に接続される。第一可能化回路は
典型的にマイクロプロセッサその他の制御器により発生
された外部制御信号である制御信号の受信に応答して回
路８を可能化するために設けられる。

回路ｌの可能入力Ｅに接続された第２可能化回路１０は
、第２回路８の可能化に応答して回路１を可能化するた
めｌこ設けられる。

作動中、電話局から出るＡＣ７［１圧信号は、中継線回
路のチップおよびリング端構成Ｔ邦よびＲに印加される
。これら信号は無線、通話あるいはデータ信号に対応し
、電話局から供給される一４８ボルトのＤＣ電位に重畳
される。ＤＣ電位へのＡＣ信号の重畳は変調されたＤＣ
信号を生じる。

可能化回路９は外部制御器からの制御信号受信に応答し
て回路８に可能化信号を印加する。これで回路８が可能
化され、一次コイル２人とキャパシタ３を経てチップお
よびリング端子ＴおよびＲの間にＡＣ回路を完成する。

可能化回路１０は回路８の可能化に応じて第２可能化信
号を発生し、これにより回路１を可能化するとともに、
回路Ｉを経てチップ端子Ｔからリング端子ＲへＤＣＴｉ
流路を形成し、流れるＤＣ電流が電話局に、中継線が捕
捉されたことを合図する。　切換回路１はＡＣ信号に対
して大きいインピーダンスを有し、実質的に中継線によ
り供給されるこのような信号が回路Ｉを経てチップおよ
びリングリード線間を通過するのを防止する。ＡＣ信号
は一部コイル２Ａを横断して印加され、二次コイル２Ｂ
に結合される。これら信号は引き続き増巾器６により増
巾されて、入力端子Ｖｉを経てＰＡＢＸの入力端子に入
力され杭 出力端子ｖＯに現われるＰＡＢＸからの出力信号は増「
１１１回路から、取消回路７および二次コイル５Ｂに印
加される。取消回路７は増巾器回路６を経て出力信号が
ＰＡＢＸへ逆送されるのを阻止するが、二次コイル２Ｂ
内で誘発されるチップおよびリングリード線ＴおよびＲ
からの入力信号を通過させる。出力信号は一部コイル２
＾に供給され、チップおよびリング端子ＴおよびＲを介
して現われるＤＣ電位に重畳される。それにより得られ
る出信号は変調ＤＣ信号としてチップおよびリングリー
ド線に印加される。

したがって、この発明の中継線回路は小型コアの安価な
トランス２を介して双方向信号移行を行なうことができ
、それにより従来必要であった大型コアトランスあるい
は慎重に整合されたＤＣ阻止キャパシタと大きい入力抵
抗器を持つ差動増１］器を使わなくて乙、１、いように
している。

さて発明の望ましい実施例を示した第２図において、チ
ップおよびリング端子ＴおよびＲは連動リレー接点Ｋｌ
およびに２を経てそれぞれ、ダイオード２１．２２．２
３および２４で構成されるブリッジ整流器に接続されて
いる。ダイオード２１の陽極は、ダイオード２３の陰極
とともにチップ端子Ｔへ接続され、ダイオード２３の陰
極はダイオード２４の陽極と共通回路に接続されている
。ダイオード２４の陰極はダイオード２２の陽極ととも
に、リング端子Ｒに接続され、ダイオード２２の陰極は
ダイオード２１の陰極に接続されている。

ダイオード２１および２２の陰極は、ＮＰＮ　トランジ
スタ２５および２６（ダーリントン対として接続された
）のコレクタおよび、ノード接続抵抗器２７とＰＮＰト
ランジスタ２８のエミッタに接続されている。

第２ノードは抵抗器２７をトランジスタ２８のコレクタ
および、トランス２の一部コイル２人の一方の端子に接
続する。演算増巾器２９Ｂの非反転入力は回路内で抵抗
器３０を経て第２ノードへ接続される。

演算増巾器２９Ｂの非反転入力はまた、抵抗器３１とキ
ャパシタ３２の並列組み合わせを経て共通回路に接続さ
れる。演算増巾器２９Ｂの出力はトランジスタ２５のベ
ースおよび、回路内で抵抗器３３とキャパシタ３４の並
列回路を経て共通に接続される。

トランジスタ２５のエミッタは、上記のダーリントント
ランジスタ対を形成するため、公知の要領でトランジス
タ２６のベースへ接続される。トランジスタ２６のエミ
ッタは演算増巾器２９Ｂの反転入力および回路内で抵抗
器３５を経て共通に接続される。

トランジスタ２８のベースは、ＮＰＮトランジスタ３６
のコレクタ端末へ接続され、後者のエミッタは演算増巾
器２９Ａの反転入力および抵抗器３７を経て共通回路へ
接続される。

演算増巾器２９Ａおよび２９Ｂは、複式演算増１Ｊ器の
ように、望ましくはＩＣ化されたものが良い。

演算増巾器２９Ａの出力は、トランジスタ３６のベース
へ供給される。演算増巾器２９Ａの非反転入力はその電
源入力および、発光ダイオード３８Ｂとともに、光学カ
ップラを形成する光電トランジスタ３８Ａのエミッタへ
接続される。演算増巾器２９Ａの接地端子は共通回路に
接続されろ。光電トランジスタ３８Ａのコレクタ端末は
、一次コイル２人（トランス２の）の他方の端子および
大容量のキャパシタ３へ接続されている。

ツェナーダイオード４０は、キャパシタ３を介して現わ
れる、潜在的に破壊効果のある高電圧レベルに対して、
複式演算増巾器２９Ａおよび２９Ｂの電力および非反転
入力を保護するよう、公知の要領で光電トランジスタ３
８Ａのコレクタ端末と共通回路間に接続される。

発光ダイオード３８Ｂの陽極は、正電圧＋Ｖ源に接続さ
れ、その陰極は回路内で抵抗器Ｒ１を経てＮＮトランジ
スタＱ２のコレクタに接続される。トランジスタＱ２の
エミッタは接地され、またベースは第１図を引用して上
述した制御信号を発生するため、マイクロプロセッサμ
Ｐに接続される。

トランジスタＱ２はマイクロプロセッサμＰにより発生
され、トランジスタＱ２のベースに印加される第１制御
信号に応答してオンとなって、電流路が正電圧−ト■源
と発光ダイオード３８Ｂを経て接地、抵抗器Ｒ１とトラ
ンジスタＱ２のコレクタ・エミッタ接合部との間に確立
される。ダイオード３８ＢのＰＮ接合部は前向バイアス
化に応答して発光し、光電トランジスタ３８Ａの感光領
域を照明し、そのベース・エミッタ接合部を前向バイア
ス化して、光電トランジスタ３８Ａがオンとなる。トラ
ンス２の二次コイル２Ｂは接地と抵抗器５０間に接続さ
れる。

抵抗器５０は、第１図を引用してすでに述べたインピー
ダンス整合回路５を構成するキャパシタ５２と直列に接
続され、さらにバッファ増巾器４の出力に接続される。

キャパシタ５２は増巾器４からトランス２の二次コイル
２Ｂに流れないよう保証する。

増「１１器４の出力はその反転入力および、抵抗器５３
を経てバッファ増巾器６の反転入力に接続される。

バッファ増巾器６の反転入力もフィードバック抵抗器５
６を経てその出力に接続され、その出力はＰＡＢＸ接続
のため非平衡入力端子Ｖｉに接続されている。非平衡出
力端子ｖＯは増巾器４の非反転入力に接続される。増巾
器６の非反転入力は回路内で二次コイル２Ｂに接続され
る。

平衡化されたチップおよびリング端子ＴおよびＲも状態
センサ５４と接地始動回路５５に接続される。

センサ５４は中継線、呼出信号の捕捉を検出し、またラ
イン状態信号をマイクロプロセッサμＰに供給するため
に設けられる。

状態センサ５４およびマイクロプロセッサととしに、接
地始動回路５５は中継線があき状態の場合チップおよび
リングリード線上に一４８ＶＤＣ１１流を維持し、捕捉
中継線状態を検出したセンサーに応答してリングリード
線を接地し、公知の要領で、電話局によるチップリード
線の接地を検出するセンサ５４に応答して、リングリー
ド線から接地を除去する。

リレー接点Ｋｌおよびに２は、正電圧＋Ｖ源、トランジ
スタ旧聞に接続されたリレーコイルＫＩＲにより起動さ
れる。保護ダイオードＤＰは公知の要領でコイルＫｌｒ
ｔを介して接続される。トランジスタＱｌのエミッタは
接地され、そのベースはマイクロプロセッサμＰに接続
される。電流はマイクロプロセッサμＰから上述の制御
信号を受信してオンとなるトランジスタＱ１に応答して
、トランジスタ岨のコレクタ・エミッタ接合部を介して
接地へコイルＫ１１Ｎを経て流れる。

作動時に、マイクロプロセッサμＰは、トランジスタＱ
ｌおよびＱ２をオンにさせる制御信号を発生して、リレ
ー接点に１およびに２を閉じ発光ダイオード３８Ｂを発
光させる。光電トランジスタ３８Ａは発光を検出してオ
ンとなり、チップおよびリングリード線ＴおよびＲから
接点Ｋｌおよびに２、ダイオードブリッジ、抵抗器２７
および一部コイル２Ａを介して複式演算増巾器２９Ａお
よび２９Ｂの電源入力および、演算増巾器２９Ａの非反
転入力へ、作動電圧を供給する回路パスを確立する。

抵抗器２７は、トランジスタおよび光電トランジスタ３
８Ａを経由して、演算増巾器２９Δを起動する充分な電
圧まで上昇させるブートストラップ・プロセスを行なう
ように設けられる。増巾器２９Ａの出力は上昇して、上
述の第１可能化信号を発生し、これによりトランジスタ
３６をオンとして、トランジスタ２８からトランジスタ
３６のコレクタ・エミッタ接合部を抵抗３７とを介して
共通回路に電流を流すようになる。トランジスタ２８の
ベース・エミッタ接合部は館内バイアス化され、よって
トランジスタ２８はオンとなる。

したがって、電力が複式演算増巾器の増巾器２９Ａおよ
び２９Ｂに同時に印加される。増巾器２９Ａおよび２９
Ｂが複式演算増巾器として作られていない場合、その入
力端子は並列に接続されねばならない。トランジスタ２
８がオンとなり始めると、そのコレクタの電圧がチップ
リード線の電位の方向に上昇し、抵抗器３０を経て増巾
器２９Ｂの非反転入力に印加される。増巾器２９Ｂの出
力が可能化信号の受信に応答して上昇し、これに応じて
ダーリントントランジスタ対２５および２６がオンにな
る。

抵抗？５３０の抵抗器３１に対する抵抗比は、最低期待
中継線電源電圧に対応する、増巾器２９Ｂのバイアス電
圧レベルとなるように選ばれている。

制御信号が印加されなくなった場合、トランジスタ２８
はオフになるが、ダーリントントランジスタ対２５およ
び２６が、第２可能°化信号の消滅時間により、トラン
ジスタ２８がオフになった後、所定時間だけ電流を通し
、比較的高出力のダーリントントランジスタ対が比較的
低出力のトランジスタ２８の代りにＤＣ電流パスを遮断
する。上昇、消滅時間は、ダーリントントランジスタ対
２５および２６とともに抵抗器３５および３３の組み合
わせにより、キャパシタ３４の容量と入力抵抗で与えら
れる時定数で決まる。

ダーリントン対２５および２６を経てチップおよびリン
グ端子ＴおよびＲを流れるＤＣ電流は、ダーリントント
ランジスタ対２５および２６が完全に導通状態の場合、
抵抗器３０．３１および３５の抵抗によって決まる。チ
ップおよびリング端子間を流れる００ｍ流の典型的な値
はｌｏＯｍＡである。この発明の成功した実施例では、
ダーリントントランジスタ対２５および２６および、抵
抗器３５を流れるＤＣ電流パスは、それぞれ２メガオー
ムおよび１０オームに選択された抵抗器３ｏおよび３５
、さらにいずれも１００にオームに選択された抵抗器３
１および３３で、約２１０オームのＤＣ抵抗を示した。

上記の抵抗要素値を有するＤＣ電流パスで、ＩＫ！ｌｚ
のＡＣ信号に対するインピーダンスは約３８にオームで
あり、キャパシタ３２は約０．３マイクロフアラツド、
キャパシタ３４は３．３ナノフアラツドに選ばれていた
。

抵抗器３０および３１はほとんど電流を流さぬ程度に大
きく選ばれていた。

ダイヤルパルス信号はパルス化される（典型的にｌ０１
１ｚで）マイクロプロセッサからの制御信号に応答して
、中継線回路で発生されてチップおよびリングリード線
′１′およびＲに印加される。ＤＣ電流は、パルス化制
御信号がＩｌｉｇｈとなるのに応答して、トランジスタ
２５．２６のダーリントン対および抵抗器３５を経て中
継線のチップおよびリングリード線間を流れが、Ｌｏｗ
の状態時、ダーリントントランジスタ対２５および２６
はバイアスされてオフになっているので、Ｌｏｗ状態に
応答して電流は流れない。したがって電話局は、パルス
化制御信号のＨｉｇｈ状態時にチップおよびリングリー
ド線ＴおよびＲ間の低抵抗パスを検出し、Ｌｏｗ状態時
には、開回路あるいは高抵抗パスを検出する。電話局は
公知の要領で約ｌＯヘルツダイヤルパルス信号を解釈す
る。

上述の通り、ふたつの回路が中継線回路内で確立される
、即ち、第１回路はＤＣＴＬ流に対して低抵抗、ＡＣ信
号電流に対して高インピーダンスを持ち、その内部をＤ
Ｃ１ｉ流が流れるものであり、らう一つの第２回路は公
称ラインインピーダンスに整合するＡＣ信号に対するイ
ンピーダンスとＤＣ？′ｌｉ流に対する高抵抗を持ち、
内部をＡＣ信号電流が通過するものである。

トランジスタ２８、一次コイル２＾およびキャパシタ３
を介する第２回路パスを考えると、ＤＣＩＩ流はキャパ
シタ３により阻止され、ＡＣ信号はチップおよびリング
端子ＴおよびＲ間を通過する。実際には演算増巾器２９
Ａおよび２９Ｂに作動電力を供給するために、微弱なり
Ｃ電流が一部コイル２Ａを通って流れる。成功した実施
例では、この電流は約３ｍＡで、トランスコアの飽和に
要する電流に比較して小さい。キャパシタ３の存在によ
り、ごく微弱なりＣ電流がトランス２の一部コイルを通
って流れるので、コアを飽和する傾向のある電流はごく
わずかである。したがって、安価な小型コアトランスが
利用できる。

発明の成功した実施例では、約５０オームの等価一次、
二次抵抗器を持つ小型コアｌ：【トランスとして選択さ
れ、抵抗器５０は、約５００オームに選択された。した
がって、トランス２と共に、抵抗器５０が上記の値に対
して、約６００オームに等しいＡＣ端末インピーダンス
を確立し、公称ＡＣラインインピーダンスを整合させる
。

チップおよびリング端子ＴおよびＲから受信される差分
ＡＣ信号電圧は、一次コイル２Ａに印加され、二次コイ
ル２Ｂに結合される。信号電圧（接地に対する）は、バ
ッファ増幅器６の非反転入力に印加される。印加された
信号は増ｒｌＪされ、ＰＡＲＸに接続された非平衡入力
端末Ｖｉに印加される。

バッファ増巾器６の利得は望ましくは、その信号振１１
がＰＡＢＸの入力電圧感度に整合するように選択される
。

入力端子Ｖｏに現われるＰＡＢＸからの非平衡出力信号
はバッファ増巾器の非反転入力に印加され、増巾されて
ＡＣ結合キャパシタ５２および抵抗器５０を経てトラン
ス２の二次コイル２Ｂに印加される。

上述の通り、キャパシタ５２は、増巾器４の出力からの
ＤＣ電流が二次コイル２Ｂを経て接地へ流れるのを阻止
する。

増ｒｌｘ器４と６、抵抗５５０．５３および５６および
キャパシタ５２からなる回路が、端子Ｖｏの信号が端子
Ｖｉヘフィードバックされて、ｌより大きい閉ループ利
得とシステム不安定性を招くのを防止する平衡ネットワ
ークを構成している。増巾器４の出力部に現われる信号
の一部は抵抗器５３を経て、増巾器６の反転入力に印加
される。増巾器７からの信号のほぼ等しい振巾部分が抵
抗器５０とキャパシタ５２を経て、増巾器６の非反転入
力に印加される。出力端子Ｖｏにより供給される信号は
増巾器６の反転、非反転入力に等しく印加され、その内
部で取り消されるので、入力端子Ｖｉには現われない。

非平衡端末から発生し、二次コイル２Ｂを横断して印加
される出力信号は、トランス２の一部コイル２＾に信号
を誘発する。誘発された出力信号は、チップ、リング端
子ＴおよびＲを介して現われるＤＣ７１１位に重畳させ
る。

したがって、変１１ＤＣ出力信号が形成され、電話局あ
るいは別のＰＡＩ３Ｘへ伝送のため、チップおよびリン
グリード線に印加される。

以上説明された回路は、平衡化されたチップおよびリン
グ端末装置ＴおよびＲから非平衡入力端子Ｖｉへ信号を
移行さけている。また、非平衡出力端子ｖＯから平衡化
チップ、リング端子ＴおよびＲへ信号を移行させている
。回路は非平衡出力リード線■０から発生する信号が非
平衡入力リード線Ｖｉヘフィードバックされるのを防止
している。

チップおよびリング端子と、ＤＣｍ流がトランスを通過
するキャパシタ間の低インピーダンスＤＣｆｆｌ流が、
公知のハイブリッド・トランスに比較して、トランスの
寸法をいちじるしく減少するのに役立つ。発明に係る上
述の中継線回路は、平衡化対の共通モー１”ＡＣ信号に
感応せず、よい縦平衡を示し、トランス２を横断する少
なくとも５００■の絶縁を提供し、公知半導体中継線回
路の欠点を克服する。４・２線ネツトワーク（一般にこ
のように呼ばれる）をふくむ双方向増１Ｊ器かえられる
ことになる。したがって大型のハイブリッド・トランス
が不要になり、単一の印刷回路基板上に全回路が構成さ
れろ。

回路はまた、公称平衡化ラインインピーダンスに整合ず
ろＡＣ端末化インピーダンスと、公称ＤＣ中継線抵抗に
整合する、ＤＣ電流に対する低い抵抗を与える。

設計のひとつの変更として、トランジスタは適当なりＣ
極性の異なった極性と、バイアス化配置を持ち、トラン
ジスタ３８がキャパシタ３とリング端子などの間に接続
できる。また、独立した入力および出力端子Ｖｉおよび
Ｖｏの代りによく知らせた接合装置端末装置が使用でき
る。この発明を理解する当業者には、以下特許請求の範
囲に定義されろ、この発明の範囲から逸脱することなく
、さまざまな他の実施例あるいは改良をなし得ることは
明らかであろう。

【図面の簡単な説明】

第１図はもっとも一般的な形態における発明の主たる機
能要素のブロック線図である。 第２図はこの発明の望ましい実施例の概略図である。 ２・・・トランス、　３・・・キャパシタ。 ４．６・・・増幅器、　５・・・インピーダンス整合回
路、　７・・・取消回路、９．１０・・・可能化回路。

Claims (1)

1. 【特許請求の範囲】 １、ひとつの平衡化されたリード線対と非平衡化一方向
   入力および出力リード線に接続される中継線回路であっ
   て、 （ａ）上記平衡化リード線対の各リード線間にＤＣ電流
   を通過させる手段、 （ｂ）それぞれ上記平衡化リード線対および上記非平衡
   化入出力リード線間にＡＣ入力およびＡＣ出力信号を双
   方向に結合する小型コアトランス装置、 （ｃ）実質的にＤＣ電流が上記トランスを通過するのを
   阻止する手段および、 （ｄ）上記出力信号が上記非平衡化入力リード線に入力
   されるのを阻止する手段 とからなり、上記ＤＣ電流が通過するのを実質的に阻止
   される結果、上記トランスコアが飽和から保護されると
   共に、トランスコアを小型にできることを特徴とする中
   継線回路。 ２、平衡化チップリード線およびリングリード線および
   一方向非平衡化入力および出力リード線を介して中央局
   に接続される中継線回路であって、（ａ）ＤＣ供給電流
   に重畳されたＡＣ入力信号およびＡＣ出力信号で構成さ
   れる変調ＤＣ信号を搬送するため、上記平衡化チップリ
   ード線およびリングリード線に接続するチップおよびリ
   ング端子、（ｂ）チップおよびリング端子間に上記ＤＣ
   電流を通過させ、上記ＡＣ信号のその間の通過を実質的
   に阻止する第１回路パス、 （ｃ）それぞれＡＣ入力信号およびＡＣ出力信号を伝送
   するための上記非平衡化入力および出力リード線に接続
   される入力端子と出力端子、 （ｄ）上記ＡＣ入力信号およびＡＣ出力信号をそれぞれ
   チップ、およびリング端子と上記入力端子と出力端子間
   に双方向に伝送するため、回路内で上記チップおよびリ
   ング端子に接続される一次コイルと、回路内で上記入出
   力端子及びアースに接続された二次コイルを有する小型
   コイルトランス、（ｅ）ＤＣ供給電流が通過するのを実
   質的に阻止するために、上記一次コイルに接続される阻
   止手段および、 （ｆ）上記出力端子より供給される上記電流が上記入力
   端子へ印加されるのを防止する取消手段とからなり、上
   記ＤＣ電流が通過するのを実質的に阻止される結果、上
   記のトランスコアが飽和から保護され、小型化できるこ
   とを特徴とする中継線回路。 ３、前記特許請求の範囲第２項において、上記第１回路
   パスが、上記チップおよびリング端子に接続された高直
   流利得増巾器であって、上記ＤＣ電流に対して低い抵抗
   を有し、また、上記入出力ＡＣ信号に対して高インピー
   ダンスを有することを特徴とする中継線回路。 ４、前記特許請求の範囲第３項において、ＤＣ供給電流
   を実質的に阻止する上記の手段が、上記一次コイルと直
   列に接続されたコンデンサで構成されることを特徴とす
   る中継線回路。 ５、前記特許請求の範囲第２項、第３項または第４項の
   いずれか一項において、さらに外部制御器から制御信号
   を受信し、これに応答してダイヤルパルス信号を発生し
   て上記チップリード線およびリングリード線に伝送する
   手段を有することを特徴とする中継線回路。 ６、ＤＣ供給電流に重畳されたＡＣ信号を搬送するため
   の平衡化チップリード線およびリングリード線を介して
   中央局に接続されると共に、上記ＡＣ信号を搬送するた
   めの非平衡化入出力リード線を介してＰＡＢＸへ接続さ
   れる中継線回路であって、 （ａ）回路内で上記平衡化チップリード線およびリング
   リード線と上記非平衡化入出力リード線に接続し、また
   上記チップリード線およびリングリード線と上記非平衡
   化入力および出力リード線間で上記ＡＣ信号を受信して
   、双方向に結合する小型コアトランスを有するハイブリ
   ッド手段、（ｂ）ＰＡＢＸにより発生される光学的制御
   信号を検出し、これに応答して上記平衡化チップリード
   線およびリングリード線間に上記ハイブリッド手段を接
   続し、上記制御信号の検出不在に応答して上記ハイブリ
   ッド手段を上記平衡化チップリード線およびリングリー
   ド線から切り離すスイッチ手段、 （ｃ）上記平衡化チップリード線およびリングリード線
   と上記スイッチ手段に接続し、上記制御信号を検出する
   上記スイッチ手段に応答して、上記チップリード線およ
   びリングリード線間にＤＣ供給電流を供給させ、上記ス
   イッチ手段による上記制御信号の検出不在に応答してＤ
   Ｃ供給電流が上記チップリード線およびリングリード線
   間を通過するのを阻止する回路パス手段および、 （ｄ）上記トランスと上記チップリード線およびリング
   リード線のいずれか一方に接続し、ＤＣ電流が通過する
   のを実質的に阻止するコンデンサ手段を有し、上記ＤＣ
   電流の通過が阻止される結果、上記トランスコアが飽和
   から保護されるとともに小型化できることを特徴とする
   中継線回路。 ７、前記特許請求の範囲第６項において、さらに上記ハ
   イブリッド手段が （ａ）上記出力リード線により搬送される上記ＡＣ信号
   の出信号を増巾してこれを上記トランスに印加するため
   、上記トランスと上記出力リード線に接続される第１増
   巾器手段、 （ｂ）上記チップリード線およびリングリード線から上
   記トランスにより受信された上記ＡＣ信号の出信号を増
   巾して上記入信号を上記入力リード線に印加するために
   、上記トランスと上記入力リード線に接続される第２増
   巾器手段および、（ｃ）上記出力リード線により搬送さ
   れ第１増巾器手段で増巾された上記出信号が第２増巾器
   手段に印加されるのを防止する手段で構成されることを
   特徴とする中継線回路。 ８、前記特許請求の範囲第７項において、さらに上記ス
   イッチ手段が （ａ）上記光学的制御信号を受信し、それに応答して可
   能化信号を発生する感光回路手段、および、（ｂ）上記
   可能化信号を受信する可能化入力を有するトランジスタ
   と、上記可能化入力により受信される上記可能化信号に
   応答して上記ハイブリッド手段と上記平衡化チップリー
   ド線およびリングリード線間にＡＣ信号パスを形成する
   ために、上記平衡化チップリード線およびリングリード
   線の他のひとつと上記トランスに接続された電流導通回
   路で構成されていることを特徴とする中継線回路。 ９、前記特許請求の範囲第８項において、上記可能化信
   号を受信する上記トランジスタに応答して、上記チップ
   リード線およびリングリード線間にＤＣ電流を通過させ
   るために、上記回路パスが、上記チップリード線および
   リングリード線に接続されたＤＣ電流導通回路を有する
   高直流電流利得増巾器および、回路内で上記トランジス
   タに接続された可能化入力で構成されていることを特徴
   とする中継線回路。 １０、小型コアトランスを経て、平衡化リード線対と非
   平衡一方向入出力リード線間に双方向に信号を移行する
   方法であって、 （ａ）上記平衡化リード線対の各リード線間にＤＣ電流
   を通過させ、 （ｂ）上記平衡化リード線対と上記非平衡入力および出
   力リード線間にそれぞれ、小型コアトランスを経て、双
   方向にＡＣ入力信号およびＡＣ出力信号を結合し、 （ｃ）上記トランスを通過するＤＣ電流を実質的に阻止
   し、かくて、 （ｄ）上記出信号が上記非平衡入力リード線に印加され
   るのを防止する ステップとからなる方法。