JPS62212690A - Display circuit - Google Patents

Display circuit

Info

Publication number
JPS62212690A
JPS62212690A JP61057591A JP5759186A JPS62212690A JP S62212690 A JPS62212690 A JP S62212690A JP 61057591 A JP61057591 A JP 61057591A JP 5759186 A JP5759186 A JP 5759186A JP S62212690 A JPS62212690 A JP S62212690A
Authority
JP
Japan
Prior art keywords
output
area
display
signal
oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61057591A
Other languages
Japanese (ja)
Inventor
文博 渡辺
巧治 篠宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP61057591A priority Critical patent/JPS62212690A/en
Publication of JPS62212690A publication Critical patent/JPS62212690A/en
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、表示器などにおいて、エリア表示を行なう
回路に関するものである。エリア表示とは第3図に示す
ように1画面全体−のうち、一定領域(ロ)(第8図中
斜線部)を表示することである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a circuit for displaying an area in a display or the like. Area display means displaying a certain area (b) (hatched area in FIG. 8) of the entire screen as shown in FIG.

〔従来の技術〕[Conventional technology]

第6図は従来、表示器に、表示を行なう回路の一例であ
る。図において■は入力信号処理部、句はメモリ、団は
タイミング制御部、ヴ1は表示位置検出部、g31は出
力制劇部、(31は表示制御入力端子、(4)は表示出
力端子、(!l)は発振器、Ill。
FIG. 6 shows an example of a conventional circuit for displaying information on a display. In the figure, ■ is an input signal processing section, haiku is a memory, dan is a timing control section, V1 is a display position detection section, g31 is an output control section, (31 is a display control input terminal, (4) is a display output terminal, (!l) is an oscillator, Ill.

(!1は表示位置検出の基準となる倍力の入力端子であ
る。
(!1 is the input terminal of the booster which serves as the reference for display position detection.

第6図に示す従来例において、入力端子(31からはメ
モリ…のアドレスに関するデータが入り、メモリの内容
が出力制御部へ伝えられる。表示位置は、基準となる入
力信号(例えばテレビの水平同期信号や垂直同期信号)
とタイミング制御回路−によシ制御され、出力制御部−
へ伝えられて、出力端子(41から表示位置に対応した
データが表示器へ出力される。
In the conventional example shown in FIG. 6, data regarding the address of the memory is input from the input terminal (31), and the contents of the memory are transmitted to the output control section. signal and vertical synchronization signal)
The output control section is controlled by the timing control circuit and the output control section.
The data corresponding to the display position is output from the output terminal (41) to the display.

第8図に示すようなエリア表示を行なう場合上記のよう
な従来例では、メモリなどを用いるため規模が大きくな
る。また、表示位置検出部g1では一般にカクンタを用
いて、基準入力信号によりカクンタを制御して、タイミ
ング制御部からのクロックパルス数を数えて表示位置を
決めるため、基準入力信号とタイミング発生部からのク
ロック信号との位相状態によっては、12072分のカ
ウント開始時間のずれを越こして、表示位置ずれを越こ
してしまう。
When displaying an area as shown in FIG. 8, the conventional example described above uses a memory and the like, resulting in a large scale. In addition, the display position detection section g1 generally uses a kakunta, controls the kakunta using a reference input signal, and determines the display position by counting the number of clock pulses from the timing control section. Depending on the phase state with the clock signal, the 12072-minute count start time difference may be exceeded and the display position shift may be exceeded.

〔・発明が解決しようとする問題点〕[・Problem that the invention seeks to solve]

また、表示位装置ずれを少なくするためには、タイミン
グ制御部からのクロック信号の周波数を高くすることが
必要になり、この場合には回路の高速化が必要となる。
Furthermore, in order to reduce display position deviation, it is necessary to increase the frequency of the clock signal from the timing control section, and in this case, it is necessary to increase the speed of the circuit.

この発明では、上記のような問題点を解消するためにな
されたもので、小さな規模で、表示位置ずれをなくすこ
とのできるエリア表示回路を得ることを目的とする。。
The present invention was made to solve the above-mentioned problems, and it is an object of the present invention to provide an area display circuit that is small in scale and can eliminate display position shift. .

〔問題点を解決するための手段〕[Means for solving problems]

この発明では、水平方向の掃引タイミングの基準となる
信号(以降、水平基準信号)と位相同期させた発振器出
力のパルス数をカウントして、エリア表示用タイミング
信号を発生させるようにしたものである。
In this invention, an area display timing signal is generated by counting the number of pulses of an oscillator output that is phase-synchronized with a signal serving as a reference for horizontal sweep timing (hereinafter referred to as a horizontal reference signal). .

〔作用〕[Effect]

この発明によるエリア表示用タイミング信号は、基準信
号と位相同期された発振器出力とで作られ表示器に出力
され、表示器でのエリア表示位置を決める。
The area display timing signal according to the present invention is generated from the reference signal and the phase-synchronized oscillator output, is output to the display, and determines the area display position on the display.

〔実施例〕〔Example〕

第1図は、この発明の一実施例であり、図において間は
発振器、θ乃は分周器、(11#−1:位相比較器、Q
4は検波器、(11は水平基準信号の入力端子、(!1
は垂直方向の挿引タイミングの基準となる信号(以降、
垂直基準信号)の入力端子である。
FIG. 1 shows an embodiment of the present invention. In the figure, the space between is an oscillator, θ is a frequency divider,
4 is a detector, (11 is a horizontal reference signal input terminal, (!1
is the reference signal for the vertical insertion timing (hereinafter,
This is the input terminal for the vertical reference signal.

翰はタイミング発生部であり、水平基準信号、垂直基準
信号、水平基準信号位相同期のとれた発振器(II)の
出力が入力され、エリア表示用タイミング信号を出力し
、表示器へ伝えられる。
The frame is a timing generator, into which the horizontal reference signal, the vertical reference signal, and the output of the oscillator (II) whose phase is synchronized with the horizontal reference signal are input, and outputs a timing signal for area display, which is transmitted to the display.

以下第2図、第8図を参照しながら動作を説明する。第
3図に示すように表示器−の画面の特定領域el) (
第8図図斜線部分)に表示を行なうとする。水平方向に
は、水平方向基準信号Iwの立ち下がりから規定時間T
IH後に一定期間エリア領域を示すように、水平方向の
エリア位置制御信号fOHで一定期間IHzレベルを出
力する。さらに規定時間’l’!IH後に同様に70H
をIHルベルにして、第3図のように枠表示ができるよ
うになる。垂直方向についても同様に垂直方向基準信号
fvの立ち下が9からTrv後、さらにTgv後に、垂
直方向のエリア位置制御信号foマt’H’レベルくし
て、垂直方向のエリア領域を示す。
The operation will be explained below with reference to FIGS. 2 and 8. As shown in Fig. 3, a specific area el) (
Assume that the display is performed in the shaded area in FIG. In the horizontal direction, there is a specified time T from the fall of the horizontal direction reference signal Iw.
After IH, the IHz level is output for a certain period of time using the horizontal area position control signal fOH to indicate the area area for a certain period of time. Furthermore, the specified time is 'l'! Similarly 70H after IH
By setting it to an IH label, you can display a frame as shown in Figure 3. Similarly, in the vertical direction, when the vertical reference signal fv falls from 9 to Trv, and further after Tgv, the vertical area position control signal fomat goes to 'H' level to indicate the vertical area area.

エリア表示位置は、上記のTIH,TII[、TIT、
TI’7の時間で決められるが、水平方向のエリア表示
位置TIH,Tjl1M、第2−a図のように作られる
The area display position is TIH, TII[, TIT,
Although determined by the time TI'7, the horizontal area display position TIH, Tjl1M is created as shown in Figure 2-a.

27g1図で示す位相比較器α濁の入力に1発振器(1
11出力を分周した出力と、端子Il+から入力される
水平方向基準信号fH1!:に入力して、両信号の位相
比較を行なって位置ずれを検出し1発振器(11)の周
波数を制御して位相同期がとれるようにしているため、
タイミング弗生部四に入力される発振器(1りの出力f
oaaと水平基準信号fHは、第2−a図に示すように
、位相同期がとれている。従って10sc ’に入力と
し、fFlでリセットのかかるカクンタを用いてfol
lCのパルス数をカウントすれば、カウント開始時のカ
クンタ入力10s。
27g1 One oscillator (1
11 output and the horizontal reference signal fH1! input from the terminal Il+. : is input, the phases of both signals are compared, positional deviation is detected, and the frequency of the first oscillator (11) is controlled to achieve phase synchronization.
The oscillator (one output f
oaa and the horizontal reference signal fH are phase synchronized, as shown in FIG. 2-a. Therefore, input it to 10sc' and use the kakunta that is reset at fFl to create fol.
If you count the number of pulses on IC, the kakunta input is 10 seconds at the start of counting.

の位相が一定しているため、/HK対して精度良(’l
’lH,T21[を決めることができる。
Since the phase of is constant, the accuracy is good ('l
'lH,T21[ can be determined.

表示器画面の垂直方向のエリア表示位置も、同期のとれ
た水平方向基準信号fHと垂直方向基準信号/Vとを用
い、第s−b図に示すように、fmのパルス数をカウン
トして’l’lv、’l’lVの時間を決めれば、垂直
方向のエリア表示位置も/f対して精度良く決めること
ができる。
The display position of the vertical area on the display screen is also determined by counting the number of pulses of fm using synchronized horizontal reference signal fH and vertical reference signal /V, as shown in Figure s-b. By determining the times 'l'lv and 'l'lV, the area display position in the vertical direction can also be determined accurately with respect to /f.

また、垂直方向についてfHIvパルス数をカウントし
たが、@直方同基準信号fマと位相同期した信号であれ
ば、その信号をカウントしても良いO また、各信号の#H# 、 II、Iのレベルは、同等
の機fEを果たせば、どちらでもかまわなr0@4図は
、第6図の他の実施例であり、第4図は、垂直方向につ
めても位相同期信号を作るようKした一例であり、f4
5図は、エリア表示の形状例えば枠の太さや四角1円形
などの枠の形状などの制御信号入力を追加した一例であ
る。
In addition, although the number of fHIv pulses was counted in the vertical direction, it is also possible to count the signal as long as it is phase-synchronized with the @ rectangular reference signal fH.Also, #H#, II, I of each signal The level of r0@4 is an alternative embodiment of the one shown in FIG. 6, and the one shown in FIG. This is an example of K, and f4
FIG. 5 is an example in which control signal inputs such as the shape of the area display, such as the thickness of the frame and the shape of the frame such as a square and a circle, are added.

〔発明の効果〕〔Effect of the invention〕

以上のように、この発明によれば、基準入力信号と発振
器出力とを位相同期し、その発振器出力によυ作るクロ
ック信号をカウントしてエリア表示位置を決めるように
しているので、精度曳くエリア表示を行なうことができ
る。
As described above, according to the present invention, the reference input signal and the oscillator output are phase-synchronized, and the area display position is determined by counting the clock signal generated by the oscillator output. can be displayed.

【図面の簡単な説明】[Brief explanation of drawings]

gx図は、本発明の実施例、第2図は、本発明による信
号のタイミング図、第8図は、エリア表示例、第4図、
第5図は他の実施例、第6図は従来例である。 図において(11)は発振器、Hは分周器、α鴫は位相
比較器、α尋は検波器、四はタイミング発生部、11)
は水平方向タイミング基準信号の入力端子、(2)は垂
直方向基準信号の入力端子である。 なお、図中同一符号は同一、または相当部分を示す。
gx diagram is an example of the present invention, FIG. 2 is a timing diagram of a signal according to the present invention, FIG. 8 is an example of area display, FIG.
FIG. 5 shows another embodiment, and FIG. 6 shows a conventional example. In the figure, (11) is an oscillator, H is a frequency divider, α-shi is a phase comparator, α-hiro is a detector, 4 is a timing generator, 11)
(2) is an input terminal for a horizontal timing reference signal, and (2) is an input terminal for a vertical reference signal. Note that the same reference numerals in the figures indicate the same or equivalent parts.

Claims (1)

【特許請求の範囲】[Claims] 発振器と、その発振器出力を分周する分周器と、その分
周器出力と基準となる信号とを入力とする位相比較器と
、その位相比較器出力を検波し、その出力で前記発振器
を制御する検波器とを備え、前記発振器出力と基準とな
る信号とで規定のタイミングを発生するタイミング発生
部の出力で、表示器の特定領域にエリア表示を行なうよ
うにしたことを特徴とする表示回路。
An oscillator, a frequency divider that divides the oscillator output, a phase comparator that receives the frequency divider output and a reference signal, and detects the phase comparator output and uses the output to control the oscillator. The display is characterized in that an area is displayed in a specific area of a display device using the output of a timing generator that generates a prescribed timing using the oscillator output and a reference signal. circuit.
JP61057591A 1986-03-14 1986-03-14 Display circuit Pending JPS62212690A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61057591A JPS62212690A (en) 1986-03-14 1986-03-14 Display circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61057591A JPS62212690A (en) 1986-03-14 1986-03-14 Display circuit

Publications (1)

Publication Number Publication Date
JPS62212690A true JPS62212690A (en) 1987-09-18

Family

ID=13060090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61057591A Pending JPS62212690A (en) 1986-03-14 1986-03-14 Display circuit

Country Status (1)

Country Link
JP (1) JPS62212690A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56158372A (en) * 1980-05-10 1981-12-07 Nippon Electric Co Cursor circuit
JPS60205581A (en) * 1984-03-30 1985-10-17 ソニー株式会社 Display unit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56158372A (en) * 1980-05-10 1981-12-07 Nippon Electric Co Cursor circuit
JPS60205581A (en) * 1984-03-30 1985-10-17 ソニー株式会社 Display unit

Similar Documents

Publication Publication Date Title
US4071895A (en) Navigational display system
JPS54151321A (en) Write-in inhibit control circuit in frame synchronizer
JPS62212690A (en) Display circuit
JPS54142935A (en) Picture display system
JP2986881B2 (en) Frequency divider for phase difference pulse signal
JP3050179B2 (en) Vertical timing signal generation circuit
US3948437A (en) Automated pelorus system
JP2574896B2 (en) Field discriminator
SU1585789A1 (en) Periodic function digit generator
JPS594046B2 (en) Light pen field of view position detection device
RU1793559C (en) Device for forming brightening permission signals
SU467377A1 (en) Graphic reading device
SU1037239A2 (en) Data display device
JPS61147678A (en) Picture image signal correcting device
JPH07212616A (en) Sampling clock generating circuit for video equipment
JP2532413B2 (en) Counter device
SU734760A2 (en) Device for presentation of coordinate system on crt screen
SU1677877A1 (en) Device for measuring distance between the centers of interference bands of interferogram
SU1608678A1 (en) Telefax to computer interface
SU1084838A1 (en) Device for reading information
JPS5840707Y2 (en) television pattern signal generator
SU1328762A1 (en) Digital phase meter of instantaneous values
JP2621260B2 (en) Image scaling device
JP2516941B2 (en) Screen display controller
CH631314B (en) TIME-SETTING DEVICE FOR AN ELECTRONIC WATCH, IN PARTICULAR AN ELECTRONIC BRACELET WATCH, WHICH PROVIDES A DISPLAY USING HANDS.