JP2516941B2 - Screen display controller - Google Patents

Screen display controller

Info

Publication number
JP2516941B2
JP2516941B2 JP61261617A JP26161786A JP2516941B2 JP 2516941 B2 JP2516941 B2 JP 2516941B2 JP 61261617 A JP61261617 A JP 61261617A JP 26161786 A JP26161786 A JP 26161786A JP 2516941 B2 JP2516941 B2 JP 2516941B2
Authority
JP
Japan
Prior art keywords
circuit
oscillation
input
screen display
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61261617A
Other languages
Japanese (ja)
Other versions
JPS63115473A (en
Inventor
研司 有坂
洋 小林
武 柴▲崎▼
眞二 須田
青木  一夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP61261617A priority Critical patent/JP2516941B2/en
Publication of JPS63115473A publication Critical patent/JPS63115473A/en
Application granted granted Critical
Publication of JP2516941B2 publication Critical patent/JP2516941B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ブラウン管等の表示装置に文字やパターン
を表示する画面表示制御装置に関するものである。
TECHNICAL FIELD The present invention relates to a screen display control device for displaying characters and patterns on a display device such as a cathode ray tube.

〔従来の技術〕[Conventional technology]

第7図に画面表示の一般例を示す。これはテレビ(以
下「TV」という)画面上等に文字やパターンを表示する
装置における画面表示例である。
FIG. 7 shows a general example of screen display. This is an example of a screen display in a device that displays characters and patterns on a television (hereinafter referred to as "TV") screen or the like.

従来の画面表示制御装置のブロック系統図を第3図に
示す。第3図において、1は発振出力信号OSCを出力す
る発振回路、RO及びCOはその発振周波数を決定する外付
抵抗及び外付コンデンサ、30は画像表示制御装置本体で
あり、該画像表示制御装置本体30において、2は発振回
路1から出力される発振出力信号OSCを入力して各種の
タイミングを発生するタイミングジェネレータ、3は表
示メモリ、4はキャラクタROM、5は出力回路、6は水
平同期信号hをカウントして画面上での表示位置を決定
する水平同期信号カウンタ、7はタイミングジェネレー
タ2の出力信号、水平同期信号カウンタ6の出力信号及
び垂直同期信号vを入力して表示メモリ3,キャラクタRO
M4,出力回路5を制御する表示制御回路、8は各種の入
力データを制御し表示内容を表示メモリ3へ記憶させる
ための入力データ制御回路、21は上記抵抗Ro及びコンデ
ンサCoからなる積分回路、T1は積分回路21の入力端子、
T2は出力端子である。
A block system diagram of a conventional screen display control device is shown in FIG. In FIG. 3, 1 is an oscillation circuit that outputs an oscillation output signal OSC, RO and CO are external resistors and capacitors that determine the oscillation frequency, 30 is an image display control device main body, and the image display control device is shown. In the main body 30, 2 is a timing generator that inputs the oscillation output signal OSC output from the oscillation circuit 1 to generate various timings, 3 is a display memory, 4 is a character ROM, 5 is an output circuit, and 6 is a horizontal synchronization signal. A horizontal sync signal counter that counts h to determine the display position on the screen, and 7 is an input signal of the output signal of the timing generator 2, the output signal of the horizontal sync signal counter 6 and the vertical sync signal v. RO
M4, a display control circuit for controlling the output circuit 5, 8 is an input data control circuit for controlling various input data and storing display contents in the display memory 3, 21 is an integrating circuit composed of the resistor Ro and the capacitor Co, T1 is an input terminal of the integrating circuit 21,
T2 is an output terminal.

第7図に示すようにTV画面上に表示させる文字やパタ
ーンの横方向の大きさは発振回路1の発振周波数で決定
される。また、画面への表示時においては、表示メモリ
3はキャラクタROM4からデータを読出し、そのデータは
出力回路5からTV等に出力され、TV画面上に文字やパタ
ーンが表示される。
As shown in FIG. 7, the horizontal size of characters and patterns displayed on the TV screen is determined by the oscillation frequency of the oscillation circuit 1. Further, at the time of display on the screen, the display memory 3 reads data from the character ROM 4, the data is output from the output circuit 5 to a TV or the like, and characters or patterns are displayed on the TV screen.

上述したような画面表示制御装置においては、発振回
路1の発振周波数およびその位相がTV側と全く非同期で
あるため、ブラウン管等に文字やパターンを表示させる
ためには、水平同期信号hによる発振回路1の位相合わ
せを行わなければならない。
In the screen display control device as described above, since the oscillation frequency of the oscillation circuit 1 and its phase are completely asynchronous with the TV side, in order to display characters or patterns on a cathode ray tube or the like, the oscillation circuit using the horizontal synchronization signal h is used. Phase 1 must be performed.

上記位相合わせを説明するために発振回路1の詳細な
構成を第4図に示す。第4図において、発振回路1は、
インバータ11,13,15、2入力NANDゲート12及び抵抗値
Rs,Rfの抵抗10、14から構成される。インバータ11の入
力側と2入力NANDゲート12の出力側とは抵抗14を介して
接続されている。この接続と抵抗10によりシュミット構
成の発振回路が形成される。水平同期信号hを発振回路
1中のインバータ15に入力することにより水平同期信号
hのパルス発生期間中は完全に発振回路の発振を停止さ
せ、水平同期信号hのパルスが消滅した後に発振を開始
させるという方法で位相合わせを行う。
A detailed configuration of the oscillator circuit 1 is shown in FIG. 4 for explaining the phase matching. In FIG. 4, the oscillator circuit 1 is
Inverter 11,13,15, 2-input NAND gate 12 and resistance value
It is composed of resistors 10 and 14 of R s and R f . The input side of the inverter 11 and the output side of the 2-input NAND gate 12 are connected via a resistor 14. This connection and the resistor 10 form a Schmitt type oscillation circuit. By inputting the horizontal synchronization signal h to the inverter 15 in the oscillation circuit 1, the oscillation of the oscillation circuit is completely stopped during the pulse generation period of the horizontal synchronization signal h, and the oscillation is started after the pulse of the horizontal synchronization signal h disappears. Phase matching is performed by the method of causing.

第4図における信号のタイミングを第5図のタイムチ
ャートに示す。第5図(a)は発振出力信号OSCの反転
信号▲▼が抵抗ROを介して接続されたT1端子の信
号波形を示し、第5図(b)は発振回路1のインバータ
15に入力される水平同期信号hを示す。
Timings of signals in FIG. 4 are shown in a time chart of FIG. 5 (a) shows the signal waveform of the T1 terminal to which the inverted signal ▲ ▼ of the oscillation output signal OSC is connected via the resistor RO, and FIG. 5 (b) shows the inverter of the oscillation circuit 1.
The horizontal synchronizing signal h input to 15 is shown.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

従来の画面表示制御装置は以上のように構成されてお
り、発振回路は水平同期信号hのパルス幅間発振が停止
してしまうため、この間入力データ制御回路8と表示メ
モリ3とのやりとりを制御することができないという欠
点がある。
The conventional screen display control device is configured as described above, and since the oscillation circuit stops oscillation during the pulse width of the horizontal synchronizing signal h, the interaction between the input data control circuit 8 and the display memory 3 is controlled during this period. There is a drawback that you cannot do it.

そこで、この欠点を解消するために第6図のように水
平同期信号hのパルス幅を短くした場合、発振出力信号
OSCの反転信号▲▼が抵抗ROを介して接続されるT
1端子を接地電位まで下げる前に水平同期信号hのパル
スが消滅し発振を開始するので、発振のタイミングがT1
端子の電位により異なり、正確な位相合わせが行われ
ず、このため表示する文字やパターンにぶれが生じると
いう問題点があった。
Therefore, when the pulse width of the horizontal synchronizing signal h is shortened as shown in FIG. 6 in order to eliminate this drawback, the oscillation output signal
Inverted signal ▲ ▼ of OSC is connected via resistor RO T
Since the pulse of the horizontal synchronizing signal h disappears and oscillation starts before the 1 terminal is lowered to the ground potential, the oscillation timing is T1.
Depending on the potential of the terminal, accurate phase matching cannot be performed, and thus there is a problem in that characters and patterns to be displayed are blurred.

本発明はこのような点に鑑みてなされたものであり、
その目的とするところは、水平同期信号のパルス幅を積
極的に短くしても発振回路を確実に停止させ、正しく位
相合わせを行うことを可能とし、かつ発振停止期間を短
くすることで、発振回路を連続発振に近づけ、これによ
り表示メモリと入力データ制御回路との画像情報のやり
とりを制御できる期間を延ばして表示メモリにおける書
込み、読出し可能な期間を延ばすことができる画面表示
制御装置を提供することにある。
The present invention has been made in view of such a point,
The purpose of this is to prevent the oscillation circuit from stopping even if the pulse width of the horizontal sync signal is positively shortened, to enable correct phase alignment, and to shorten the oscillation stop period to prevent oscillation. (EN) Provided is a screen display control device which makes a circuit close to continuous oscillation, thereby extending a period in which the exchange of image information between a display memory and an input data control circuit can be controlled and extending a writable and readable period in the display memory. Especially.

〔問題点を解決するための手段〕[Means for solving problems]

このような目的を達成するために本発明に係る画面表
示制御装置は、ドレインが抵抗10の入力側に接続されゲ
ートが水平同期信号hまたはその反転信号に接続されソ
ースがグランドまたは電源に接続された電界効果トラン
ジスタを発振回路1内に設けたものである。
In order to achieve such an object, in the screen display control device according to the present invention, the drain is connected to the input side of the resistor 10, the gate is connected to the horizontal synchronizing signal h or its inverted signal, and the source is connected to the ground or the power supply. The field effect transistor is provided in the oscillation circuit 1.

〔作用〕[Action]

本発明においては、電界効果トランジスタが、水平同
期信号hのパルスに応じて発振出力信号OSCの反転信号
▲▼が抵抗ROを介して接続されるT1端子の電位を
接地電位または電源電位に確実に固定するから、発振の
位相合わせ精度を損なうことなく水平同期信号のパルス
幅を短かくでき、この水平同期信号により表示メモリと
の画像情報のやりとりを制御できる期間を延ばして表示
メモリにおける書込み、読出し可能な期間を延長でき
る。
In the present invention, the field effect transistor ensures that the potential of the T1 terminal to which the inverted signal ▲ ▼ of the oscillation output signal OSC is connected via the resistor RO in response to the pulse of the horizontal synchronizing signal h is set to the ground potential or the power supply potential. Since it is fixed, the pulse width of the horizontal sync signal can be shortened without impairing the oscillation phase adjustment accuracy, and the horizontal sync signal can control the exchange of image information with the display memory to extend the period for writing and reading in the display memory. The possible period can be extended.

〔実施例〕〔Example〕

以下、この発明の一実施例を図について説明する。第
1図は本発明に係る画面表示制御装置を構成する発振回
路1の一実施例を示す。第1図において、20はリセット
入力を備えた反転出力のシュミット回路、21は積分回
路、22はNチャネル電界効果トランジスタである。また
第1図において第4図と同一部分又は相当部分には同一
符号が付してある。
An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows an embodiment of an oscillation circuit 1 which constitutes a screen display control device according to the present invention. In FIG. 1, 20 is a Schmitt circuit for inverting output having a reset input, 21 is an integrating circuit, and 22 is an N-channel field effect transistor. Further, in FIG. 1, the same or corresponding parts as those in FIG. 4 are designated by the same reference numerals.

次にこのように構成された装置の動作について第1
図、第2図を用いて説明する。第2図(a)に示すよう
に、発振回路1は、発振周波数がRf/Rs比で決まるシュ
ミット回路のため、電源電位VDD〜接地電位VSS間中の
「H」スレッショルドレベルVTHH〜「L」スレッショル
ドレベルVTHL間を外付抵抗RO、外付コンデンサCOで決ま
る充放電で発振するが、水平同期信号hのパルスが発生
すると、Nチャネル電界効果トランジスタ22の働きによ
り発振出力信号OSCの反転信号▲▼が抵抗ROを介
して接続されるT1端子は接地電位VSSまで下がり発振は
停止する。またこのパルスが消滅すると発振を開始する
が、発振出力信号OCSの反転信号▲▼及びT1端子
は必ず接地電位VSSから上昇を始めるので、発振のタイ
ミングは一定であり、正確な位相合わせが可能となる。
Next, regarding the operation of the apparatus configured as described above,
This will be described with reference to FIGS. As shown in FIG. 2 (a), since the oscillation circuit 1 is a Schmitt circuit whose oscillation frequency is determined by the Rf / Rs ratio, the “H” threshold level V THH between the power supply potential V DD and the ground potential V SS is Oscillation occurs between the "L" threshold level V THL by charge / discharge determined by the external resistor RO and the external capacitor CO. However, when a pulse of the horizontal synchronizing signal h occurs, the oscillation output signal OSC is generated by the N-channel field effect transistor 22. The T1 terminal to which the inversion signal ▲ ▼ of is connected via the resistance RO drops to the ground potential V SS and oscillation is stopped. When this pulse disappears, oscillation starts, but the inverted signal ▲ ▼ of the oscillation output signal OCS and the T1 terminal always start rising from the ground potential V SS, so the oscillation timing is constant and accurate phase adjustment is possible. Becomes

なお、上記実施例における水平同期信号h、2入力NA
NDゲート12及びソースを接地したNチャネル電界効果ト
ランジスタ22をそれぞれ水平同期信号の反転信号、2
入力NORゲート及びソースを電源に接続したPチャネル
電界効果トランジスタに変えてもよく、上記実施例と同
様の効果を奏する。
It should be noted that the horizontal synchronizing signal h and the two-input NA in the above embodiment are used.
The ND gate 12 and the N-channel field effect transistor 22 whose source is grounded are respectively inverted signals of the horizontal synchronization signal,
The input NOR gate and source may be replaced with a P-channel field effect transistor connected to the power supply, and the same effect as that of the above-described embodiment is obtained.

〔発明の効果〕〔The invention's effect〕

以上説明したように、本発明に係る画面表示制御装置
によれば、水平同期信号hのパルスにより発振出力信号
OSCの反転信号▲▼が抵抗ROを介して接続されるT
1の電位を接地電位VSSまたは電源電位VDDに固定するた
めの電界効果トランジスタ22を発振回路1内に設けたの
で、短いパルス幅の水平同期信号でもって正確な位相合
わせが可能となり、表示する文字やパターンにぶれが生
じないという効果がある。
As described above, according to the screen display control device of the present invention, the oscillation output signal is generated by the pulse of the horizontal synchronizing signal h.
Inverted signal ▲ ▼ of OSC is connected via resistor RO T
Since the field effect transistor 22 for fixing the potential of 1 to the ground potential V SS or the power supply potential V DD is provided in the oscillation circuit 1, it is possible to perform accurate phase alignment with a horizontal synchronizing signal having a short pulse width. There is an effect that blurring does not occur in the characters and patterns to be performed.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明に係る画面表示制御装置を構成する発振
回路の一実施例を示す回路図、第2図は第1図の回路の
動作を説明するためのタイムチャート図、第3図は従来
の画面表示装置のブロック系統図、第4図は従来の画面
表示装置を構成する発振回路を示す回路図、第5図およ
び第6図は第4図の回路の動作を説明するためのタイム
チャート図、第7図はTV画面等に文字やパターンを表示
する装置における画面表示例を示す図である。 図において、1は発振回路、2はタイミングジェネレー
タ、3は表示メモリ、4はキャラクタROM、5は出力回
路、6は水平同期信号カウンタ、7は表示制御回路、8
は入力データ制御回路、20はシュミット回路、21は積分
回路、22は電界効果トランジスタ、30は画面表示制御装
置本体である。
FIG. 1 is a circuit diagram showing an embodiment of an oscillator circuit constituting a screen display control device according to the present invention, FIG. 2 is a time chart diagram for explaining the operation of the circuit of FIG. 1, and FIG. FIG. 4 is a block diagram of a conventional screen display device, FIG. 4 is a circuit diagram showing an oscillation circuit which constitutes the conventional screen display device, and FIGS. 5 and 6 are time charts for explaining the operation of the circuit of FIG. FIG. 7 is a diagram showing a screen display example in a device for displaying characters and patterns on a TV screen or the like. In the figure, 1 is an oscillation circuit, 2 is a timing generator, 3 is a display memory, 4 is a character ROM, 5 is an output circuit, 6 is a horizontal synchronizing signal counter, 7 is a display control circuit, and 8 is a display control circuit.
Is an input data control circuit, 20 is a Schmitt circuit, 21 is an integrating circuit, 22 is a field effect transistor, and 30 is a screen display control device body.

フロントページの続き (72)発明者 須田 眞二 伊丹市瑞原4丁目1番地 三菱電機株式 会社北伊丹製作所内 (72)発明者 青木 一夫 伊丹市瑞原4丁目1番地 三菱電機株式 会社北伊丹製作所内Front page continuation (72) Inventor Shinji Suda, 4-chome, Mizuhara, Itami-shi, Kitaitami Works, Mitsubishi Electric Corporation (72) Inventor, Kazuo Aoki 4-chome, Mizuhara, Itami-shi, Kitaitami Works, Mitsubishi Electric Corporation

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】ブラウン管等の表示装置に文字やパターン
を表示するための画面表示制御装置本体と、 水平同期信号が入力されるリセット入力を備えた反転出
力のシュミット回路と、入力が上記シュミット回路の出
力に接続され、出力が上記シュミット回路の入力に接続
された積分回路と、ドレインが上記シュミット回路の入
力に接続されゲートが上記シュミット回路のリセット入
力に接続されソースがグランドまたは電源に接続された
電界効果トランジスタとからなり、上記画面表示装置本
体にその周波数に応じて、画面表示されるパターン等の
横方向の大きさが決定される発振信号を供給する発振回
路とを備えたことを特徴とする画面表示制御装置。
1. A screen display control device main body for displaying characters or patterns on a display device such as a cathode ray tube, an inversion output Schmitt circuit having a reset input to which a horizontal synchronizing signal is input, and the Schmitt circuit input. Connected to the output of the Schmitt circuit, the output connected to the input of the Schmitt circuit, the drain connected to the input of the Schmitt circuit, the gate connected to the reset input of the Schmitt circuit, and the source connected to ground or the power supply. And an oscillating circuit for supplying an oscillating signal whose size in the horizontal direction such as a pattern displayed on the screen is determined in accordance with the frequency of the screen display device body. Screen display control device.
JP61261617A 1986-10-31 1986-10-31 Screen display controller Expired - Lifetime JP2516941B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61261617A JP2516941B2 (en) 1986-10-31 1986-10-31 Screen display controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61261617A JP2516941B2 (en) 1986-10-31 1986-10-31 Screen display controller

Publications (2)

Publication Number Publication Date
JPS63115473A JPS63115473A (en) 1988-05-20
JP2516941B2 true JP2516941B2 (en) 1996-07-24

Family

ID=17364383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61261617A Expired - Lifetime JP2516941B2 (en) 1986-10-31 1986-10-31 Screen display controller

Country Status (1)

Country Link
JP (1) JP2516941B2 (en)

Also Published As

Publication number Publication date
JPS63115473A (en) 1988-05-20

Similar Documents

Publication Publication Date Title
JPH0519156B2 (en)
US6812915B2 (en) Liquid crystal display device
JP2516941B2 (en) Screen display controller
JP2516946B2 (en) Screen display controller
KR910013877A (en) Character generator
US4122494A (en) Synchronization for oscillating optical beam deflecting device
JP3192522B2 (en) Display integrated tablet device and driving method thereof
JPS5818743A (en) Method and circuit for frame memory access
JPS5834837B2 (en) CRT display device
JPS63212280A (en) Screen display controller
JPS62191881A (en) Screen display controller
JPH0311474B2 (en)
JPS62257192A (en) Screen display unit
KR960036799A (en) Stable Image Control Signal Generator for Digital Video Signal Processing
US4980770A (en) Logic signals generating and sequencing circuit for charge transfer device
JPS62115190A (en) Screen display unit
KR890003034B1 (en) Window borderline generating circuit for crt display
JP2584307B2 (en) Display position automatic adjustment method
KR200147281Y1 (en) Synchronized signal polarity discrimination circuit for projector
JP2983792B2 (en) Display device drive circuit
SU1485226A1 (en) Tv indicator screen data display unit
JPS605670Y2 (en) display device
GB2257587A (en) A phase detector and a phase locked loop
KR0152930B1 (en) Circuit for stabilizing sync.signal
KR910010113B1 (en) Multi-screen system

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term