JPS62199138A - Detecting method and apparatus for error in parallel transmission - Google Patents

Detecting method and apparatus for error in parallel transmission

Info

Publication number
JPS62199138A
JPS62199138A JP61040240A JP4024086A JPS62199138A JP S62199138 A JPS62199138 A JP S62199138A JP 61040240 A JP61040240 A JP 61040240A JP 4024086 A JP4024086 A JP 4024086A JP S62199138 A JPS62199138 A JP S62199138A
Authority
JP
Japan
Prior art keywords
transmission
code rule
pulse
violation
cmi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61040240A
Other languages
Japanese (ja)
Inventor
Yukio Nakano
幸男 中野
Akihiro Hori
明宏 堀
Yasushi Takahashi
靖 高橋
Yoshitaka Takasaki
高崎 喜孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61040240A priority Critical patent/JPS62199138A/en
Publication of JPS62199138A publication Critical patent/JPS62199138A/en
Pending legal-status Critical Current

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

PURPOSE:To transfer additional information with code rule violation and to facilitate error detection due to the violation of code rule by applying simultaneously the code rule violation to the transmission codes of m-line of transmission lines. CONSTITUTION:Four-bit parallel information series (a)-(d) from terminal 41-44 are converted into a CMI code at CMI coding circuits 1-4, the code rule violation is applied when a frame location pulse (e) is inputted from a terminal 51, and the result is sent to transmission lines 31-34. On the other hand, in decoding circuits 11-14, received CMI codes (f)-(i) are converted into reception information series, which are outputted to terminals 45-48. Further, detection circuits 21-24 generate a pulse when the code rule violation is detected in each CMI code and a detection circuit 61 generates a frame pulse when all pulses are detected. Moreover, a detection circuit 62 generates an error detection pulse when the number of the code rule violation is 1-3.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタル伝送における誤り検出方法及び装
置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an error detection method and apparatus in digital transmission.

[従来の技術〕 一般にディジタル情報を伝送する場合には、伝送媒体に
適合した伝送符号に変換して伝送する方法が用いられて
いる。
[Prior Art] Generally, when transmitting digital information, a method is used in which the information is converted into a transmission code suitable for the transmission medium and then transmitted.

これらの伝送符号のうち、CMI符号(CodedMa
rk Inversion Code)等の符号におい
ては、符号規則違反(C’ode Ru1e Viol
ation、以下CRVと略記する)を検出することに
よって容易に伝送路の誤りを監視することができる(例
えば「やさしいディジタル伝送」白下編著、電気通信協
会発行p、142に記載)。
Among these transmission codes, CMI code (CodedMa
In codes such as rk Inversion Code), code rule violation (C'ode Ru1e Viol
(hereinafter abbreviated as CRV), it is possible to easily monitor errors in the transmission path (for example, as described in "Easy Digital Transmission" edited by Shiroshita, published by Telecommunications Association, p. 142).

上記のとと<CMI符号を用いて伝送誤りを検出する場
合の構成例を第3図に示す。
FIG. 3 shows an example of a configuration for detecting transmission errors using the above-mentioned Toto<CMI code.

第3図において、入力端子41から入力したディジタル
情報は、CMI符号化回路1において下記のとときCM
I符号規則に従ってCMI符号に変換される。
In FIG. 3, the digital information input from the input terminal 41 is input to the CMI encoding circuit 1 as follows:
It is converted into a CMI code according to the I code rules.

すなわち、CMI符号規則においては、入力情報“0”
は“01”に、入力情報“1”は“00”と“11”に
交互に変換する。
In other words, in the CMI code rule, input information “0”
is converted into “01”, and input information “1” is converted into “00” and “11” alternately.

上記のとときCMI符号に変換された信号は、伝送路3
1を介して受信側に伝送される。
In the above case, the signal converted to the CMI code is transmitted through the transmission line 3.
1 to the receiving side.

受信側において、CMI復号回路11は、受信信号が’
 01 ”のときには情報゛0”を、受信信号が“00
”または11”のときには情報“1”を出力端子45か
ら出力する。
On the receiving side, the CMI decoding circuit 11 decodes the received signal.
01”, the information is “0”, and the received signal is “00”.
“or 11”, information “1” is output from the output terminal 45.

また、CRV検出回路21においては、上記のごときC
MI符号規則に違反している信号を受信した場合、すな
わち、10”を受信した場合や“00”と“11”とが
交互ではなかった場合に誤りを検出したものとして、誤
り検出パルス出力端子53からパルスを出力する。
In addition, in the CRV detection circuit 21, the above C
If a signal that violates the MI code rules is received, that is, if a signal of ``10'' is received or if ``00'' and ``11'' are not alternated, an error is detected and the error detection pulse output terminal A pulse is output from 53.

一方、「ディジタル網における局内パルス伝送の検討」
 (手出、吹抜、共著、電子通信学会技術研究報告CS
 77−171)に記載されているように、前記のとと
きCRVを積極的に利用してフレーム情報を転送する方
法がある。
On the other hand, "Study of intra-office pulse transmission in digital networks"
(Tade, Fukinuki, co-author, Institute of Electronics and Communication Engineers Technical Research Report CS
77-171), there is a method of actively utilizing CRV to transfer frame information in the above case.

この方法では、送信側において、フレームの先頭位置に
故意にCRVを施して伝送し、受信側においてCRVを
検出することによってフレームの先頭位置を識別するも
のである。
In this method, the transmitting side intentionally applies CRV to the starting position of a frame and transmits the frame, and the receiving side detects the CRV to identify the starting position of the frame.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかし、前記第3図のとと<CRVを用いて誤り検出を
行なう場合には、上記のようにCRVを用いてフレーム
情報を転送すると、受信したCRVがフレーム情報を表
わすものであるか、または伝送路の誤りであるかを区別
することができなくなってしまう。
However, when error detection is performed using the CRV shown in FIG. It becomes impossible to distinguish whether there is an error in the transmission path or not.

従って、CRVを用いて誤り検出を行なう場合には、C
RVを用いてフレーム情報を転送する方法を用いること
はできず、別線転送やパターン転送等の他の転送方法を
用いなければならないという問題があった。
Therefore, when performing error detection using CRV, CRV
There is a problem in that the method of transferring frame information using RV cannot be used, and other transfer methods such as separate line transfer or pattern transfer must be used.

本発明は、CMI等の伝送符号を用いて並列伝送を行な
う際に、フレーム情報等の付加情報をCRVを用いて転
送することができ、かつCRVによる誤りの検出も容易
に行なうことができる誤り検出方法及び装置を提供する
ことを目的とするものである。
The present invention is capable of transmitting additional information such as frame information using a CRV when performing parallel transmission using a transmission code such as CMI, and is capable of easily detecting errors using the CRV. The object of the present invention is to provide a detection method and apparatus.

〔問題点を解決するための手段〕[Means for solving problems]

上記の目的を達成するため1本発明においては。 In order to achieve the above object, one aspect of the present invention is as follows.

立木の伝送路のうちの特定のm本(2≦m S Q )
の伝送符号に同時にCRVを施すことによって付加情報
を送信し、受信側では同一タイムスロットにおいてCR
Vを検出した伝送路の数がmの場合は付加情報、上記の
数が1以上でm未満の場合には誤り検出と判定するよう
に構成している。
Specific m transmission lines among standing trees (2≦m S Q )
Additional information is transmitted by simultaneously applying CRV to the transmission codes of
The configuration is such that if the number of transmission lines where V is detected is m, it is determined to be additional information, and if the above number is 1 or more and less than m, it is determined to be error detection.

〔作用〕[Effect]

本発明においては1m本の伝送路の伝送符号に同時にC
RVを施しているので、受信側において検出した伝送符
号規則違反の伝送路の数が上記と同数のmである場合に
は付加情報であることが判る。
In the present invention, the transmission codes of 1 m transmission lines are simultaneously
Since RV is applied, if the number of transmission paths that violate transmission code rules detected on the receiving side is m, which is the same number as above, it can be determined that the information is additional information.

また、上記の数がm未満である場合には、故意に施した
CRVではなく、伝送路の誤りであると判定することが
できる6 なお、CRVの数がOである場合も当然に誤りではない
ので、結局上記の数が1以上でm未満の場合が誤りとな
る。
In addition, if the above number is less than m, it can be determined that the CRV is not an intentional CRV but an error in the transmission path. Therefore, if the above number is greater than or equal to 1 and less than m, it becomes an error.

〔発明の実施例〕 第1図は、本発明の一実施例のブロック図である。[Embodiments of the invention] FIG. 1 is a block diagram of one embodiment of the present invention.

第1図において、41〜44は並列情報系列(a)〜(
d)の入力端子、 51はフレーム位置パルス(e)の
入力端子、1〜4はCMI符号化回路、31〜34は伝
送路、11〜14はCMI復号回路、21〜24はCR
V検出回路、45〜48は並列情報系列の出力端子、5
2はフレーム位置パルス出力端子、53は誤り検出パル
ス出力端子、61はフレーム検出回路、62は誤り検出
回路、 71.73はアンド回路、72はオア回路であ
る。
In FIG. 1, 41 to 44 are parallel information series (a) to (
d) input terminal, 51 is an input terminal for frame position pulse (e), 1 to 4 are CMI encoding circuits, 31 to 34 are transmission lines, 11 to 14 are CMI decoding circuits, 21 to 24 are CR
V detection circuit, 45 to 48 are output terminals for parallel information series, 5
2 is a frame position pulse output terminal, 53 is an error detection pulse output terminal, 61 is a frame detection circuit, 62 is an error detection circuit, 71.73 is an AND circuit, and 72 is an OR circuit.

また、第2図は第1図の回路の信号波形図であり、(a
)〜(0)はそれぞれ第1図の同符号を付した個所の信
号波形を示している。
Moreover, FIG. 2 is a signal waveform diagram of the circuit of FIG. 1, and (a
) to (0) indicate the signal waveforms at the locations designated by the same reference numerals in FIG. 1, respectively.

以下、第2図に基づいて第1図の回路の動作を説明する
The operation of the circuit shown in FIG. 1 will be explained below based on FIG. 2.

CMI符号化回路1〜4においては、入力端子41〜4
4から入力した4ビット並列情報系列(a)〜(d)を
CMI符号に変換すると共に入力端子51からフレーム
位置パルス(e)が入力したときにはCRVを施して伝
送路31〜34に送出する。
In the CMI encoding circuits 1 to 4, input terminals 41 to 4
The 4-bit parallel information series (a) to (d) input from 4 is converted into a CMI code, and when a frame position pulse (e) is input from input terminal 51, it is subjected to CRV and sent to transmission lines 31 to 34.

一方、CMI復号回路11〜14においては、受信した
CMI符号(f)〜(i)を受信情報系列に変換し、出
力端子45〜48に出力する。
On the other hand, the CMI decoding circuits 11-14 convert the received CMI codes (f)-(i) into received information sequences and output them to output terminals 45-48.

また、CRV検出回路21〜24では、各CMI符号の
CRVを検出したときにパルスを発生する。
Further, the CRV detection circuits 21 to 24 generate pulses when detecting the CRV of each CMI code.

そしてフレーム検出回路61においては、全てのCRV
検出回路からパルスを受けたときにフレームパルスを発
生する。
Then, in the frame detection circuit 61, all CRV
Generates a frame pulse when receiving a pulse from the detection circuit.

また、誤り検出回路62においては、CRVの数が1以
上、3以下の場合には誤り検出を示すパルスを発生する
Further, the error detection circuit 62 generates a pulse indicating error detection when the number of CRVs is 1 or more and 3 or less.

前記のごとく、フレーム情報を送信する場合には、フレ
ーム位置パルス(e)が入力したときに全ての伝送路に
おいてCRVを施されたパルスが伝送されているので、
第2図の(j)〜(m)に示すように、受信側の全ての
CRV検出回路においてCRVが検出され、そのためア
ンド回路71からフレーム位置パルス出力端子52にパ
ルスが出力され、フレーム位置であることが識別される
As mentioned above, when transmitting frame information, when the frame position pulse (e) is input, the pulse subjected to CRV is transmitted on all transmission paths, so
As shown in (j) to (m) of FIG. 2, CRV is detected in all the CRV detection circuits on the receiving side, and therefore a pulse is output from the AND circuit 71 to the frame position pulse output terminal 52, and the pulse is output at the frame position. Something is identified.

なお、この場合には、誤り検出パルスが出力されないよ
うにアンド回路73を用いて誤り検出パルス出力端子5
3をマスクする。
In this case, an AND circuit 73 is used to connect the error detection pulse output terminal 5 so that the error detection pulse is not output.
Mask 3.

一方、上記のように全てゐ伝送路に故意にCRVを施し
た場合ではなく、ある伝送路に誤りが生じてCRVが発
生した場合には、第2図の(f)の斜線部分に示すごと
く、その伝送路に接続されたCRV検出回路のみにおい
てCRVが検出される。
On the other hand, if CRV occurs due to an error in a certain transmission line, rather than when CRV is intentionally applied to all transmission lines as described above, as shown in the shaded area in (f) of Figure 2, , CRV is detected only by the CRV detection circuit connected to the transmission line.

そのためアンド回路71の出力は低レベルのままであっ
て、フレームパルスは出力されず、逆に第2図(o)に
示すように誤り検出パルス出力端子53に誤り検出パル
スが出力される。
Therefore, the output of the AND circuit 71 remains at a low level, no frame pulse is output, and on the contrary, an error detection pulse is output to the error detection pulse output terminal 53 as shown in FIG. 2(o).

なお、全てのCRV検出回路においてCRVが検出され
なかった場合には、フレームパルスも誤り検出パルスも
共に出力されない。
Note that if no CRV is detected in any of the CRV detection circuits, neither the frame pulse nor the error detection pulse is output.

また、第1図の実施例においては、フレーム情報を送信
する場合には、4本の伝送路の全てに故意にCRVを施
す場合を例示したが、CRVを施す伝送路は特定のもの
のみでもよい、すなわち、CRVを施す伝送路の数mは
、2以上でQ(この実施例の場合は4)以下であればよ
い。
In addition, in the embodiment shown in Fig. 1, when transmitting frame information, CRV is intentionally applied to all four transmission lines, but it is also possible to apply CRV to only a specific transmission line. In other words, the number m of transmission lines to which CRV is applied may be 2 or more and Q (4 in this embodiment) or less.

〔発明の効果〕〔Effect of the invention〕

以上説明したごとく本発明によれば、CMI等の伝送符
号を用いて並列伝送を行なう際に、付加情報をCRVを
用いて転送すると共に、CRVによる誤り検出も容易に
行なうことができるという優れた効果が得られる。
As explained above, according to the present invention, when performing parallel transmission using transmission codes such as CMI, additional information can be transferred using CRV, and error detection using CRV can be easily performed. Effects can be obtained.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例のブロック図、第2図は第1
図の回路の信号波形図、第3図は従来の誤り検出装置の
一例図である6 〈符号の説明〉 1〜4・・・CM、I符号化回路 11〜14・・・CMI復号回路 21〜24・・・CRV検出回路 31〜34・・・伝送路 61・・・フレーム検出回路 62・・・誤り検出回路 代理人弁理士  中 村 純之助 第2図 (d) (e) (i) (m) (n) 第3図
FIG. 1 is a block diagram of one embodiment of the present invention, and FIG. 2 is a block diagram of an embodiment of the present invention.
A signal waveform diagram of the circuit shown in the figure, and FIG. 3 is an example diagram of a conventional error detection device. ~24... CRV detection circuit 31-34... Transmission line 61... Frame detection circuit 62... Error detection circuit Attorney Junnosuke Nakamura Figure 2 (d) (e) (i) ( m) (n) Figure 3

Claims (1)

【特許請求の範囲】 1、ディジタルデータを並列に伝送するl本(l≧2)
の伝送路のうちの特定のm本(2≦m≦l)の伝送路の
伝送符号に同時に伝送符号規則違反処理を施すことによ
って付加情報を送信し、受信側では、上記l本の伝送路
の伝送符号規則違反の有無を判定し、同一タイムスロッ
トにおいて伝送符号規則違反を検出した伝送路の数がm
の場合は付加情報、上記の数が1以上でm未満の場合に
は伝送誤りと判定することを特徴とする並列伝送におけ
る誤り検出方法。 2、ディジタルデータを並列に伝送するl本(l≧2)
の伝送路のそれぞれに伝送する情報を所定の伝送符号規
則に基づいて符号化し、かつ付加情報を送信する際には
上記l本のうちの特定のm本(2≦m≦l)の伝送路の
伝送符号に同時に伝送符号規則違反処理を施して送信す
る第1の手段と、上記の伝送符号を受信し、上記特定の
m本の伝送符号について伝送符号規則違反の有無を検出
する第2の手段と、該第2の手段が同一タイムスロット
において上記特定のm本の全てに伝送符号規則違反を検
出した場合は付加情報、伝送符号規則違反を検出した数
が1以上でm未満の場合には伝送誤りと判定する第3の
手段とを備えた並列伝送における誤り検出装置。
[Claims] 1. l pieces of digital data transmitted in parallel (l≧2)
The additional information is transmitted by simultaneously performing transmission code rule violation processing on the transmission codes of specific m (2≦m≦l) transmission lines among the transmission lines, and on the receiving side, The number of transmission lines for which a violation of the transmission code rule was detected in the same time slot is m.
An error detection method in parallel transmission characterized in that if the above number is 1 or more and less than m, it is determined to be additional information, and if the above number is 1 or more and less than m, it is determined to be a transmission error. 2. l lines that transmit digital data in parallel (l≧2)
The information to be transmitted on each of the transmission paths is encoded based on a predetermined transmission code rule, and when transmitting additional information, a specific m transmission path (2≦m≦l) among the above l transmission paths is encoded. a first means for transmitting a transmission code rule violation process on the transmission codes at the same time; and a second means for receiving the transmission codes and detecting whether or not there is a violation of the transmission code rules for the specific m transmission codes. and additional information if the second means detects a violation of the transmission code rule in all of the specified m lines in the same time slot, and additional information if the number of detected transmission code rule violations is 1 or more and less than m. and third means for determining a transmission error.
JP61040240A 1986-02-27 1986-02-27 Detecting method and apparatus for error in parallel transmission Pending JPS62199138A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61040240A JPS62199138A (en) 1986-02-27 1986-02-27 Detecting method and apparatus for error in parallel transmission

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61040240A JPS62199138A (en) 1986-02-27 1986-02-27 Detecting method and apparatus for error in parallel transmission

Publications (1)

Publication Number Publication Date
JPS62199138A true JPS62199138A (en) 1987-09-02

Family

ID=12575189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61040240A Pending JPS62199138A (en) 1986-02-27 1986-02-27 Detecting method and apparatus for error in parallel transmission

Country Status (1)

Country Link
JP (1) JPS62199138A (en)

Similar Documents

Publication Publication Date Title
JP2957665B2 (en) HDB3, AMI coding rule violation detection device
JPS62199138A (en) Detecting method and apparatus for error in parallel transmission
JPH0473906B2 (en)
JP2555582B2 (en) CMI code error detection circuit
RU2396723C2 (en) Correction of single bit errors in code words coded by method of relative phased manipulation, with help of accepted combined digital sum
JPS62150945A (en) Transmission line supervisory system
JPH0124386B2 (en)
JPH0510435Y2 (en)
JPH04287543A (en) Parallel optical transmission circuit
JP3281697B2 (en) Line quality monitoring circuit
JPS62122433A (en) Frame information transfer equipment
SU788406A1 (en) Device for receving discrete information with supervisory feedback
JP2001119326A (en) Transmission line monitoring device
JPS61172437A (en) Code error detection circuit
JPS61283240A (en) Coding system
JPH02240753A (en) Asynchronous communication ic
JPH02149047A (en) Transmission equipment
JPH034623A (en) Serial data transmission system
JPS58134561A (en) Multilevel transmission system
JPS6235740A (en) Communication controller
JPH01278138A (en) Frame synchronizing system
JPH01264017A (en) Code converter
JPS60201745A (en) Code error detecting system
JPS61167244A (en) Communication control equipment
JPH02100549A (en) Transmission control equipment