JPS62198122A - Semiconductor processor - Google Patents

Semiconductor processor

Info

Publication number
JPS62198122A
JPS62198122A JP3919486A JP3919486A JPS62198122A JP S62198122 A JPS62198122 A JP S62198122A JP 3919486 A JP3919486 A JP 3919486A JP 3919486 A JP3919486 A JP 3919486A JP S62198122 A JPS62198122 A JP S62198122A
Authority
JP
Japan
Prior art keywords
section
wafer
semiconductor
clean gas
clean
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3919486A
Other languages
Japanese (ja)
Inventor
Haruo Amada
春男 天田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP3919486A priority Critical patent/JPS62198122A/en
Publication of JPS62198122A publication Critical patent/JPS62198122A/en
Pending legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

PURPOSE:To always clean the surface of a semiconductor by forming clean gas passages in a wafer processor and a mechanism for controlling a wafer in the processor. CONSTITUTION:A loader 3 for setting a wafer cartridge 2 which contains a semiconductor wafer 1 and removing the wafer, a wafer handling unit 4, a boundary processor 5, a dehydrating bake unit 6, a photoresist coating unit 7, a prebaking unit 8, and an unloader 9 which contains the wafer 1 in the cartridge are provided. Modules are independently partitioned, cleaned gas is supplied to the independent spaces, controlled in exhaust amounts, and clean gas passages are formed. Further, gas streams in the modules are controlled so that dusts generated in the modules do not act on the wafer, and exhaust amount balances among the modules is controlled so that dusts do not act with other modules. Thus, the dusts are not adhered to the wafer to improve the manufacturing yield.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体物質処理技術に関するもので、特に、半
導体物質を清浄状態に保ちながら、種々の処理を施し、
半導体物質に半導体素子を形成する処理技術に関するも
のである。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to semiconductor material processing technology, and in particular, the present invention relates to semiconductor material processing technology, in which semiconductor materials are subjected to various treatments while being kept in a clean state.
The present invention relates to processing techniques for forming semiconductor devices in semiconductor materials.

〔従来の技術〕[Conventional technology]

周知のように、半導体装置の製造技術は、結晶成長技術
をはじめ、不純物拡散技術、結晶アニール技術、パシベ
ーション膜生成技術、メタライズ技術等の加熱処理また
は、反応を伴う加熱処理が行なわれると共に、ホトレジ
処理技術、ドライエツチング技術等の微細加工技術が組
合わされている。微細化された半導体装置の歩留は、そ
の製造雰囲気の異物の量に影響する。そのため、異物の
量が制御されたクリーンルーム内で製造される。
As is well known, semiconductor device manufacturing technology includes crystal growth technology, impurity diffusion technology, crystal annealing technology, passivation film generation technology, metallization technology, and other heat treatments or heat treatments that involve reactions. Microfabrication technologies such as processing technology and dry etching technology are combined. The yield of miniaturized semiconductor devices affects the amount of foreign matter in the manufacturing atmosphere. Therefore, it is manufactured in a clean room where the amount of foreign matter is controlled.

クリーンルーム内には複数の半導体処理装置が設置され
ており、人間がその半導体処理装置を管理している。ク
リーンルーム内で人間は防塵服を着ているものの顔面は
露出しており発塵源となっている。そのため、■工業調
査会1981年8月1日発行「電子材料」誌1981年
8月号、P21〜P25に記載されているように、ダウ
ンフロー型、クリーンベンチ型等々のクリーンルーム方
式が開発されている。これらの方式は、人的発塵な半導
体処理装置上に存在させないように、クリーンルームの
天井から清浄気体を半導体処理装置に吹き付けるもので
ある。
A plurality of semiconductor processing devices are installed in the clean room, and the semiconductor processing devices are managed by humans. Although people are wearing dust-proof clothing in the clean room, their faces are exposed and become a source of dust generation. For this reason, clean room systems such as the down-flow type and clean bench type have been developed, as described in the August 1981 issue of "Electronic Materials" magazine published by Kogyo Kenkyukai on August 1, 1981, pages 21 to 25. There is. In these methods, clean gas is blown onto the semiconductor processing equipment from the ceiling of the clean room to prevent human-generated dust from being present on the semiconductor processing equipment.

〔発明の解決しようとする問題点〕[Problem to be solved by the invention]

半導体メモIJ L S I等のように、集積度が1M
ビットから4Mビット、さらに16Mビットと向上され
ると、それに伴いLSI素子パターンサイスモ、1μm
寸法から、さらに、サブμm寸法へと、微細化されてい
る。
The degree of integration is 1M, such as semiconductor memory IJ LSI etc.
When the bit is improved from 4M bits to 16M bits, the LSI element pattern size becomes 1μm.
The dimensions have been further refined to sub-μm dimensions.

この結果、従来の半導体ウェハ処理上問題とならなかっ
た、0.1μm以下の半導体ウェハ付着異物が直接製品
不良に結びつくという問題が発生していることがわかっ
た。
As a result, it was found that foreign matter adhering to semiconductor wafers of 0.1 μm or less, which did not pose a problem in conventional semiconductor wafer processing, was directly linked to product defects.

これらの背景から、クリーンルーム内の発塵メカニズム
を追求した結果、本発明者は下記の問題点を確認した。
From these backgrounds, as a result of pursuing the dust generation mechanism in a clean room, the present inventors confirmed the following problems.

塵埃の発塵源としては、作業者による人的発塵も大きな
課題であるが、処理される半導体ウェハ側から考えると
、半導体ウェハを処理するプロセス自体のプロセス発塵
、および半導体ウェハを搬送する機構部等からの装置発
塵が大きな要因となっていることが判明した。
Human dust generation by workers is also a major issue as a source of dust, but from the perspective of semiconductor wafers being processed, there are dust generation from the process itself that processes semiconductor wafers, and dust generation during the transportation of semiconductor wafers. It was found that equipment dust generated from mechanical parts, etc. was a major factor.

さらに、ウェハ付着異物の種類と製品不良との相関を分
析した結果、付着異物の大きさと共に、付着異物材質が
半導体素子特性に影響を与えるか否かにより大きさより
、製品不良を誘発する決定的な原因となることが明らか
にされた。
Furthermore, as a result of analyzing the correlation between the types of foreign particles adhered to wafers and product defects, we found that the size of the foreign particles as well as the material of the adhered foreign particles affect the characteristics of semiconductor devices. It was revealed that this was the cause.

また、半導体素子特性不良を誘発する半導体ウェハ付着
異物は表面付着異物のみではなく、裏面付着異物も問題
となる。
In addition, the foreign matter adhering to the semiconductor wafer that causes defective semiconductor device characteristics is not only the foreign matter adhering to the front surface, but also the foreign matter adhering to the back surface.

本発明の目的は、装置発塵の影響をなくし、常に清浄な
雰囲気中で半導体ウェハの処理ができる半導体処理装置
を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor processing apparatus that eliminates the influence of dust generation and can process semiconductor wafers in a clean atmosphere at all times.

本発明の前記目的と新規な特徴は本明細書の記述および
添付図面から明らかになるであろう。
The above objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

〔問題点を解決するための手段〕[Means for solving problems]

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記の通りである。
A brief overview of typical inventions disclosed in this application is as follows.

すなわち、半導体処理装置のウェハ処理部とこの処理部
においてウェハな制御する機構部とに清浄気体の流路を
設ける。
That is, a flow path for clean gas is provided between a wafer processing section of a semiconductor processing apparatus and a mechanism section that controls the wafer in this processing section.

より具体的には、半導体ウェハ表裏面に異物を付着させ
ることなく処理する手段として、半導体ウェハが置かれ
ている空間を清浄な状態に保つと共に、半導体ウェハと
の接触部を常に清浄な状態に保ちながら、半導体ウェハ
処理を行なう。
More specifically, as a means of processing semiconductor wafers without causing foreign matter to adhere to the front or back surfaces, we keep the space where semiconductor wafers are placed in a clean state, and also keep the contact area with semiconductor wafers in a clean state at all times. Semiconductor wafer processing is performed while maintaining

本発明では、半導体ウェハが置かれている空間を清浄な
状態に保つ手段として、半導体処理装置を構成している
各モジュール単位を複数の独立空間に分割する。その各
モジーール内に構成されている処理部と機構部を含む独
立空間に分割し、さらに各構成要素部を独立空間に仕切
る。それらの仕切られた独立空間に、清浄化された気体
を供給すると共に、それらの仕切られた独立空間での発
塵物を排気する機能を設ける。そして、各々の清浄化さ
れた気体供給量および、排気量を制御しながら、半導体
ウェハを処理し、半導体ウェハの置かれている間を清浄
状態に保つ。
In the present invention, each module unit constituting a semiconductor processing apparatus is divided into a plurality of independent spaces as a means for keeping the space in which semiconductor wafers are placed in a clean state. Each module is divided into independent spaces including the processing section and mechanism section, and each component section is further partitioned into independent spaces. A function is provided to supply purified gas to these partitioned independent spaces and to exhaust dust generated in these partitioned independent spaces. Then, the semiconductor wafers are processed while controlling the supply and exhaust amount of each cleaned gas, and the area where the semiconductor wafers are placed is kept in a clean state.

さらに半導体ウェハとの接触部を常に清浄状態に保つ手
段として、接触部の材質をクリーニング性の良い石英等
の材質による支持ピンで半導体ウェハな支持する。
Furthermore, as a means to keep the contact portion with the semiconductor wafer always clean, the semiconductor wafer is supported by support pins made of a material such as quartz that has good cleaning properties.

〔作用〕 独立空間に供給される清浄気体は、処理部の半導体ウェ
ハ表面に吹きつけられた後、機構部を通過して独立空間
から排気される。よって半導体表面は常に清浄気体によ
り清浄化され、かつ、機構部からの発塵は清浄気体の流
れに沿って排気され、半導体ウェハ付近に至らない。
[Operation] After the clean gas supplied to the independent space is blown onto the surface of the semiconductor wafer in the processing section, it passes through the mechanism section and is exhausted from the independent space. Therefore, the semiconductor surface is always cleaned by the clean gas, and dust generated from the mechanism is exhausted along the flow of the clean gas and does not reach the vicinity of the semiconductor wafer.

さらに半導体ウェハ裏面との接触部は石英性の支持ピン
で構成されるため、クリーニング性が良く接触部の蓄積
異物を低減できると共に、接触面積を低減できをため、
半導体ウェハ裏面への異物付着を防止できる。
Furthermore, since the contact area with the back surface of the semiconductor wafer is made of quartz support pins, it is easy to clean and can reduce the accumulation of foreign matter in the contact area, as well as reduce the contact area.
It is possible to prevent foreign matter from adhering to the back surface of the semiconductor wafer.

〔実施例〕〔Example〕

本発明の実施例を図面に基づいて説明する。 Embodiments of the present invention will be described based on the drawings.

第1図は半導体ウェハ表面にホトレジスト膜を形成する
ホトレジ処理装置の全体構成図である。
FIG. 1 is an overall configuration diagram of a photoresist processing apparatus for forming a photoresist film on the surface of a semiconductor wafer.

装置機構から説明すると、処理すべき半導体ウェハ1が
収納されたウェハカートリッジ2をセットし、半導体ウ
ェハlを取出すローダ部3、取出した半導体ウェハ1を
ハンドリングするウェハハンドリング部4、ハンドリン
グされた半導体ウニノ11の表面を界面処理する界面処
理部5、脱水処理する脱水ベーク部6、ホトレジストを
回転塗布する塗布処理部7、半導体ウェハl上に形成さ
れたホトレジスト膜をベーキングして、溶媒を除去する
プリベーク部8、プリベーキングされた半導体ウェハl
をウェハカートリッジに収納するアンローダ部9から構
成されている。
To explain the device mechanism, there is a loader part 3 that sets a wafer cartridge 2 containing a semiconductor wafer 1 to be processed and takes out the semiconductor wafer l, a wafer handling part 4 that handles the taken out semiconductor wafer 1, and a semiconductor unit that has been handled. An interface treatment section 5 performs an interface treatment on the surface of the semiconductor wafer 11, a dehydration bake section 6 performs dehydration treatment, a coating treatment section 7 performs spin coating of photoresist, and a prebaking section 5 bakes the photoresist film formed on the semiconductor wafer l to remove the solvent. Part 8, prebaked semiconductor wafer l
It consists of an unloader section 9 that stores the wafer in a wafer cartridge.

前述した各構成モジュールは独立に仕切られ、その仕切
られた独立空間には処理部と機構部とを含ませ、その独
立空間内に清浄化された気体を供給すると共に、排気量
制御されて、清浄気体の流路が設けられている。さらに
、各モジュール内で発生した発塵物を半導体ウェハ上に
作用させないように、モジュール内の気流を制御すると
共に、他モジュールに発塵物を作用させないように、各
モジュール間の排気量バランスを制御するようになって
いる。
Each of the constituent modules described above is independently partitioned, and the partitioned independent space includes a processing section and a mechanism section, and purified gas is supplied into the independent space, and the exhaust amount is controlled. A clean gas flow path is provided. Furthermore, we control the air flow within each module so that the dust generated in each module does not affect the semiconductor wafer, and we also balance the exhaust volume between each module to prevent dust from affecting other modules. It is meant to be controlled.

詳細な構造については、後述図面にて明らかになるであ
ろう。
The detailed structure will become clear in the drawings described later.

第2図はローダ部3の要部断面図である。構成から説明
すると、半導体ウェハ1を収納した気流制御機能付ウェ
ハカートリッジ2が、処理部内のカートリッジセットプ
レート10上にセットされている。ウェハカートリッジ
2内の半導体ウェハ1は、真空吸着ウェハハンドラ11
により、取出される。真空吸着ウェハハンドラ11は半
導体ウェハ1裏面に付着する異物を低減する目的から半
導体ウェハとの接触部としての吸着部12はクリーニン
グ性の良い石英製で製作されており、かつ、接触面積の
低減と信頼性を図る目的から石英製の支持ピン13で保
持する構造になっている。
FIG. 2 is a sectional view of the main parts of the loader section 3. To explain the structure, a wafer cartridge 2 with an airflow control function that houses a semiconductor wafer 1 is set on a cartridge set plate 10 in a processing section. The semiconductor wafer 1 in the wafer cartridge 2 is transferred to a vacuum suction wafer handler 11.
It is extracted by In the vacuum suction wafer handler 11, for the purpose of reducing foreign matter adhering to the back surface of the semiconductor wafer 1, the suction part 12 as a contact part with the semiconductor wafer is made of quartz that has good cleaning properties, and also has a structure that reduces the contact area. For the purpose of reliability, the structure is such that it is held by support pins 13 made of quartz.

一方、ローダ部3はローダ仕切カバー(壁)14により
独立空間Aとして仕切られており、清浄エアは、上方か
らローダ部清浄気体(エア)供給部15より、供給され
ると共に処理部、真空ウェハハンドラ11の機構部を通
過し、ローダ部排気部16により排気され、清浄気体の
流路が設けられる。独立空間内にはウェハ処理部とハン
ドラ11機構部とが含まれており、独立空間A内の清浄
エア供給量と排気量は常に制御されており、半導体ウェ
ハ1に作用する清浄気流を制御し、常に清浄状態で半導
体ウェハ1の取出しが可能となる。
On the other hand, the loader section 3 is partitioned as an independent space A by a loader partition cover (wall) 14, and clean air is supplied from above from the loader section clean gas (air) supply section 15, and the processing section and vacuum wafer The gas passes through the mechanism section of the handler 11, is exhausted by the loader section exhaust section 16, and a flow path for clean gas is provided. The independent space includes a wafer processing section and a mechanism section of the handler 11, and the amount of clean air supplied and exhausted within the independent space A is constantly controlled to control the clean air flow acting on the semiconductor wafer 1. , the semiconductor wafer 1 can always be taken out in a clean state.

第3図はホトレジスト回転塗布処理部7の要部断面図で
ある。構成から説明すると、処理部としての塗布カップ
17内のスピンチャック18上に半導体ウェハ1が吸着
され、機構部としてのモータ19により回転される。ス
ピンチャック18は半導体ウェハ1との接触面積を少な
くし、かつ、石英等のようにクリーニング性の良い材質
で構成されている。独立空間Bは塗布部清浄気体(ガス
)供給部22と排気部27と壁26により構成される。
FIG. 3 is a sectional view of a main part of the photoresist spin coating processing section 7. As shown in FIG. To explain the structure, the semiconductor wafer 1 is attracted onto a spin chuck 18 in a coating cup 17 as a processing section, and rotated by a motor 19 as a mechanism section. The spin chuck 18 has a reduced contact area with the semiconductor wafer 1 and is made of a material with good cleaning properties, such as quartz. The independent space B is composed of an application section clean gas supply section 22, an exhaust section 27, and a wall 26.

スピンチャック18上に真空吸着された半導体ウェハ1
上にはホトレジスト滴下ノズル20より、ホトレジスト
21が滴下される。半導体ウェハ1上にホトレジスト2
1を滴下しながら、モータ19により回転しながら、半
導体ウェハ1上にホトレジスト膜を形成する。塗布カッ
プ17上方には、塗布部清浄気体(ガス)供給部22が
セットされ、清浄化されたガスがダウンフロー状に供給
される。塗布カップ17人口側には気流制御板23が構
成されており、塗布カップ17に供給される気流モード
が制御される。塗布カップ17内に供給された清浄ガス
は排気パイプ24を通し、塗布カップ内排気部25によ
り排気量制御されることにより、清浄気体の流路が設け
られる。
Semiconductor wafer 1 vacuum-adsorbed onto spin chuck 18
A photoresist 21 is dropped onto the top from a photoresist dropping nozzle 20 . Photoresist 2 on semiconductor wafer 1
A photoresist film is formed on the semiconductor wafer 1 while being rotated by the motor 19 while dropping the photoresist film. An application section clean gas supply section 22 is set above the application cup 17, and the cleaned gas is supplied in a downflow manner. An airflow control plate 23 is provided on the application cup 17 side, and controls the airflow mode supplied to the application cup 17. The clean gas supplied into the application cup 17 passes through the exhaust pipe 24, and the exhaust amount is controlled by the application cup internal exhaust section 25, thereby providing a flow path for the clean gas.

さらに、塗布カップ17外周には塗布カップ外、外周ダ
クト(壁)26が構成されて独立空間Bをなす。塗布カ
ップ外外周ダクト排気部27は、塗布部清浄ガス供給部
22より供給された清浄ガスの気流を制御すると共に、
塗布カップ17より放出された浮遊レジストと、機構部
としてのモータ19等から発騙した塵埃を除去する。上
記のように清浄気体の流路が設けられる。さらに、塗布
カップ17とスピンチャック18軸は磁気シール等を併
用し、完全にシールドされており、軸18から発生する
塵埃は塗布カップ17内に至らない。
Furthermore, an outer peripheral duct (wall) 26 is constructed outside the application cup 17 to form an independent space B. The coating cup outer peripheral duct exhaust section 27 controls the airflow of the clean gas supplied from the coating section clean gas supply section 22, and
Floating resist released from the coating cup 17 and dust emitted from the motor 19 and the like as a mechanical part are removed. A clean gas flow path is provided as described above. Furthermore, the application cup 17 and spin chuck 18 shafts are completely shielded using a magnetic seal or the like, so that dust generated from the shaft 18 does not reach the inside of the application cup 17.

第4図はプリベーク部8の要部断面図である。FIG. 4 is a sectional view of the main part of the pre-bake section 8.

構成から説明すると、通気口を有するヒータブロック2
8上の処理部にホトレジスト膜を形成したホトレジスト
膜形成半導体ウェハ29が吸着セットされている。処理
部としてのプリベーク部は、内部炉壁30と炉内清浄気
体(ガス)供給部31と排気部32により独立空間Cを
構成する。炉内上方には、炉内清浄ガス供給部31がセ
ットされ、清浄ガスがダウンフロー状に供給され、ホト
レジスト膜形成半導体ウェハ29に層流的に作用させる
。この炉内における清浄ガスの層流状態を形成するため
と、炉内を陽圧にし、炉外からの異物の巻込み現象を防
止する目的から、炉内排気部32により、排気量を制御
する。このように清浄気体の流路が形成される。
To explain the configuration, a heater block 2 having a vent
A photoresist film-formed semiconductor wafer 29 on which a photoresist film has been formed is set by suction in the processing section above the wafer 8 . The prebake section as a processing section constitutes an independent space C by an internal furnace wall 30, an in-furnace clean gas supply section 31, and an exhaust section 32. An in-furnace clean gas supply section 31 is set in the upper part of the furnace, and the clean gas is supplied in a downflow manner to act on the photoresist film-formed semiconductor wafer 29 in a laminar flow manner. In order to form a laminar flow state of clean gas in the furnace, and to create a positive pressure inside the furnace and prevent the entrainment of foreign matter from outside the furnace, the exhaust amount is controlled by the furnace exhaust part 32. . In this way, a flow path for clean gas is formed.

炉内において、ホトレジスト膜形成半導体ウェハ29を
ウェハ搬送するために、機構部としてウェハメカハンド
リング部33が構成されている。
In order to transport the photoresist film-formed semiconductor wafer 29 within the furnace, a wafer mechanical handling section 33 is configured as a mechanical section.

このウェハメカハンドリング部33は、メカハンドリン
グ駆動機構部・34により駆動させ、ヒータブロック2
8上をウェハハンドリングする。なおベーク炉外には、
炉外外周ダクト35が設置されて、炉外外周ダクト清浄
ガス供給部36より清浄ガスが供給され、炉外外周ダク
ト排気部37により排気量制御され、これらによって形
成される独立空間C′内部のベーク炉内を常に陽圧に保
つと共に、炉外で発生した塵埃をすぐに排気すると共に
、炉内への巻込み異物の防止を図る。ウェハメカハンド
リング部33とホトレジスト膜形成半導体ウェハ29と
の接触面積を小さくすると共に、接触部のクリーニング
性を高めるために、石英等のクリーニング性の高い材質
で構成している。
This wafer mechanical handling section 33 is driven by a mechanical handling drive mechanism section 34, and the heater block 2
Wafer handling is carried out on 8. In addition, outside the baking oven,
A furnace outer peripheral duct 35 is installed, clean gas is supplied from the furnace outer peripheral duct clean gas supply section 36, and the exhaust amount is controlled by the furnace outer peripheral duct exhaust section 37, and the inside of the independent space C' formed by these is The inside of the baking oven is always maintained at a positive pressure, the dust generated outside the oven is immediately exhausted, and foreign matter is prevented from being drawn into the oven. In order to reduce the contact area between the wafer mechanical handling part 33 and the photoresist film-formed semiconductor wafer 29 and to improve the cleaning performance of the contact part, it is made of a material with high cleaning performance, such as quartz.

第5図はユニット配置要部断面図である。ベース板38
は複数の通気口39が設けられており、ベース板38上
の清浄気体の気流がダウンフロー状に排気されるように
なって、清浄気体の流路が設けられる。ベース板38上
には処理部(界面処理部5.塗布処理部7)40がセッ
トされており、処理部40内には処理部排気パイプ41
を通し、処理部内排気部42により、排気処理される。
FIG. 5 is a sectional view of the main parts of the unit arrangement. Base plate 38
A plurality of vent holes 39 are provided so that the airflow of clean gas on the base plate 38 is exhausted in a downflow manner, thereby providing a flow path for the clean gas. A processing section (interface processing section 5, coating processing section 7) 40 is set on the base plate 38, and a processing section exhaust pipe 41 is provided inside the processing section 40.
The gas is then exhausted by the internal exhaust section 42 of the processing section.

一方、半導体ウェハ1は処理部40上方に通気ロ付つェ
ハハンドリ/グ43により、ハンドリングされる。この
通気口付ウェハハンドリング43はハンドリング駆動機
構部44により、駆動される。
On the other hand, the semiconductor wafer 1 is handled by a wafer handler 43 provided with a ventilation hole above the processing section 40. This vented wafer handling 43 is driven by a handling drive mechanism section 44 .

このハンドリング駆動機構部44には局所排気フード4
5が設げられており、駆動機構部44から発生した塵埃
を局所排気部46により排気処理する。
This handling drive mechanism section 44 has a local exhaust hood 4.
5 is provided, and the dust generated from the drive mechanism section 44 is exhausted by a local exhaust section 46.

さらにベース板38上に気流制御可能なサイドカバー4
7が構成されると共に、処理部40の形状も同様に気流
制御可能な形状になっている。
Furthermore, a side cover 4 that can control airflow is placed on the base plate 38.
7 is configured, and the shape of the processing section 40 is also shaped to allow airflow control.

この状況下で、装置上方に装膜清浄ガス供給部48が構
成されており、清浄ガスがダウンフロー状に層流的に供
給される。前述サイドカバー47形状と処理部40形状
及び下カバー49と装置排気部50による排気量制御に
より、常に装置内に清浄気体の流路を形成し、その気流
を清浄状態で層流状に構成する。
Under this situation, a membrane-covered clean gas supply section 48 is configured above the device, and the clean gas is supplied in a laminar downflow manner. By controlling the exhaust volume using the side cover 47 shape, the processing section 40 shape, the lower cover 49, and the device exhaust section 50, a flow path for clean gas is always formed within the device, and the airflow is configured in a laminar flow state in a clean state. .

半導体ウェハlは常に清浄ガス供給部近傍に構成される
ため、常に清浄状態に保たれて、ウェハハンドリングさ
れる。
Since the semiconductor wafer l is always arranged near the clean gas supply section, the wafer is handled while being kept in a clean state at all times.

前述した、ホトレジ回転塗布装置により、ホトレジスト
を半導体ウェハ上に塗布し、ホトレジスト膜を形成する
方法について説明する。
A method of applying photoresist onto a semiconductor wafer to form a photoresist film using the photoresist spin coating apparatus described above will be described.

処理すべき半導体ウェハ1をウェハカートリッジ2に入
れ、ローダ部3にセットし、装置を始動させると、半導
体ウェハ1はウェハカートリッジ2内から真空吸着ウェ
ハハンドラにより1枚ずつ取り出され、通気口付ウェハ
ハンドリング43により、界面処理部5にハンドリング
される。
When the semiconductor wafers 1 to be processed are placed in the wafer cartridge 2 and set in the loader section 3 and the apparatus is started, the semiconductor wafers 1 are taken out one by one from the wafer cartridge 2 by the vacuum suction wafer handler, and a vented wafer is placed. It is handled by the interface processing section 5 by handling 43 .

界面処理部5では、半導体ウェハ1表面へのホトレジス
ト膜の接着性向上の目的で界面処理を行なう。その後脱
水ベーク部6にて、クエへ表面の脱水処理を行なう。
In the interface treatment section 5, interface treatment is performed for the purpose of improving the adhesion of the photoresist film to the surface of the semiconductor wafer 1. Thereafter, in the dehydration bake section 6, the surface of the ques is subjected to dehydration treatment.

その後塗布処理部7でホトレジストが回転塗布され、半
導体ウェハ1上にホトレジスト膜が形成される。
Thereafter, a photoresist is spin-coated in the coating processing section 7, and a photoresist film is formed on the semiconductor wafer 1.

ホトレジスト膜が形成されたホトレジスト膜形成半導体
ウェハ29はプリベーク部8でベーキングされ、ホトレ
ジスト膜中のレジストi剤が除去される。
The photoresist film-formed semiconductor wafer 29 on which the photoresist film has been formed is baked in the prebaking section 8, and the resist i agent in the photoresist film is removed.

上記、処理中、およびウェハハンドリング中宮に、半導
体ウェハは清浄気体の流路に位置し、半導体ウェハがお
かれている雰囲気は清浄に保たれている。さらに、半導
体ウェハ裏面とクエハハンドリング部との接触面積が小
さく、接触面が清浄であるため、常に半導体ウェハを清
浄に保ちながら、半導体ウェハ処理を行なう。
During the above-mentioned processing and during wafer handling, the semiconductor wafer is located in a clean gas flow path, and the atmosphere in which the semiconductor wafer is placed is kept clean. Furthermore, since the contact area between the back surface of the semiconductor wafer and the wafer handling section is small and the contact surface is clean, semiconductor wafer processing can be performed while keeping the semiconductor wafer clean at all times.

上記で開示した実施例により得られる効果を下記に示す
The effects obtained by the embodiments disclosed above are shown below.

(1)  半導体ウェハ処理部(室)と機構部とに清浄
気体の流路を設け、半導体ウェハ表面に清浄気体を吹き
付けるようにしたため、半導体ウニへ表面は常に清浄化
されるとともに、機構部から発生する塵埃を上記清浄気
体の気流により半導体ウェハ付近に至らないようにでき
る。その結果、半導体ウェハは常に清浄な雰囲気中で処
理されるため、塵埃が半導体ウェハへ付着することがな
く、半導体装置の製品歩留りの向上が図れる。
(1) A clean gas flow path is provided between the semiconductor wafer processing section (chamber) and the mechanism section, and the clean gas is blown onto the surface of the semiconductor wafer. The generated dust can be prevented from reaching the vicinity of the semiconductor wafer by the above-mentioned clean gas flow. As a result, since the semiconductor wafer is always processed in a clean atmosphere, dust does not adhere to the semiconductor wafer, and the product yield of semiconductor devices can be improved.

(2)半導体ウェハ処理を常に高清浄度の状態で行なう
ために、半導体ウェハ処理装置をいくつかの独立空間に
仕切り、その仕切られた独立空間に常に清浄気体を供給
し、不要物(塵埃〕が半導体ウェハ上に巻上がらないよ
うにするために、その仕切られた独立空間に清浄気体の
流路を形成するとともに排気量を制御し、仕切られた半
導体ウェハ処理部を清浄な状態に保ちながら処理できる
。この結果、半導体ウェハ処理の高純度化が保たれると
共に、塵埃の半導体ウェハへの付着がなく、半導体ウェ
ハ処理精度の向上と、半導体装置の製品歩留の向上が図
れる。
(2) In order to always perform semiconductor wafer processing in a highly clean state, the semiconductor wafer processing equipment is divided into several independent spaces, and clean gas is constantly supplied to the partitioned independent spaces to eliminate unnecessary materials (dust). In order to prevent gas from rolling up onto the semiconductor wafer, a clean gas flow path is formed in the partitioned independent space and the exhaust volume is controlled to keep the partitioned semiconductor wafer processing section clean. As a result, the high purity of the semiconductor wafer processing is maintained, and there is no adhesion of dust to the semiconductor wafer, thereby improving the accuracy of semiconductor wafer processing and the product yield of semiconductor devices.

(3)半導体ウェハ処理装置において、いくつかの空間
に仕切り、その空間内の清浄度制御(管理)が可能であ
ることから、発塵処理モジュールと無発塵モジュールを
1つの装置に混在させても、清浄で、高純度の処理が可
能となり、製品歩留向上が図れる。
(3) In semiconductor wafer processing equipment, it is possible to divide the space into several spaces and control (manage) the cleanliness within those spaces, so it is possible to mix a dust-generating module and a dust-free module in one equipment. It is also possible to perform clean, high-purity processing, improving product yield.

(4)半導体ウェハと装置側(ハンドラ、スピンチャッ
ク部、ベーク部etりとの接触面積が低減され、かつク
リーニング性良く、高清浄度な状態が保たれることより
、半導体ウェハへの付着異物の低減が図れる。又、接触
部に重金属材質を構成させないことと、上記(11、(
2)項の相乗効果により、半導体素子特性を変える半導
体ウニノ1付着異物の低減が可能となり、大幅な製品歩
留向上が図れる。
(4) The contact area between the semiconductor wafer and the equipment side (handler, spin chuck section, baking section, etc.) is reduced, and the cleanliness is good and a high cleanliness state is maintained, so that foreign particles adhere to the semiconductor wafer. In addition, by not making the contact part contain heavy metal materials, the above (11, (
Due to the synergistic effect of item 2), it is possible to reduce the foreign matter attached to the semiconductor unit 1 that changes the characteristics of the semiconductor device, and it is possible to significantly improve the product yield.

以上、本発明者によってなされた発明を実施例に基づい
て具体的に説明したが、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で、種々の
変形が可能であることはいうまでもない。
Although the invention made by the present inventor has been specifically explained based on examples above, the present invention is not limited to the above examples, and various modifications can be made without departing from the gist of the invention. It goes without saying that there is.

たとえば、実施例のように、常圧中で半導体ウェハ処理
をする装置のみでなく、低圧化学気相成長(CVD)装
置のような低圧中、スパッタリング装置、ドライエツチ
ング処理装置のような真空中、高圧酸化炉のような高圧
雰囲気中での半導体処理装置への適用も可能である。
For example, as in the embodiment, not only an apparatus that processes semiconductor wafers at normal pressure, but also a low-pressure apparatus such as a low-pressure chemical vapor deposition (CVD) apparatus, a vacuum apparatus such as a sputtering apparatus, and a dry etching apparatus, Application to semiconductor processing equipment in a high-pressure atmosphere such as a high-pressure oxidation furnace is also possible.

反応処理形態に関しても、実施例に限定されることなく
、常圧DVC装置のような化学反応処理装置、ドライエ
ツチング処理装置のようなプラズマ反応処理装置、光C
VD装置のような光化学反応処理装置等にも適用可能で
ある。
The form of the reaction treatment is not limited to the examples, but may include a chemical reaction treatment apparatus such as a normal pressure DVC apparatus, a plasma reaction treatment apparatus such as a dry etching treatment apparatus, and a light C
It is also applicable to photochemical reaction processing devices such as VD devices.

〔発明の効果〕〔Effect of the invention〕

上記で開示した発明のうち代表的なものによって得らね
る効果を簡単に説明すれば下記のとおり。
A brief explanation of the effects obtained by typical inventions disclosed above is as follows.

である。It is.

すなわち、半導体処理装置内の処理部と機構部とに清浄
気体の流路を設けることにより、半導体ウェハ表面を常
に清浄状態にするとともに、機構部から発生する塵埃を
上記清浄気体忙より半導体ウェハ付近に至らないように
することが出来る為、半導体装置の製品歩留の向上が図
れる。
In other words, by providing a flow path for clean gas between the processing section and the mechanical section in the semiconductor processing equipment, the surface of the semiconductor wafer is always kept clean, and the dust generated from the mechanical section is removed from the vicinity of the semiconductor wafer by the clean gas flow path. Since this can be prevented from occurring, the product yield of semiconductor devices can be improved.

〔利用分野〕[Application field]

以上の説明では主として、本発明者によってなされた発
明をその背景となった利用分野である半導体ウェハ処理
装置πにおけるホトレジ処理装置について説明したが、
これに限定されるものではなく、たとえば、半導体ウェ
ハ上に酸化膜、金属膜等の無機質膜をはじめポリミド樹
脂等の有機質膜を形成するCVD装置、スパッタリング
装置等の膜形成装置に利用して有効な技術である。また
、上述した形成膜を加工する、ドライエツチング装置、
イオンミリ−リング装置に利用して有効な技術である。
In the above explanation, the invention made by the present inventor was mainly explained with respect to the photoresist processing apparatus in the semiconductor wafer processing apparatus π, which is the field of application behind the invention.
For example, it is effective for use in film forming equipment such as CVD equipment and sputtering equipment that forms inorganic films such as oxide films and metal films, as well as organic films such as polymide resin, on semiconductor wafers. It is a great technology. In addition, a dry etching device for processing the above-mentioned formed film,
This is an effective technology that can be used in ion milling equipment.

さらに、半導体ウェハに不純物を打込む、イオン打込み
装置をはじめ、その打込まれた不純物を拡散させる拡散
処理装置に利用しても有効な技術である。特に半導体ウ
ェハ表面を洗浄する洗浄装置をはじめ、ペーパー乾燥装
置等の乾燥装置に利用して、極めて有効な技術である。
Furthermore, it is an effective technique for use in ion implantation equipment that implants impurities into semiconductor wafers, as well as diffusion treatment equipment that diffuses the implanted impurities. It is an extremely effective technology that can be applied particularly to cleaning equipment for cleaning the surface of semiconductor wafers, as well as drying equipment such as paper drying equipment.

さらに、化学工業、薬品工業、バイオテクノロジ関連工
業、精密機緘工業等で高清浄度かつ、高純度な処理を必
要とする装置への適用も可能である。
Furthermore, it can also be applied to equipment that requires highly clean and highly purified processing in the chemical industry, pharmaceutical industry, biotechnology-related industry, precision machinery industry, etc.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の実施例によるホトレジ処理装着の全体
構成図、 第2図はローダ部要部断面図、 第3図は塗布処理部要部断面図、 第4図はプリベーク部要部断面図、 第5図はユニット配置要部断面図である。 1・・・半導体ウェハ、2・・・ウェハカートリッジ、
3・・・ローダ部、4・・・クエハハンドリング部、5
・・・界面処理部、6・・・脱水ベーク部、7・・・塗
布処理部。 8・・・プリベーク部、9・・・アンローダ部、10・
・・カートリッジセットプレート、11・・・真空吸着
ウェハハンドラ、12・・・吸着部、13・・・支持ピ
ン、14・・・ローダ仕切りカバー、15・・・ローダ
部清浄エア供給部、16・・・ローダ部排気部、17・
・・塗布カップ、18・・・スピンチャック、19・・
・モータ、20・・・滴下ノズル、21・・・ホトレジ
スト、22・・・塗布部清浄ガス供給部、23・・・気
流制御板、24・・・排気パイプ、25・・・塗布カッ
プ内排気部、26・・・塗布カップ外外周ダクト、27
・・・塗布カップ外外周ダクト排気部、28・・・ヒー
タブロック、29・・・ホトレジスト膜形成半導体ウェ
ハ、30・・・内部炉壁、31・・・炉内清浄ガス供給
部、32・・・炉内排気部、33・・・ウェハメカハン
ドリング部、34・・・メカハンドリング駆動機構部、
35・・・炉外外周ダクト、36・・・炉外外周ダクト
清浄ガス供給部、37・・・炉外外周ダクト排気部、3
8・・・ペース板、39・・・通気口、40・・・処理
部、41・・・処理部排気パイプ、43・・・通気口付
ウェハハンドリング、44・・・ハンドリング駆動機構
部、45・・・局所排気フード、46・・・局所排気部
、47・・・サイドカバー、48・・・装置清浄ガス供
給部、49・・・下カバー、50・・・装置排気部。 第  1  図 第  3  図 Z2 第  4  図 第  0  図
Fig. 1 is an overall configuration diagram of a photoresist processing installation according to an embodiment of the present invention, Fig. 2 is a sectional view of the main part of the loader section, Fig. 3 is a sectional view of the main part of the coating processing part, and Fig. 4 is a sectional view of the main part of the pre-bake part. Figure 5 is a sectional view of the main parts of the unit arrangement. 1... Semiconductor wafer, 2... Wafer cartridge,
3...Loader section, 4...Quafer handling section, 5
. . . Interface processing section, 6. Dehydration baking section, 7. Coating processing section. 8... Prebake section, 9... Unloader section, 10.
...Cartridge set plate, 11...Vacuum adsorption wafer handler, 12...Adsorption section, 13...Support pin, 14...Loader partition cover, 15...Loader section clean air supply section, 16.・・Loader part exhaust part, 17・
...Applying cup, 18...Spin chuck, 19...
・Motor, 20...Dripping nozzle, 21...Photoresist, 22...Applying section clean gas supply section, 23...Air flow control board, 24...Exhaust pipe, 25...Exhaust in coating cup Part, 26... Application cup outer peripheral duct, 27
. . . Coating cup outer peripheral duct exhaust section, 28 . . Heater block, 29 . - Furnace exhaust section, 33... Wafer mechanical handling section, 34... Mechanical handling drive mechanism section,
35...Furnace outer circumference duct, 36...Furnace outer circumference duct clean gas supply section, 37...Furnace outer circumference duct exhaust section, 3
8... Pace plate, 39... Ventilation port, 40... Processing section, 41... Processing section exhaust pipe, 43... Wafer handling with vent, 44... Handling drive mechanism section, 45 ...Local exhaust hood, 46... Local exhaust section, 47... Side cover, 48... Device clean gas supply section, 49... Lower cover, 50... Device exhaust section. Figure 1 Figure 3 Figure Z2 Figure 4 Figure 0

Claims (1)

【特許請求の範囲】 1、処理すべき半導体ウェハの処理部と、前記処理部内
の半導体ウェハを望所に制御する機構部と、を具備し、
前記処理部と前記機構部とには清浄気体の流路が設けら
れていることを特徴とする半導体処理装置。 2、清浄気体の流路は、清浄気体供給部と、この清浄気
体供給部から供給される清浄気体を排気する排気部と、
前記清浄気体供給部と前記排気部とにわたって設けられ
た壁によって形成された独立空間内にあることを特徴と
する特許請求の範囲第1項記載の半導体処理装置。 3、前記独立空間において、供給される清浄気体の量と
排気される気体の量は所望に制御されていることを特徴
とする特許請求の範囲第2項記載の半導体処理装置。 4、前記独立空間内の処理部において、処理すべき半導
体ウェハの裏面は支持ピンで支持され、前記半導体ウェ
ハの裏面と支持ピンとの接触部は清浄状態に保たれてい
るとともに、その接触面積を低減したことを特徴とする
特許請求の範囲第2項記載の半導体処理装置。
[Claims] 1. A processing unit for processing semiconductor wafers to be processed, and a mechanism unit for controlling the semiconductor wafers in the processing unit as desired;
A semiconductor processing apparatus, characterized in that the processing section and the mechanism section are provided with a flow path for clean gas. 2. The clean gas flow path includes a clean gas supply section, an exhaust section that exhausts the clean gas supplied from the clean gas supply section,
2. The semiconductor processing apparatus according to claim 1, wherein the semiconductor processing apparatus is located in an independent space formed by a wall provided between the clean gas supply section and the exhaust section. 3. The semiconductor processing apparatus according to claim 2, wherein the amount of clean gas supplied and the amount of gas exhausted in the independent space are controlled as desired. 4. In the processing section in the independent space, the back side of the semiconductor wafer to be processed is supported by support pins, and the contact area between the back side of the semiconductor wafer and the support pins is kept clean, and the contact area is kept small. 3. The semiconductor processing apparatus according to claim 2, wherein the semiconductor processing apparatus has a reduced power consumption.
JP3919486A 1986-02-26 1986-02-26 Semiconductor processor Pending JPS62198122A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3919486A JPS62198122A (en) 1986-02-26 1986-02-26 Semiconductor processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3919486A JPS62198122A (en) 1986-02-26 1986-02-26 Semiconductor processor

Publications (1)

Publication Number Publication Date
JPS62198122A true JPS62198122A (en) 1987-09-01

Family

ID=12546308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3919486A Pending JPS62198122A (en) 1986-02-26 1986-02-26 Semiconductor processor

Country Status (1)

Country Link
JP (1) JPS62198122A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01265519A (en) * 1988-04-15 1989-10-23 Dainippon Screen Mfg Co Ltd Dipping type substrate treatment device
JPH0381626U (en) * 1989-12-11 1991-08-21
WO1992012534A1 (en) * 1991-01-01 1992-07-23 Tadahiro Ohmi Apparatus for forming thin film
JPH0492633U (en) * 1990-12-28 1992-08-12
JP2001194801A (en) * 2000-01-14 2001-07-19 Toshiba Corp Exposure device

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5593224A (en) * 1979-01-08 1980-07-15 Perkin Elmer Corp Device for matching temperature compensating position
JPS5594039A (en) * 1979-01-10 1980-07-17 Akebono Brake Ind Co Ltd Braking gap adjusting device for drum brake
JPS55123131A (en) * 1979-03-16 1980-09-22 Chiyou Lsi Gijutsu Kenkyu Kumiai Exposer for mask alignment
JPS56126926A (en) * 1980-03-12 1981-10-05 Nec Corp Projection type both surface exposure machine
JPS57210630A (en) * 1981-06-22 1982-12-24 Oki Electric Ind Co Ltd Removing device for dust
JPS587826A (en) * 1981-07-07 1983-01-17 Toshiba Corp Device for resist applying
JPS5932132A (en) * 1982-08-18 1984-02-21 Toshiba Corp Resist coating apparatus
JPS5952563A (en) * 1982-09-20 1984-03-27 Fujitsu Ltd Coating apparatus
JPS5963437A (en) * 1983-08-23 1984-04-11 Matsushita Electric Ind Co Ltd Automatic water feeding device for space cooling and heating medium circulating circuit
JPS5975626A (en) * 1982-10-23 1984-04-28 Nec Corp Positioning and exposing device for semiconductor
JPS59134848A (en) * 1983-01-22 1984-08-02 Nec Corp Wafer chuck
JPS59217329A (en) * 1983-05-25 1984-12-07 Hitachi Ltd Spinner apparatus
JPS605516A (en) * 1984-05-11 1985-01-12 Hitachi Ltd Device for processing semiconductor wafer
JPS6054432A (en) * 1983-09-05 1985-03-28 Canon Inc Semiconductor exposure device
JPS6079358A (en) * 1983-10-07 1985-05-07 Nippon Kogaku Kk <Nikon> Projecting optical device
JPS6083034A (en) * 1983-10-13 1985-05-11 Fujitsu Ltd Exposing method
JPS60109229A (en) * 1983-11-18 1985-06-14 Hitachi Ltd Spin treatment device
JPS60139363A (en) * 1983-12-27 1985-07-24 Toshiba Corp Exhaustion control apparatus of automatic resist coating apparatus

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5593224A (en) * 1979-01-08 1980-07-15 Perkin Elmer Corp Device for matching temperature compensating position
JPS5594039A (en) * 1979-01-10 1980-07-17 Akebono Brake Ind Co Ltd Braking gap adjusting device for drum brake
JPS55123131A (en) * 1979-03-16 1980-09-22 Chiyou Lsi Gijutsu Kenkyu Kumiai Exposer for mask alignment
JPS56126926A (en) * 1980-03-12 1981-10-05 Nec Corp Projection type both surface exposure machine
JPS57210630A (en) * 1981-06-22 1982-12-24 Oki Electric Ind Co Ltd Removing device for dust
JPS587826A (en) * 1981-07-07 1983-01-17 Toshiba Corp Device for resist applying
JPS5932132A (en) * 1982-08-18 1984-02-21 Toshiba Corp Resist coating apparatus
JPS5952563A (en) * 1982-09-20 1984-03-27 Fujitsu Ltd Coating apparatus
JPS5975626A (en) * 1982-10-23 1984-04-28 Nec Corp Positioning and exposing device for semiconductor
JPS59134848A (en) * 1983-01-22 1984-08-02 Nec Corp Wafer chuck
JPS59217329A (en) * 1983-05-25 1984-12-07 Hitachi Ltd Spinner apparatus
JPS5963437A (en) * 1983-08-23 1984-04-11 Matsushita Electric Ind Co Ltd Automatic water feeding device for space cooling and heating medium circulating circuit
JPS6054432A (en) * 1983-09-05 1985-03-28 Canon Inc Semiconductor exposure device
JPS6079358A (en) * 1983-10-07 1985-05-07 Nippon Kogaku Kk <Nikon> Projecting optical device
JPS6083034A (en) * 1983-10-13 1985-05-11 Fujitsu Ltd Exposing method
JPS60109229A (en) * 1983-11-18 1985-06-14 Hitachi Ltd Spin treatment device
JPS60139363A (en) * 1983-12-27 1985-07-24 Toshiba Corp Exhaustion control apparatus of automatic resist coating apparatus
JPS605516A (en) * 1984-05-11 1985-01-12 Hitachi Ltd Device for processing semiconductor wafer

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01265519A (en) * 1988-04-15 1989-10-23 Dainippon Screen Mfg Co Ltd Dipping type substrate treatment device
JPH0381626U (en) * 1989-12-11 1991-08-21
JPH082999Y2 (en) * 1989-12-11 1996-01-29 ミツミ電機株式会社 Spin coater
JPH0492633U (en) * 1990-12-28 1992-08-12
WO1992012534A1 (en) * 1991-01-01 1992-07-23 Tadahiro Ohmi Apparatus for forming thin film
US5372647A (en) * 1991-01-01 1994-12-13 Ohmi; Tadahiro Apparatus for forming thin film
JP2001194801A (en) * 2000-01-14 2001-07-19 Toshiba Corp Exposure device

Similar Documents

Publication Publication Date Title
CN100594427C (en) Apparatus and method of forming an applied film
JP4414910B2 (en) Semiconductor manufacturing apparatus and semiconductor manufacturing method
US6444029B1 (en) Multistage spin type substrate processing system
JP5006274B2 (en) Substrate processing equipment
JP4584821B2 (en) Vacuum processing apparatus and belt-like airflow forming apparatus
JP2010045185A (en) Liquid treatment apparatus and liquid treatment method, and storage medium
US6467976B2 (en) Coating and developing system
JPH1079343A (en) Processing system and application and development processing system
KR102467054B1 (en) Apparatus and Method for treating substrate
US8794896B2 (en) Vacuum processing apparatus and zonal airflow generating unit
KR102315667B1 (en) Method and Apparatus for treating substrate
JP6811675B2 (en) Substrate processing method and substrate processing equipment
JP2007242702A (en) Substrate processing apparatus, substrate conveying method, and storage medium
KR102081706B1 (en) Method for treating a substrate and an apparatus for treating a substrate
JP3771430B2 (en) Substrate processing apparatus and substrate processing system
JP2003318091A (en) Heat treatment device and heat treatment method
JPS62198122A (en) Semiconductor processor
JP2002359237A (en) Manufacturing method of substrate treatment apparatus and semiconductor device
US20220238346A1 (en) Substrate processing apparatus, substrate processing method, and non-transitory computer-readable storage medium
JP2003218015A (en) Substrate processing device
JPH10125763A (en) Treatment device
JP3856726B2 (en) Semiconductor manufacturing equipment
JP5465979B2 (en) Semiconductor manufacturing equipment
KR101985754B1 (en) Air conditioner and apparatus for treating substrate the same
KR102671168B1 (en) Substrate cleaning method and substrate cleaning apparatus