JPS62195844A - 電子増倍素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、光電子増倍管等の電子増倍素子として利用さ
れる２次電子放出特性を利用した電子増倍素子に関する
。

（従来の技術） 比較的狭い空間内にダイノードを密接して配置して電子
を増倍する装置としてへネジアン・ブラインド形ダイノ
ードが知られている。

第１１図はヘネシアン・ブラインド形ダイノードを用い
た電子増倍装置の一部を取り出して示した断面図である
。

図は、多数段のメソシュとダイノードの積み重ねよりな
る増倍装置の主として、ｉ段とｉ＋１段を取り出して示
したものである。

図においてＭｉは電子の入射方向に直角に配置されたｉ
番目のメソシュ、Ｉ）ｙｉはｉ番目のダイノードであり
、同様にＭｌ＋１はｉ＋１番目のメソシュ、Ｄｙ＋＋ｔ
はｉ　＋１番目のダイノードである。

１千１番目のダイノードの各板の傾きはｉ番目のダイノ
ードのそれと反対になって、異なる傾きのダイノードが
メツシュを挟んで交互に配置されている。

前記各メソシュは材料金属プレートをマスキングおよび
フォトエツチングすることにより孔開けを行い製造され
る。

また各ダイノード群はプレス整形により、いわゆるヘネ
シアン・ブラインド形に加工され、２次電子放出電極と
して機能させられる。

メソシュＭｉとダイノードＤｙｉは接続され、電位Ｖｉ
に保たれており、メソシュＭ　ｉ　＋　１とダイノート
Ｄｙｉ＋１は電位Ｖ　ｉ　＋　１　　（＞Ｖ　ｉ）に接
続されている。

ｉ番目のダイノードＤｙｉに入射した電子により発生さ
せられた２次電子は、メソシュＭｉ→−１を介して、下
段のダイノードＤｙｉ→−１の斜面に入射させられて、
さらに増倍される。

（発明が解決しようとする問題点） 前記ベネシアン・ブラインド形ダイノードを用いた電子
増倍装置で、前記各ダイノー１：を形成する斜面の数を
大きくすることにより、ある程度の入射位置分解性能を
持たせることができる。

ダイノードＤｙｉからの２次電子は隣接する斜面の裏面
で一旦減速され、次のメソシュＭｉ→−１により加速さ
れ、ダイノーＦＤｙｉ＋１に入射することになる。この
過程における電子の減速は電子走行時間と電子走行時開
広がりの増大の原因となっている。

さらに電極寸法（距離）と電子走行時間、電子走行時開
広がりとの間には比例の関係があるから、これを少なく
するためにはダイノードの形状と間隔を小さくする必要
がある。

しかしながら、ダイノードの金属加工の精度は限界にあ
り、これ以上電子走行時間、電子走行時間広がりを小さ
くすること、および位置分解性能を向上させることは困
難とされている。

本発明の目的は前述した問題を解決することができる電
子増倍素子を提供することにある。

（問題点を解決するための手段） 前記目的を達成するために、本発明による電子増倍素子
は、互いに平行な第１の表面と第２の表面をもつ絶縁性
の基板と、前記基板の第１の表面に対して鈍角を保つ第
１孔表面および前記第１孔表面に対面する第２孔表面を
もつ前記基板に形成された複数の貫通孔と、前記各貫通
孔の前記第１孔表面に前記基板の第１の表面側から形成
された２次電子放出層と、前記各貫通孔の前記第２孔表
面に前記２次電子放出層と分離させられて前記第２の表
面側に形成された導電層と、前記基板の第１の表面で前
記各２次電子放出層を接続する第１の接続手段と、前記
基板の第２の表面で前記各導電層を接続する第２の接続
手段と、前記基板の第１面側からいずれかの前記貫通孔
に入射した電子を前記２次電子放出層で増倍し、増倍さ
れた電子に前記基板の第２の面方向に加速するように前
記第１および第２の接続手段間に電圧を印加する手段か
ら構成されている。

（実施例） 以下１図面等を参照して本発明をさらに詳しく説明する
。

第１図は本発明による電子増倍素子の第１の実施例の平
面図、第２図は前記第１の実施例素子の使用状態を示す
端面図、第３図は前記第１の実施例素子の一部を拡大し
て示した斜視図である。

ガラス（ＳｉＯ２）の平板状の絶縁基板１には、開口部
が略円形の貫通孔２が多数個設けられている。

この貫通孔２は電子が入射させられる面に傾きを持って
設４Ｊられている。

この貫通孔２は次のようにフォ１−エツチング方法を用
いて加工される。

絶縁性基板１を前記開口部と分離溝のパターン形状が形
成されているネガを通して紫外線を斜め方向に照射する
ことによりガラス内に前記孔の形状に相当する潜像を形
成する。

その後、熱処理をして潜像部を結晶化させる。

さらに酸処理をすることによって結晶部分だけを熔解し
、ネガの形状に対応する形状の貫通孔を得る。

この貫通孔２の基板１の表面と鋭角を保っている方の斜
面にアンチモン（Ｓｂ）の真空蒸着を行うことにより、
２次電子放出層５を形成する。

この２次電子放出層５は、貫通孔の下側の開口に達しな
いように形成され、基板１の下側の面とは絶縁されてい
る。

また貫通孔２の基板１の表面と鈍角を保っており、前記
２次電子放出層５とは分離溝７で分離されている方の斜
面には、アルミニューム（ＡＬ）を真空茎着を行うこと
により、加速電極層６を形成する。

この加速電極層６は、貫通孔の上側の開ｌ］に達しない
ように形成され、基板ｌの上側の面とは絶縁されている
。

絶縁基板１の第１表面には前述のようにして形成された
多数個の２次電子放出層５を電源に接続するための接続
手段３、絶縁基板１の第２表面（裏面）には多数個の加
速電極層６を電源に接続するための接続Ｔ段４が形成さ
れている。

次に主として第２図を参照して、この実施例素子の電子
増倍機能を説明する。

実施例素子を真空中に配置し、接続手段３および接続手
段４をそれぞれ電源１０ａ、１０ｂに接続する。電源］
Ｏｂの電圧ば電源１０ａの電圧よりも大きい（Ｖ２　＞
■、）。

そのため、２次電子放出屓５から加速電極層６に向かう
加速電界が形成される。

実施例素子の第１の表面から入射した電子は２次電子放
出層５に入射して増倍される。

通常この実施例素子はこのように単体で用いられること
はなく、後述するように複数枚重ねて用いられる。

第４図は前記実施例素子３個を用いて構成した電子増倍
装置の切断端面図である。

第１の電子増倍素子Ｉと第２の電子増倍素子■は、第２
の電子増倍素子Ｈの貫通孔の傾きが第１の電子増倍素子
Ｉの傾きと反対になるように固定されている。

第２の電子増倍素子■と第３の電子増倍素子■ば、第３
の電子増倍素子■の貫通孔の傾きの方向が第２の電子増
倍素子■と反対で第１の電子増倍素子Ｉの傾きと同し方
向になるように固定される。各電子増倍素子の接続部に
電源１０３〜１０ｄ　（ｖ３＞ｖ２＞ｖ、＞ｖ、＞を接
続する。

その結果、第１の電子増倍素子Ｉの加速電極層６と、第
２の電子増倍素子■の２次電子増倍層５は同電位（■１
）となる。第１の電子増倍素子Ｉの加速電極層６は、第
１の電子増倍素子■の２次電子増倍層５で増倍された電
子を第２の電子増倍素子■の２次電子増倍層５へ加速す
る電極として機能する。

この関係は、ヘネシアン・ブラインド形ダイノートがそ
のダイノードの前面に同電位の加速用のメソシュ電極を
設けている構造と共通する。

また第２の電子増倍素子■の加速電極層６と、第３の電
子増倍素子■の２次電子増倍層５は同電位（■２）とな
る。

前記電子増倍装置において上方向から第１の電子増倍素
子Ｉの電子増倍層５に入射した電子（６０）はその電子
増倍層５で増倍され、第２の電子増倍素子■の電子増倍
層５に入射して増倍される。

第２の電子増倍素子Ｈの電子増倍層５で増倍された電子
は第３の電子増倍素子ＩＨの電子増倍層５で増倍される
。

このようにして、第２．第３の増倍素子で増倍され対応
する出力開口から放出される。

入射開口部に近いところで発生したごく小数の電子は、
２次電子が次の段の増倍層５に到達する前に第１の電子
増倍素子Ｉの加速電極層６に捕捉される可能性がある。

しかし、大多数の電子は次段の増倍層５に到達して増倍
される。ごく小数の電子が第１の電子増倍素子■の加速
電極層６に捕捉されても問題はない。

なお前記加速電極層６を設けないと、ごく小数の電荷が
孔の壁面に付着することにより、その近傍の電界を乱す
可能性があるので、ごく小数の電子が第１の電子増倍素
子■の加速電極層６に捕捉されても加速電極層を設ける
方が動作が安定すると思われる。

第５図は前記増倍装置を真空容器内に実装して構成した
光電子増倍管の実施例を示す断面図である。

真空容器９の入射窓の内面には光電陰極１４が形成され
ている。

第３の電子増倍素子■の出力開口に対応して陽極１５が
設けられている。

なお各電子増倍素子には前述したように動作電源が接続
され、陽極１５には最も高い電圧を印加して動作させる
。

第６図は本発明による電子増倍素子の第２の実施例の平
面図である。この実施例は貫通孔２の開口部の形状を略
正方形にしたものである。

マスクパターンが簡単になり、前述した第１の実施例よ
りも入射電子に対する開口面積を大きくすることができ
る。

第７図は本発明による電子増倍素子の第３の実施例の平
面図である。この実施例は貫通孔２の開口部の形状を方
形にしたものである。

このような形状の電子増倍素子では２次元の情報は得ら
れないが、十分な感度を確保できる利点がある。

第８図は本発明による電子増倍素子の第４の実施例の平
面図である。この実施例は貫通孔２の開口部の形状を６
角形にしたものである。

このような形状の電子増倍素子では２次元の情報は得ら
れないが、十分な感度を確保できる利点がある。

第９図は前述した電子増倍装置を用いて構成した光電子
増倍管の他の実施例を示す断面図である。

真空容器９の光電陰極１４に最前面の電子増倍素子の入
力面（第１の面）が対向するようにして配置し、多段増
倍された増倍出力を陽極１５で捕取する。

第１０図は前述した電子増倍装置を用いて構成した光電
子増倍管のさらに他の実施例を示す断面図である。

この実施例は、従来知られているボックス形のダイノー
ド１７と組み合わせて用いたものである。

光電子増倍装置の入力開口１６をボックス形のダイノー
ド１７方向に向けて固定する。１５は増倍された電子を
捕取するための陽極である。

（発明の効果） 以上詳しく説明したように１本発明による電子増倍素子
は、互いに平行な第１の表面と第２の表面をもつ絶縁性
の基板と、前記基板の第１の表面に対して鈍角を保つ第
１孔表面および前記第１孔表面に対面する第２孔表面を
もつ前記基板に形成された複数の貫通孔と、前記各貫通
孔の前記第１孔表面に前記基板の第１の表面側から形成
された２次電子放出層と、前記各貫通孔の前記第２孔表
面に前記２次電子放出層と分離させられて前記第２の表
面側に形成された導電層と、前記基板の第１の表面で前
記各２次電子放出層を接続する第１の接続手段と、前記
基板の第２の表面で前記各導電層を接続する第２の接続
手段と、前記基板の第１面側からいずれかの前記貫通孔
に入射した電子を前記２次電子放出層で増倍し、増倍さ
れた電子に前記基板の第２の面方向に加速するように前
記第１および第２の接続手段間に電圧を印加する手段か
ら構成されている。

すなわち本発明による電子増倍素子は以上のように構成
されているので、これを用いれば、小形な電子増倍装置
を形成することができる。

電子増倍装置を小さくすると電子走行時間と電子走行時
間の広がりを小さくすることが可能になるから、時間分
解に優れた増倍装置が得られる。

また前述したように、前記電子増倍装置を用い種々の光
電子増倍管を製造することができる。

これ等の光電子増倍管は、位置分解９時間分解に優れで
いるから種々の計測に広く利用できる。

一般に必要とされる電子増倍装置の電子増倍率（出力電
子／入射電子）１０６を得るためには。

本発明の電子増倍素子を１０枚積み重ねると良い。

前述した電子増倍素子１枚の厚さはＱ、５　ｍ　ｍ程度
にすることができるので、５ｍｍ程度で電子増倍装置を
構成することができる。

この厚さは従来の電子増倍素子で同程度の増倍をするた
めに必要な厚さに比較すると１／８の厚さとなる。

【図面の簡単な説明】

第１図は本発明による電子増倍素子の第１の実施例の平
面図である。 第２図は前記第１の実施例の端面図である。 第３図は前記第１の実施例装置の一部を拡大して示した
斜視図である。 第４図は前記第１の電子増倍素子複数枚を用いて構成し
た増倍装置の実施例を示す端面図である。 第５図は前記増倍装置を真空容器内に実装して構成した
光電子増倍管の実施例を示す断面図である。 第６図は本発明による電子増倍素子の第２の実施例の平
面図である。 第７図は本発明による電子増倍素子の第３の実施例の平
面図である。 第８図は本発明による電子増倍素子の第４の実施例の平
面図である。 第９図は電子増倍装置を真空容器内に実装して構成した
光電子増倍管の他の実施例を示す断面図である。 第１０図は電子増倍装置を真空容器内に実装して構成し
た光電子増倍管のさらに他の実施例を示す断面図である
。 第１１図は従来のヘネシアン・ブラインド形ダイノード
を示す断面図である。 １・・・絶縁基板　　　　　　　２・・・貫通孔３・・
・絶縁基板の第１表面に形成された接続手段４・・・絶
縁基板の第２表面に形成された接続手段５・・・２次電
子放出層 ６・・・加速電極層 ７・・・分離溝 ９・・・真空容器 １０２〜１０ｄ・・・電源 １４・・・光電陰極　　　　　　１５・・・陽極１７・
・・ホックス形のダイノード ７０・・・電子増倍装置 特許出願人　浜松ホトニクス株式会社 代理人　弁理士　　井　ノ　ロ　　壽 ７１図 第２図 ｎａ ２３図 へ

Claims (4)

【特許請求の範囲】
1. （１）互いに平行な第１の表面と第２の表面をもつ絶縁
   性の基板と、前記基板の第１の表面に対して鈍角を保つ
   第１孔表面および前記第１孔表面に対面する第２孔表面
   をもつ前記基板に形成された複数の貫通孔と、前記各貫
   通孔の前記第１孔表面に前記基板の第１の表面側から形
   成された２次電子放出層と、前記各貫通孔の前記第２孔
   表面に前記２次電子放出層と分離させられて前記第２の
   表面側に形成された導電層と、前記基板の第１の表面で
   前記各２次電子放出層を接続する第１の接続手段と、前
   記基板の第２の表面で前記各導電層を接続する第２の接
   続手段と、前記基板の第１面側からいずれかの前記貫通
   孔に入射した電子を前記２次電子放出層で増倍し、増倍
   された電子に前記基板の第２の面方向に加速するように
   前記第１および第２の接続手段間に電圧を印加する手段
   から構成した電子増倍素子。
2. （２）前記貫通孔の基板の第１の表面の開口部の形状は
   、円形、方形、または６角形であり、前記開口部は稠密
   に規則正しく配列されている特許請求の範囲第１項記載
   の電子増倍素子。
3. （３）前記絶縁性の基板はＳｉＯ＿２を主成分とするも
   のであり、前記貫通孔の加工はホトエッチングにより行
   われる特許請求の範囲第１項記載の電子増倍素子。
4. （４）前記２次電子放出層と前記導電層の間には溝が設
   けられている特許請求の範囲第１項記載の電子増倍素子
   。