JPS62194793A - 回線設定装置 - Google Patents

回線設定装置

Info

Publication number
JPS62194793A
JPS62194793A JP3657886A JP3657886A JPS62194793A JP S62194793 A JPS62194793 A JP S62194793A JP 3657886 A JP3657886 A JP 3657886A JP 3657886 A JP3657886 A JP 3657886A JP S62194793 A JPS62194793 A JP S62194793A
Authority
JP
Japan
Prior art keywords
link
switch
circuits
working
blocks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3657886A
Other languages
English (en)
Other versions
JPH0683495B2 (ja
Inventor
Yukiharu Yoshioka
吉岡 幸春
Hisao Tsuji
辻 久雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP3657886A priority Critical patent/JPH0683495B2/ja
Publication of JPS62194793A publication Critical patent/JPS62194793A/ja
Publication of JPH0683495B2 publication Critical patent/JPH0683495B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は回線の入替を行うものであって1時間スイッ
チ(T)−空間スイッチ(S)一時間スイッチ(T)の
3段スイッチよりなる回線設定装置に関する。
「従来の技術」 従来、同期多重変換装置等の回線設定装置はT−8−T
の3段スイッチで構成し、このスイッチで全信号が集中
処理されるため、このスイッチには高い信頼度が要求さ
れてきた。このためT、S。
Tの各スイッチ及び各スイッチ間のリンクはN系(E常
時)とE系(異常時)との完全2屯化冗長構成をとって
きた。第4図は従来の2重化したT−8−T31”7ス
イツチの基本ブロック構成を、第5図はリンク部を示す
。複数の時間スイッチブロックT1〜TMが用意され、
その各ブロック(二おいて1例えばブロックT1におい
て、そのTスイッチ部1は複数のハイウェイインタフェ
ース回路11が直並列変換多重化回路12に接続され、
複数のハイウェイが各チャネルごとに並列に変換される
と共に多重化される。この並列多重化出力は現用′rス
イッチ(時間スイッチ)13Nと予備Tスイッチ13E
に供給される。これら現用Tスイッチ13N及び予備T
スイッチ13Eの各出力はリンク部2を通じてSスイッ
チ部(空間スイッチ)3へ供給される。その他のブロッ
クT2〜T、もその現用Tスイッチ及び予備Tスイッチ
の各出力がリンク部2を頑じてSスイッチ部3へ供給さ
れる。
リンク部2は現用Nと、予備Eとに2重化され、またS
スイッチ部3も現用Nと予備Eとに2重化されている。
このSスイッチ部3の出力は出力側のリンク部4を通じ
てブロックT、〜T9のTスイッチ部5にそれぞれ接続
される。Tスイッチ部5内にはブロックT:について示
すように、現用Tスイッチ14N、予備Tスイッチ14
Eが設けられ。
これらに2重化されたリンク部4の現用Nとチ備Eとの
各出力が供給される。現用Tスイッチ14Nと予備Tス
イッチ14EとはN/E切替回路15で[,1,I替え
選択され、その出力は並直列変換分離回路16で各通話
路ごとに直列信号(−変換され、かつ多重分離されて複
数のインタフェース回路17を通じて複数のハイウェイ
の対応するもの(=出力される。
リンク部2は第5図(二示すように時間スイッチブロッ
クT1のTスイッチ部1に示すように現用Tスイッチ1
3Nはハイウェイにおける各チャネルの並列とされたN
ピットはリンクJ  −J、NのN1! 個の現用T側すンク回路21へ並列に供給され、これら
リンクJ11’=JINの現用T側すンク回路21Nは
Sスイッチ部3側のN個の空間スイッチブロック81〜
SNの現用Sスイッチ18Hの1ビツト目リンクJll
の現用S側リンク回路22Nにリンク接続される。空間
スイッチブロックSIのSスイッチ18NはM個の時間
スイッチブロックT。
〜TMの各1ビツト目リンクJ1□〜JM+の現用′r
側リンク回路21Nがリンク511〜’TvtのM個の
現用S側リンク回路22N(二それぞれリンク接続され
る。空間スイッチブロックS2には各M個の時間スイッ
チフ゛ロックT1〜T工の2ビット目すンクJ1□〜J
M2の現用T側すンク回路21Nがリンク接続される。
以下同様な接続が行;bれる。また各ブロックT1〜T
Mの予備Tスイッチ13とブロック81〜SNの予り:
ft Sスイッチ18Eとのリンク接続も同様(二Tス
イッチ13E側の予備T側すンク回路21EとSスイッ
チ18E側の予備S側リンク回路22Eとの間で行われ
る。
つまり従来においてはTスイッチを13Nと13Eと(
:2重化し、かつSスイッチも18Nと18Eとに2重
化し、これと対応してリンク部2もリンク回路21N、
22N及びその間のリンク接続と、リンク回路21g、
22E及びその間のリンク接続とに2重化していた。ま
たリンク部4においてもリンク部2と同様に2重化され
ていた。
この2屯構成をTスイッチ部5内のN/E切替回路15
でN系又はE系を選択する。
このよう(二すべてを2重化構成をとっているため高い
信頼度は得られるが、回線設定袋−1の規模は1重化の
2倍となり、装置化した場合には架数増、床占有面積の
増大により経済性に劣る。
近年のLSIの発展により、Tスイッチ、Sスイッチは
LSI化により小形化が進み1回線設定装置の規模はT
スイッチ、Sスイッチ間のリンク部2,4の規模に依存
している。リンク部2,4はTスイッチへの入ハイウエ
イ数の増加に伴ない、その回路規模は急激に増大する。
特にSスイッチにはすべてのTスイッチとのリンクが集
中するため、リンクの占める割合は大きくなる。従って
回線設定装置の規模を小さくするためにはリンク部の規
模の低減が必須となる。
この発明の目的は2重化冗長構成による規模増大に対し
、Tスイッチ、Sスイッチ間のリンク部の回路規模の低
減を図った回線設定装置を提供すること(=ある。
「問題点を解決するための手段」 この発明は2重化冗長構成を基本とした回線設定装置(
二おいて2Tスイツチ、Sスイッチ間のリンク部の規模
を低減するため、リンク部のみは完全な2重化ではなく
、N十m予備冗長構成、つまり現用リンク数Nに対し1
mの予備リンクを設けTスイッチと8本の現用リンクと
の接続中の任意の1つ又は複数を1m本の予備リンクの
1つ又は複数との接続に切替接続できるようにされる。
更(二は各時間スイッチブロックごとIZN個の現用T
側リンク回路とm個の予備T側リンク回路とを切替接続
する切替回路と、各SスイッチブロックごとにN個の現
用S側リンク回路と1m個の予備S側リンク回路とを切
替接続する切替回路と、M×N個の予In T (il
’lリンク回路とM×N個の予備S側リンク回路とを互
に任意接続可能とする予備リンク接続用スイッチとを設
ける。このようにして現用N本に対し、予(i!ff 
m本のリンク部で現用と予備リンクの無瞬断切替を可能
にする。従来の技術とはT−Sスイッチ間のリンクなN
十m予備冗毘構成とし現用リンクと予備リンクのり階を
無瞬断で自動的に行うため複数の予備リンク間の任意の
接続を可能とする予備リンク接続用スイッチとその制御
回路を設けた点が異なる。
「実施例」 第1図はこの発明の実施例を示し、第4図と対応する部
分には同一符号を付けてあり、また予備数m = lの
場合である。Tスイッチ部lにおいてこの発明では現用
Tスインi13Nと予備Tスインy−13EとがN/E
切替回路19で切替えられてN+m予備構成リンク部6
1;接続される。Sスイッチ部3とTスイッチ都5との
間もN十m予備構成すンク部7で接続される。収容回線
数の増大(二伴ない複数個のブロック(T、〜TM)で
Tスイッチ部を構成する。Sスイッチ部3はビット対応
のスイッチングをする。従って8ビット多重された信号
の場合にはSスイッチ部3は8つの基本ブロック81〜
S8から構成される。すなわちN=8である。
−リンク部6の構成例を 第2図に示す。従来と同様(二時間スイッチブロックT
I−TMの各ブロックごとにN個の現用T側リンク回路
21Nが設けられ、空間スイッチブロック5I−8Nの
各ブロックごと(二M個の現用S側リンク回路22Nが
設けられ、これらN×M個の現用T側リンク回路21N
と、M×N個の現用S側−リンク回路22Nとのリンク
接続は第5図の従来と同様である。
この実施例では各N個の現用T (itll IJンク
回路21Nと時間スイッチブロックT、〜TMとの接続
は、それぞれN / E IJJ替回路19の出力側と
行われる。また各時間スイッチブロックT、 −TMご
とに1つの予[+fff T側すンク回路21Eが設け
られ。
現用/予備切替回路23によりN個の現用T側リンク回
路21Nの任意の1つの入力端を選択的(二予備T側リ
ンク回路21Eの入力端に17I替接続することができ
る。その切替制御は制御回路24(二より行われる。
一方、各空間スイッチプaツクS1〜SNごと(=1つ
の予備S側リンク回路22gが設けられ、N個の現用S
側リンク回路22Nと対応してそれぞれN個の現用/予
備切替回路26が設けられ、そのN個の現用/予備切替
回路26の出力側Iは現用Sスイッチ18Nと予備Sス
イッチ18Eと1m並列接続される。N個の現用/予備
切替回路26はそれぞれ対応する現用S側リンク回路2
2Nの出力と1つの予Iff S側リンク回路22Eの
出力とを切替えて出力することができる。その切替の制
御は制御回路27により行われる。
更にM個の時間スイッチブロックT1〜TMの各予備T
側リンク回路21Eと、N(固の空間スイッチブロック
81〜SMの各予備S側972回1522Eとは予備リ
ンク接続用スイッチ28(二より互に任意のものを接続
することができる。その接続制匍は制御回路29により
行われる。Sスイッチ部3とTスイッチ部5と間のN+
m予備リンク部7も第2図と同様に構成される。
予備リンク接続用スイッチ28はリンクをN十m予備冗
長構成とし、各Tスイッチ、Sスイッチ間の任意のリン
クの現用と予備との無瞬断切替を可能とする。
各Tスイッチ部のリンクJ11〜JINはビット対応に
Sスイッチ部の各ブロック81〜SNに分配される。従
って予備リンク例えばJRI I J81を固定的に1
対1に接続することができない。例えばブロックT1の
2ビツト目のリンクJ1□が障害となった場合、予備リ
ンクJRIはブロックS2の予備リンクJ8□に接続す
る必要がある。従って現用リンクと)備リンクの切替は
、Tスイッチ、SスイッチのブロックTi < r =
 1〜M)、8j(j=1〜N)ごとにリンクの障害情
報をもとじ制御信号を制御回1424.27へ送出して
現用/予備の切替を行い、かつ制苗v信号を制御回路2
9にも送信し、予備リンク間のスイッチングをすること
によりなされる。
本実施例による効果を第3図に示す。2重化構成とN十
m予備構成とのN=8.m=1の時のT−Sスイッチ間
のリンク規模比較を示し、線31は2重化構成、線32
はN+m予備構成の場合であり、N=8.m”1のN+
m予備構成は2重化構成よりリンク規模を約40%の低
減ができる。
このような構成になっているため回線設定回路の規模は
2重化の時に較べてほぼ平織し、経済性が向上する。
「発明の効果」 以上説明したようにこの発明によればTスイッチ及びS
スイッチ間のリンクをN + m予備冗長構成とし予備
リンク接続用スイッチ28を設けることにより、リンク
のN+m予備冗長構成をとることが可能となり、T−8
−Tの3段スイッチ構成(二よる回線設定装置の規模の
大幅な低減が図れる利点がある。
この発明の応用分野として1通信装置である同期端局装
置の回線設定装置をはじめディジタル交換機の通話路回
路に適用すれば、装置の小規模化及び設置床面積の低減
が図れ、チャネル当りの経済化に寄与する。
【図面の簡単な説明】
第1図はリンクをN−)−m予備冗長構成としたこの発
明の実施例を示す図、第2図はそのリンク部の構成例を
示す図、第3図はこの実施例の効果を示すためのリンク
数と回路規模の関係を示す図、第4図はTスイッチ、S
スイッチ、リンクを完全2重化冗長構成とした従来のT
−3−T31Rスイッチ構成の回線設定装置、第5図は
そのリンク部の構成を示す図である。 1.5:Tスイッチ部、2,4,6.7:リンク部、3
:Sスイッチ部、11.17:ハイウエイインタフエー
ス回路、12:直並列変換多重化回路、13E、13N
、14E、14N:Tスイッチ、15.19.23.2
6:N/E切替回路、16:並直列変換分離回路、18
N。 18E:Sスイッチ、21N:現用T側すンク回路、2
1E:予備T側すンク回路、22N:現用S側リンク回
路、22E:予備S側リンク回路、24,27.29:
切替制御回路、28:予備リンク接続スイッチ。

Claims (1)

    【特許請求の範囲】
  1. (1)M個(Mは1以上の整数)の時間スイッチブロッ
    クと、N個(Nは1以上の整数)の空間スイッチブロッ
    クと、M個の時間スイッチブロックとが順次リンク部を
    介して縦続接続され、上記時間スイッチブロック及び空
    間スイッチブロックのそれぞれは正常時系と異常時系と
    に2重化された回線設定装置において、 上記リンク部は、各時間スイッチブロックごとにN個の
    T側現用リンク回路が設けられ、上記空間スイッチブロ
    ックごとにM個のS側現用リンク回路が設けられ、 これらN×M個のT側現用リンク回路とM×N個のS側
    現用リンク回路とが互にリンク接続され、 上記時間スイッチブロック及び空間スイッチブロックご
    とにそれぞれm個(mは1〜(N−1)の整数)のT側
    予備リンク回路及びm個のS側予備リンク回路が設けら
    れ、 上記時間スイッチブロックごとにN個のT側現用リンク
    回路とm個のT側リンク回路とが現用/予備切替回路で
    切替え接続することができ、上記空間スイッチブロック
    ごとにM個のS側現用リンク回路とm個のS側リンク回
    路とが現用/予備切替回路で切替え接続することができ
    、上記m×N個のT側予備リンク回路とm×N個のS側
    予備リンク回路とは予備リンク接続用スイッチにより互
    に任意に接続することができるようにされていることを
    特徴とする回線設定装置。
JP3657886A 1986-02-21 1986-02-21 回線設定装置 Expired - Lifetime JPH0683495B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3657886A JPH0683495B2 (ja) 1986-02-21 1986-02-21 回線設定装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3657886A JPH0683495B2 (ja) 1986-02-21 1986-02-21 回線設定装置

Publications (2)

Publication Number Publication Date
JPS62194793A true JPS62194793A (ja) 1987-08-27
JPH0683495B2 JPH0683495B2 (ja) 1994-10-19

Family

ID=12473652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3657886A Expired - Lifetime JPH0683495B2 (ja) 1986-02-21 1986-02-21 回線設定装置

Country Status (1)

Country Link
JP (1) JPH0683495B2 (ja)

Also Published As

Publication number Publication date
JPH0683495B2 (ja) 1994-10-19

Similar Documents

Publication Publication Date Title
JPH0147944B2 (ja)
US4983961A (en) Three stage non-blocking switching array
JPS6349959B2 (ja)
EP0132916B1 (en) Communication system
GB2229063A (en) Testing and sparing telecommunications exchange linecards
JPH0362798A (ja) 電子交差接続盤
JPS62194793A (ja) 回線設定装置
US4970505A (en) Three stage switching apparatus
JPS6239921A (ja) 回線切換装置
JP3605294B2 (ja) スイッチ装置
JPH04160949A (ja) 交換装置
JPS61269493A (ja) 多段リンク接続網
JPS6188622A (ja) 予備切替方式
WO2023047532A1 (ja) 海底分岐装置、制御方法、及び非一時的なコンピュータ可読媒体
JPH0473647B2 (ja)
JP2001238279A (ja) 通話路装置およびインタフェースユニット
JP3465212B2 (ja) 分散形時分割通話路方式
JPH0771320B2 (ja) 冗長構成によるデジタル自動交換機の通話路
JPS5852396B2 (ja) 多段接続時分割交換回路網
JPH06311227A (ja) N+1冗長構成の切替装置
JPS6159953A (ja) 回線切替装置
JP2814589B2 (ja) 二重化光ループ型lanシステム
JPH0137010B2 (ja)
JPH04208036A (ja) 信号処理装置
JPH07297847A (ja) 冗長化方式

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term