JPS5852396B2 - 多段接続時分割交換回路網 - Google Patents
多段接続時分割交換回路網Info
- Publication number
- JPS5852396B2 JPS5852396B2 JP3799077A JP3799077A JPS5852396B2 JP S5852396 B2 JPS5852396 B2 JP S5852396B2 JP 3799077 A JP3799077 A JP 3799077A JP 3799077 A JP3799077 A JP 3799077A JP S5852396 B2 JPS5852396 B2 JP S5852396B2
- Authority
- JP
- Japan
- Prior art keywords
- time
- time division
- lines
- communication path
- switching network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【発明の詳細な説明】
この発明は時間スイッチと空間スイッチとを組合せた多
段式の時分割交換回路網に関する。
段式の時分割交換回路網に関する。
時分割交換回路網は時分割多重ゲートを格子状に配列し
た空間スイッチG並びに通話チャネルの時間位相を変換
するためのメモリで構成された時間スイッチMとを適宜
組合せることによって所要の通話容量を有する、例えば
MGMlGMGlNGGM等の通話路が実現される。
た空間スイッチG並びに通話チャネルの時間位相を変換
するためのメモリで構成された時間スイッチMとを適宜
組合せることによって所要の通話容量を有する、例えば
MGMlGMGlNGGM等の通話路が実現される。
この時分割交換回路網はスイッチが多重動作することか
ら障害波及度が大きくなるため一般に2重化構成がとら
れる。
ら障害波及度が大きくなるため一般に2重化構成がとら
れる。
このことは金物量の増大を招くことによる経済的な損失
が大きくなることのみならず障害時において通話路の切
替処理が必要であること等の障害処理の複雑性を招(欠
点があった。
が大きくなることのみならず障害時において通話路の切
替処理が必要であること等の障害処理の複雑性を招(欠
点があった。
この発明は同一の通話路形式となる時分割通話路を複数
面配備し、トラヒック負荷をこれ等時分割通話路に負荷
分散した構成とすることにより、上記欠点を解決し2重
化構成の不必要な時分割交換回路網を提供するものであ
る。
面配備し、トラヒック負荷をこれ等時分割通話路に負荷
分散した構成とすることにより、上記欠点を解決し2重
化構成の不必要な時分割交換回路網を提供するものであ
る。
この発明によれば時間スイッチと空間スイッチとを組合
せて多段接続とした時分割交換通話路を複数面設け、こ
れ等複数面の時分割交換通話路は同一の通話路形式とさ
れ、かつそれぞれ複数の時分割多重回線が入線として、
また複数の時分割多重回線が出線として接続され、これ
等入線と出線との間で交換接続を行うことができるよう
に構成されている。
せて多段接続とした時分割交換通話路を複数面設け、こ
れ等複数面の時分割交換通話路は同一の通話路形式とさ
れ、かつそれぞれ複数の時分割多重回線が入線として、
また複数の時分割多重回線が出線として接続され、これ
等入線と出線との間で交換接続を行うことができるよう
に構成されている。
更に各時分割交換通話路はその面数と等しい数の入力ス
イッチと出力スイッチとがそれぞれ設けられたモジュー
ル体の複数個で構成され、1つの時分割交換通話路につ
いて見るとその入線または出線は他のすべて時分割交換
通話路の入線、また出線にそれぞれ接続される。
イッチと出力スイッチとがそれぞれ設けられたモジュー
ル体の複数個で構成され、1つの時分割交換通話路につ
いて見るとその入線または出線は他のすべて時分割交換
通話路の入線、また出線にそれぞれ接続される。
このような構成とすることによりトラヒック負荷を複数
の時分割通話路に負荷分散させることにより、2重化が
不要でロードシェア構成とすることができる。
の時分割通話路に負荷分散させることにより、2重化が
不要でロードシェア構成とすることができる。
次にこの発明の実施例について図面を参照して説明する
。
。
第1図はMGM3段接続時分割交換回路網に適用した場
合であり、n本の時分割多重回線a1.a’l〜an、
a/nを入線及び出線として収容するMGM(時間スイ
ッチ−空間スイッチ一時間スイッチ)構成の通話路A面
と、同一の通話路構成でn本の時分割多重回線b1.ζ
′1〜bn、b′nを収容する通話路B面とから成り、
全体で2n本の時分割多重回線を収容するMGMタイプ
の通話路を構成している。
合であり、n本の時分割多重回線a1.a’l〜an、
a/nを入線及び出線として収容するMGM(時間スイ
ッチ−空間スイッチ一時間スイッチ)構成の通話路A面
と、同一の通話路構成でn本の時分割多重回線b1.ζ
′1〜bn、b′nを収容する通話路B面とから成り、
全体で2n本の時分割多重回線を収容するMGMタイプ
の通話路を構成している。
通話路A面、B面とも同じ様に時分割多重回線対応にモ
ジュール化された構成であり、各モジュール間はジャン
フタによって接続される。
ジュール化された構成であり、各モジュール間はジャン
フタによって接続される。
各モジュールSPMにおいて時間スイッチは通話路面の
数だけ、この例では2個の通話メモリMa7M、)とメ
モリ制御部MCTLから成る入力スイッチSi1〜Si
n及び出力スイッチSo1〜Sonがそれぞれ設けられ
、空間スイッチはn個の多重ゲートGとゲート制御部G
CTLから成る。
数だけ、この例では2個の通話メモリMa7M、)とメ
モリ制御部MCTLから成る入力スイッチSi1〜Si
n及び出力スイッチSo1〜Sonがそれぞれ設けられ
、空間スイッチはn個の多重ゲートGとゲート制御部G
CTLから成る。
通話路A面、B面ともn個のモジュールSPMa1〜S
PMan、SPMb1〜SPMbnから構成されている
。
PMan、SPMb1〜SPMbnから構成されている
。
この様に通話路をモジュール化することによって増設性
の良い通話路とすることができる。
の良い通話路とすることができる。
この様な通話路における時分割多重回線の収容は例えば
時分割多重回線a1.b1に着目すると時分割多重回線
a1は通話路A面のモジュールSPMa1の通話メモリ
Maと通話路B面のモジュールSPMb10通話メモリ
Maとに接続される。
時分割多重回線a1.b1に着目すると時分割多重回線
a1は通話路A面のモジュールSPMa1の通話メモリ
Maと通話路B面のモジュールSPMb10通話メモリ
Maとに接続される。
一方時分割多重回線b1は通話路A面のモジュールSP
Ma、の通話メモリMbと通話路B面のモジュールSP
Mb1の通話メモリMbとに接続される。
Ma、の通話メモリMbと通話路B面のモジュールSP
Mb1の通話メモリMbとに接続される。
各モジュールSPMa□及びSPMblにおいて時分割
多重回線a1.b1のどちらのトラヒックを通すかは呼
毎にソフトウェア制御によってメモリ制御部MCTLを
介して行われる。
多重回線a1.b1のどちらのトラヒックを通すかは呼
毎にソフトウェア制御によってメモリ制御部MCTLを
介して行われる。
他の時分割多重回線についても同様に通話路A面、B面
に収容される。
に収容される。
この様な通話路構成とすることによって各時分割多重回
線のトラヒックは通話路A面とB面に負荷分散されてお
り、例えばA面のモジュールSPMa1が障害となって
も時分割多重回線a1 のトラヒックはB面のモジュー
ルSPMb1を通して運ぶことができ、障害対策のため
の2重化が不必要となることが理解できよう。
線のトラヒックは通話路A面とB面に負荷分散されてお
り、例えばA面のモジュールSPMa1が障害となって
も時分割多重回線a1 のトラヒックはB面のモジュー
ルSPMb1を通して運ぶことができ、障害対策のため
の2重化が不必要となることが理解できよう。
通話路モジュールの障害はもう一方のモジュールへのト
ラヒック負荷が増大するが時分割通話路は一般に高能率
負荷耐力を大きくすることが容易に可能であるためトラ
ヒック負荷の増大による問題点は小さい。
ラヒック負荷が増大するが時分割通話路は一般に高能率
負荷耐力を大きくすることが容易に可能であるためトラ
ヒック負荷の増大による問題点は小さい。
第2図は第1図の実施例で示した2面の時分割通話路面
を設置した構成を一般化して表現したものである。
を設置した構成を一般化して表現したものである。
第3図は第1図の実施例において通話路のロードシェア
化負荷分散化のみならず、交換制御装置も同様に負荷分
散化した構成を示したものである。
化負荷分散化のみならず、交換制御装置も同様に負荷分
散化した構成を示したものである。
図に示す様に通話路モジュールSPMa1〜SPMan
、SPMb1〜SPMbn毎に交換制御装置Pa1〜P
an、Pb1〜Pbnが配置されており、各交換制御装
置は通常時は通話路A面側の方はPa1〜Panが制御
し、一方通話路B面側はPb1〜Pbnが制御する。
、SPMb1〜SPMbn毎に交換制御装置Pa1〜P
an、Pb1〜Pbnが配置されており、各交換制御装
置は通常時は通話路A面側の方はPa1〜Panが制御
し、一方通話路B面側はPb1〜Pbnが制御する。
例えば交換制御装置Pa1が障害となった場合時分割多
重回線a1 の呼処理は交換制御装置Pb1が行う。
重回線a1 の呼処理は交換制御装置Pb1が行う。
この様な構成とすることによって交換制御装置の負荷分
散化を行うことが可能である。
散化を行うことが可能である。
以上MGM通話路形式の時分割通話路面を2面置く構成
について説明したが、一般にはn本の時分割多重回線が
m組収容されるようにm面で構成され、他の通話路形式
例えばGMGなどにも同様にこの発明を適用できる。
について説明したが、一般にはn本の時分割多重回線が
m組収容されるようにm面で構成され、他の通話路形式
例えばGMGなどにも同様にこの発明を適用できる。
この発明は以上説明した様に同一の通話路形式となる時
分割通話路を複数面配置し、通話トラヒックを前記複数
の時分割通話路に負荷分散した構成とすることによって
通話路の2重化が不要となり、その結果経済性に優れ、
障害処理が簡単となる効果がある。
分割通話路を複数面配置し、通話トラヒックを前記複数
の時分割通話路に負荷分散した構成とすることによって
通話路の2重化が不要となり、その結果経済性に優れ、
障害処理が簡単となる効果がある。
第1図はMGM形式の時分割通話路を2面配置した場合
のこの発明の実施例を示すブロック図、第2図は第1図
で示した実施例を簡略表現したブロック図、第3図は第
1図で示した実施例に交換制御装置の負荷分散化した構
成を付加したブロック図である。 a1〜an、b1〜bn:入時分割多重回線、a′1〜
aIn、b1〜b/nI出時分割多重回線、SPMa1
〜SPMan、SPMb1〜SPMbn:時分割通話路
、Si1〜Sin:入力スイッチ、Si1〜Sin:出
力スイッチ。
のこの発明の実施例を示すブロック図、第2図は第1図
で示した実施例を簡略表現したブロック図、第3図は第
1図で示した実施例に交換制御装置の負荷分散化した構
成を付加したブロック図である。 a1〜an、b1〜bn:入時分割多重回線、a′1〜
aIn、b1〜b/nI出時分割多重回線、SPMa1
〜SPMan、SPMb1〜SPMbn:時分割通話路
、Si1〜Sin:入力スイッチ、Si1〜Sin:出
力スイッチ。
Claims (1)
- 1 n本の時分割多重回線がm組収容され、そのn’m
本の入線及び出線間で交換接続が行なわれる時分割交換
回路網において、前記時分割交換回路網はm個の通話路
面より構成され、各通話路面にn個のモジュール体が設
けられ、各モジュール体間はジャンフタにより接続され
、前記各モジュール体はm個の時間スイッチとm個の空
間スイッチとのそれぞれ少なくとも1組よりなり、m個
の入線端子及び出線端子を有し、これらの入線端子及び
出線端子間で前記交換接続が行なわれるように構成され
、各通話路面の各モジュール体の入線端子には前記m組
の時分割多重回線からそれぞれ1本づつ選択された互に
異なる時分割多重回線の入線が接続され、前記各通話路
面の各モジュール体の出線端子には前記m組の時分割多
重回線からそれぞれ1本づつ選択された互に異なる時分
割多重回線の出線が接続されてなることを特徴とする多
段接続時分割交換回路網。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3799077A JPS5852396B2 (ja) | 1977-04-02 | 1977-04-02 | 多段接続時分割交換回路網 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3799077A JPS5852396B2 (ja) | 1977-04-02 | 1977-04-02 | 多段接続時分割交換回路網 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS53123013A JPS53123013A (en) | 1978-10-27 |
JPS5852396B2 true JPS5852396B2 (ja) | 1983-11-22 |
Family
ID=12512997
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3799077A Expired JPS5852396B2 (ja) | 1977-04-02 | 1977-04-02 | 多段接続時分割交換回路網 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5852396B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56115091A (en) * | 1980-02-15 | 1981-09-10 | Nec Corp | Time-division digital exchange circuit network |
JPS60180192U (ja) * | 1985-04-04 | 1985-11-29 | 日本電気株式会社 | タイムスロツト入替装置 |
FR2615341B1 (fr) * | 1987-05-15 | 1993-12-03 | Thomson Csf | Systeme de commutation numerique |
-
1977
- 1977-04-02 JP JP3799077A patent/JPS5852396B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS53123013A (en) | 1978-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5200746A (en) | Switching module for digital cross-connect systems | |
US3912873A (en) | Multiple fault tolerant digital switching system for an automatic telephone system | |
JPH0147944B2 (ja) | ||
US4811333A (en) | Substantially non-blocking space switching arrangement | |
JPH0444452B2 (ja) | ||
US3906164A (en) | Digital switching networks with feed-back link for alternate routing | |
US4276637A (en) | Time-division switching network and means of mitigating the effect of fault conditions | |
JPS5854540B2 (ja) | 放送能力を具えた会議システム | |
US4025725A (en) | Telecommunication switching network having a multistage reversed trunking scheme and switching on a four wire basis | |
JPS5852396B2 (ja) | 多段接続時分割交換回路網 | |
JPS6349959B2 (ja) | ||
US4186276A (en) | PCM TDM switching network | |
EP0027042B1 (en) | A network connection system | |
JPS598999B2 (ja) | タダンハンテングル−ピングニヨリ 4 センシキカンツウセツゾクスルタメノ スイツチフレ−ム | |
JPH02305132A (ja) | フレキシブルマルチプレクサ | |
JPS55697A (en) | Indirect control exchange having time division channel connecting path | |
US5079761A (en) | Circuit arrangement for a centrally-controlled, time-division multiplex telephone switching system having a central switching matrix network and decentralized terminal groups | |
CS270402B2 (en) | Digitally switched multiple subscriber system with distributed control | |
US3752931A (en) | Time division multiplex exchanges | |
US2853552A (en) | Trunking diagram for an automatic telecommunication system | |
FI74860C (fi) | Kopplingsfaelt med foerbindelseomkastning, saerskilt foer telefoncentraler. | |
JPS6339159B2 (ja) | ||
US4420832A (en) | Concentrator-deconcentrator devices | |
GB989336A (en) | Improvements relating to automatic telecommunication switching systems | |
US3657486A (en) | Time division multiplex pax of the four wire type |