JPS62194745A - 誤り訂正回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本究明は、１す「」正回路、特に、ディジタルデータ中
に発生した誤りの削正を行なうとともに誤り訂正回路自
身のｔｌＦｒ］正を抑１ｔｉｌＪできる誤り訂正回路に
関する。

〔従来の技術〕

従来、ディジタルデータにしかるべき符号ピ。

トを付加してデータを冗長化し、その冗長化データをチ
ェックすることによってエラー検出・訂正を行なってい
た。

ｔか−し、誤り訂正回路自身または、誤り訂正符号その
ものにビットエラーが発生すると、その誤動作によって
正しいデータか課訂正あるいは破壊δれる危険があった
。

従来技術としては、以下のようなものがある。

１、　　’Ｅｒｒｏｒ　Ｄｅｔｅｃｔｉｎｇ　ａｎｄ　
Ｅｒｒｏｒ　Ｃｏｒｒｅｃｔ−ｉｎｇ　Ｃｏｄｅｓ　＃
　　ル、　Ｗ　、　Ｈａｍｍ　ｉｎｇ著Ｔｂｅ　Ｂｅ１
ｌ　Ｓｙｓｔｅｍ　Ｔｅｃｈｎｉｃａｌ　Ｊｏｕｒｎａ
ｌＶ（Ｊｌ、　ＸＸＶｌ、　Ｎｏ　２．　Ａｐｒｉｌ　
１９５０　Ｐ１４７〜１６０２、　　’Ａ　Ｃ１ａｓｓ
　ｏｆ　Ｏｐｔｉｍａｌ　Ｍｉｎｉｍｕｍ　Ｏｄｄ　−
ｗｅｉｇｈｔ　−ｃｏｌｕｍｎ　ＳＥＣ−ＤＥＣＣｏｄ
ｅｓ　”Ｍ、Ｙ　、　Ｈｓｉａｏ著 ＩＢＭ　Ｊｏｕｒｎａｌ　ｏｆ　Ｒｅ５ｅａｒｃｈ　ａ
ｎｄ　Ｄｅｖｅｌｏｐ−ｍｅｎｔ　Ｊｕｌｙ　１９７０
　Ｐ、３９５〜４０１〔発明が解決しようとする問題点
〕 すなわち、上述した従来の課す側圧回路は、本質的に冗
長度が小規模であり、単一とットエラーによってデータ
が全く変化してしまう可能性がある。そこで、誤り削正
篩路自身または、誤りｉコ正符号そのものにヒツトエラ
ーが発生すると、その誤動作によって本来正しいデータ
が誤訂正あるいは、破壊されるという、誤り訂正回路を
付加したが故の欠点がある。

一方、このような問題を避けるため従来は同一の誤り訂
正回路を二東、三重に用意し、その結果を比較し多数決
を取る等の方法が取られていた。

しかし、誤り訂正回路は非常に複雑な構成となっており
、誤り削正回路全体ケ二重、三重系とすると、ハードウ
ェア量が大規模となり、人工衛星や航空機搭載用機器に
要求される小型軽量化に不適当である。

〔問題点を解決するための手段〕 本発明の誤す訂正回路は、＝す訂正符号による誤り訂正
回路と、パリティピット付加によるパリティチェック回
路と誤り訂正符号に基づくエラー検出およびパリティエ
ラー検出が同時になされたときのみデータを削正する回
路によって構成される。

〔実施例〕

次に、本発明の実施例について、図面を参照して説明ブ
る。

第１図は木兄り」の−実施例葡含むデータ処理システム
の一例を示すブロック図である。

第１図に示すデータ処理システムは、誤り検出・訂正の
対象となるデータを受けるデータレジスタｌと、誤り検
出・削正のためデータＸに付加する誤り言］正符号Ｃを
生成する誤り言」正符号生成器２と、データＸのパリテ
ィＰを発生するパリティ生成器３と、データＸにこれら
の誤り訂正符号ＣおよびパリティＰを伺加してメモリや
通信ラインあるいは他の外部回路に出力する出力バッフ
ァ４と、外部からＸ、Ｃ，Ｐに相当する受信ラーータＸ
ａ。

受信誤り訂正符号Ｃａ、受信パリティＰａ０組の受信符
号化データを入力する入力バッファ６と、受（Ｍデータ
Ｘａに対する誤り訂正符号ｃｂ全生成する誤り訂正符号
生成器７と、受信データＸａのパリティＰｂを発生する
パリティ生成器８と、受信した組り訂正符号Ｃａと受信
データＸａから生成した唄り訂正符号ｃｂとを比較しも
し相違があるときはデータＸａ中の畝りピットを指定す
る誤り訂正信号Ｓを生成する畝り訂正信号生成器９と、
受信したパリティＰａと受信データＸａに対するハリテ
ィＰｂ＝ｉ比較しもし両パリティ間に相違が発見される
とパリティエラー信号ｍを発生するパリティチェック回
路１０と、誤り訂正信号Ｓとパリティエラー信号ｍから
受信データ中の誤りを確認し誤り訂正許可信号ｎを生成
する誤り訂正許可回路１１と、誤り削正許可信号ｎが出
力されたとき同時に供給されている誤り副圧信号Ｓに従
って受信データＸａを訂正し娯す訂正許可信号ｎが訂正
を指示しないときは受信データＸａを無操作でそのまま
出力する誤り訂正回路１２とを含んで構成される。。

ここでは、特に被エラー検出・ｉ１正データがメモリ５
への書き込みおよびメモリ５からの読み出しの場合を取
り上ける。書込・読出時にメモリ５あるいは入力バッフ
ァ６および出力バッファ４の誤動作によって発生したビ
ットエラーを訂正しさらに誤り訂正回路１２自身の誤動
作によるメモリ読出しデータの誤訂正・破壊を防止した
実施例について説明する。

以下に、本実施例の具体的動作概要を説明する。

ここで、簡便のためメモリ５への書き込むデータＸを４
ビツトデータ（ＸＩ　Ｘ２　Ｘ＋Ｉ　Ｘ４　　）とする
。

データＸは一時、データレジスタ１にｆ、ｔられ、誤す
訂正符号生成器２とパリティ生成器３と出力バッファ４
にそれぞれ送られる。誤り訂正符号生成器２は、データ
Ｘに単−誤りが発生した吹口動的にその誤りを検出・訂
正するためデータＸに付加するチェックピットＣを生成
する。本実施例ではチェックビ、・トＣをハミングの誤
り訂正符号の手法を用いて生成する。

本例では、入力データＸにＣ，、Ｃ２，Ｃ３′ｈる３ビ
ツトの誤り訂正符号（チェックピット）を伺は加え、全
体で（Ｘｌ　ｘ２　Ｘ３　Ｘ４　ＣＩ　Ｃ２Ｃ３）なる
７ビツトの新しい符号語を考える。この場合Ｃ＋、ｅｘ
、Ｃ３は元の符号語のピッ）（Ｘｌ＋Ｘｚ＋Ｘ３１Ｘ４
１から例えば（Ｘｔ　＋　Ｘｚ　＋　Ｘ４）（Ｘｔ　＋
Ｘ３＋Ｘ４）　＋　（Ｘ！＋Ｘ３＋Ｘ４１の３組の部分
集合を選び、七〇それをパリティチェックピットとして
用いる。換言すれば、次の（１）式が成り立つようにＣ
Ｉ　＋　Ｃ２＋　０３を定める。

（ここで、■“は排他的論理和を表す）逆に、このよう
に定めた符号語（ｘＩＸ２　Ｘ５Ｘ４　ＣＩ　Ｃｔ　Ｃ
ｓ　）に対して上記３通りのノくリティチェックを行な
えば、おのおののパリティチェックの結果は全て０にな
るはずである。

（１）式のように３通りのパリティチェックを行なうこ
とを次の（２）式に示すような行列形式で表わし、これ
をパリティチェック行列という。

ＸＩ　　Ｘ２　　Ｘ３　　ｘ４　　ｃｌ　Ｃ２Ｃ３正し
い符号語であれは３通りのパリティチェックか全てＯに
なることは、次のような演算で表わさｎる。

（ＸＩ　Ｘ２Ｘ３　Ｘ４　ｃ、Ｃ２Ｃ３）ＩＨ’＝（０
００） 例えばｓ　（Ｘ１ｘｚ　Ｘ３　Ｘ４．ＣＩ　ＣＩ　Ｃ３
）＝（１０１１０１０）であれば、 ＝（（ｌ・１■０・ｌ■１・０■１・１■０・ｌ■ｌ・
０■０・０）（ｌ・１■０・０■ｌ−１■１・ｌ■０・
０■１・１■０・０）（１・０■０・［■１・１Ｏ１−
１■０・０■ｌ・０■０・１））＝（０００） こうして正しい符号語であることが検査される。

次に、着目する７タツプル（ａｚ　ａ２ａｓ　ａａａｓ
　ａｓ　ａｔ）が、正しい符号（ＸＩ　Ｘ２　Ｘ３　Ｘ
４０ｓ　Ｃｚ　Ｃｓ　）に誤りが生じて得られたものと
する。例えは、 （ａｔ　　ａｚ　ａｌ　　Ｃ４ａｌ　　ａａ　　ａｔ）
”（ｘ−ｔ　Ｘｓ　Ｘ３　Ｘ４　Ｃｔ　Ｃｚ　Ｃｓ　）
となったとすれは。

（ａｚ　ａ２ａｓ　Ｃ４ａｓ　ａ６ａ７）＝（ｘｔ　ｘ
２０１Ｘ３　Ｘ４　Ｃ１■ｌｃ２　Ｃ３）＝（ｘｔ　Ｘ
Ｉ　Ｘ３　Ｘ４　Ｃｔ　Ｃ２Ｃ３）■（０１００１００
） 従って、（ａｔ　ａｌ　ａｌ　Ｃ４ａｌ　ａｆｉ　ａｌ
）は（ＸＩ　　Ｘ２　　Ｘｓ　　Ｘ４　ＣＩ　Ｃ２Ｃ３
）に、誤りベクトル（ｅ＋　　Ｃ２Ｃ３Ｃ４ｅｓ　　ｅ
ａ　　Ｃ７）＝（０１ｏｏ１ｏｏ）が加わったものと解
釈することができる０この時、（ｅｔ　Ｃ２Ｃ３ｅａ　
Ｃ５ｅａ　ｅｔ）を誤りパターンという。単一の誤りが
生じた時は。

誤りパターン中のゝゝ１“の数（重み）は１である。

前記の例では、重みは２、従って二重誤りが生じたこと
になる。

さて％誤りが生じた場合の、パリティチェックは次の通
りである。

（ａｌ　　ａｚ　ａｌ　Ｃ４ａｌ　　Ｃ６ａｌ　　）　
　ＩＨ’”（（Ｘｔ　ｘｚ　Ｘ３　Ｘ４　ｃｌｅ、Ｃ３
）ｌ）ｉ■（ｅｌ　　ｅｆｉ　　Ｃ３Ｃ４Ｃ５Ｃ６Ｃ７
））　　ＩＨ’＝（ＸＩ　　ｘｚ　Ｘ３　Ｘ４　ｃｌｃ
、Ｃ３）ＩＨ’■（ｅｌ　　Ｃ２Ｃ３Ｃ４Ｃ５Ｃ６Ｃ７
）ＩＨ’＝（ｅｘ　　ｃｌｅ３　Ｃ４Ｃ５ｅｓ　　ｅｔ
　）　　ｌ）１’＝（Ｓｔ８ｉＳａ）　　　　　　　　
　　・・・・・・（３）よって、３通りのパリティチェ
ックの結果（ＳＲ８＊Ｓａ）は、（３）式に示すような
誤りパターンそのものに対するパリティチェックの結果
である。

この（５ＩＳｔ　Ｓｓ　）ｋ’／ンドロームと呼ぶ。

誤りパターンの重みが１の場合（即ち、単−誤りの場合
）、例えはｅ　３　＝　ｌ　とすれば（ＳＩＳ２Ｓ３）
はパリディチェック行列ＩＨの第３列を転置したものと
なっている。つまり、誤っ穴ビット位置に対応テる行列
上の列ベクトルの転置がシンドロームとなる。

そこで、　旧の各列ベクトルを全て異なるようにしてお
けば、単−誤りの場合、そのシンドロームから、　Ｉの
列番号、使って誤りが生じたビット位置を知ることがで
きる。誤りのビット位置がわかれは、２元符号であるた
め、そのピッＩｆ再び否定することにより誤り全訂正す
ることかできる。例えば、（２）のＩＦｌに対して（Ｓ
ｔ　Ｓｔ　５３）＝（１１０）とすれば、タリベクトル
（ｌｔ　ｏ　）’は第１列にあたるから、誤りは第１ビ
ツトに発生したことがわかる。この場合以下の（４）式
のようにして得らｔしる誤り位置指定ベクトルＡを用い
て、Ａとの排他的論理和を取ることによって誤りビット
の訂正を行なう。

ここで、△″は論理積（ＡＮＤ）を示す。

本実施例では、データＡの誤り「」正符号ａ５＋ａ６＊
ａ７がエラーを起こしても、誤り訂正符号ビットの削正
は行なわない。エラー発生時に訂正するのは、チータビ
ｙｌ”ａｌ＋ａ２＋ａ３＋ａ４たけである。従って、（
４）式ではａ５＋　８６＋　ａ７　＝：Ｑとしている。

具体的には、シンドローム（８１８２８３）＝（１１０
）’？ｒ発生した７タツプルが（３＋ａｚａ３ａ４ａｓ
　ａｓ　ａ７）＝（００１１０１０）とすれは、誤り位
置指定ベクトルは となり、１ビツト目にエラーが発生していることを指示
している。単−誤り訂正は、データＡと誤り位置指定ベ
クトル人の排他的論理和を取ることによって行なわれる
。

Ａ■Ａ＝（００１１０１０）■（１００００００）＝（
１０１１０１０） 以下に、二１ｉ誤りが生じた場合について述べる。

誤りパターンの内、ｅ＋　　、ｅ＋が１になったとすれ
ばシンドローム（ＳＩＳ２Ｓ３）は旧の第１列。

第１列の列ベクトルｌ１１＋　、　Ｉｈｌの排他的論理
和を取ったものの転置となる。

（Ｓｔ　Ｓｘ　Ｓｓ　）＝（ｈ＋■１ｈｊ）’　　・・
・・・・（５）各列ベクトルを全て異なるようにしてお
けは、（８１８２８ｓ）＝（ｌｈｉ■１ｈｊ）’＝（０
００）とはならないので、誤りが生じているにもかかわ
らず、誤り無しと誤判定されることはない。しかし、　
旧の構造によって、１ｈ＋■ｌｈｊが第３の他の列ベク
トルＩｈ１と等しくなることがあると二重誤りが生じた
にもかかわらす、第！ビットに単−誤りが生じたかのよ
うに誤判定され、正しくない饋り言」正（誤訂正）が行
なわれてしまう。例えば、先の旧では第１列の列ベクト
ルと第３の列ベクトルを排他的論理和で加えると となり、第２列の列ベクトルと等しくなる。従って、（
１０１００００）なる誤りベクトルは、（０１００００
０）の誤りと誤判定され、第２ビツトが否定され１訂正
されることになる。このような、誤訂正を避け、二重誤
りが単−誤りの場合と区別して検出されるためには、　
Ｈ中の任意の３個の列ベクトルの排他的論理和を取って
も零ベクトルとならない（任意の３列のベクトルが一次
独立）ように旧を構成しなけれはならない。

上述のＥＣＣの原理に基づき、誤り訂正符号生成器２は
、データＸの独立な３組の部分果合を取り出し、（１）
式に従って３通りのパリティをとる。

Ｃ３＝Ｘ１■Ｘ２［有］Ｘ４ Ｃｚ　＝　Ｘ　ｔ　ｅ）　Ｘ　ｓ■Ｘ４Ｃｓ”Ｘｔ＠Ｘ
ｓ■Ｘ４ さらに、生成された誤り訂正符号Ｃ＝（Ｃ，Ｃ。

Ｃ３）は、出力バッファ４へ送ら扛る。パリティ生成器
３は、入力データＸのパリティを取り、出カバ、ファ４
へ出力する。出力バッファ４は、データレジスタｌから
データＸを、誤り訂正符号生成器２から誤り引止符号Ｃ
を、パリティ生成器３からパリティＰを、入力しデータ
バス１３’を介してこれらを第２図に示すフォーマット
の一語としてメモリへ出力し、メモリ５へ書き込む。逆
にメモリ５からのデータＸａの読み出し時には、データ
バス１３を介して入力バッファ６へ読み出す。

１、き込むデータＸに相当する読み出したデータＸａは
、誤り訂正符号生成器７と、パリティ生成器８と、誤り
訂正回路１２へ送られる。さらに、誤り引止符号Ｃに相
当する。読み出した誤り訂正符号Ｃａ＝　（Ｃａ１Ｃａ
２　Ｃａ３　）は誤り訂正信号生成器９へ、パリティビ
ットＰに相当する読み出したパリティビットＰａは、パ
リティチェック回路１０へ送られる。ここで、出力バッ
ファ４．メモリ５゜入力バッファ６．データバス１３に
誤りが発生しなければ、Ｘ＝Ｘａ　、Ｃ＝Ｃａ　、Ｐ＝
Ｐａとなる。

誤す訂正符号生成器７は％誤り訂正符号生成器２と同様
の回路であり、曹込時、耽出時ともに１つの回路を時分
割で用いることができる。誤り削正符号生成器７は、受
信データＸａからＥＣＣの原理に基づき誤り訂正符号ｃ
ｂ　＝　（ｃｂ、　Ｃｂ２Ｃｂ３）を生成し、観、り訂
正信号生成器９へ供給する。

誤り訂正信号生成器９は、チェ、クヒッ）Ｃａ。

ｃｂを入力し、誤り引止信号Ｓ”（Ｓｔ　８２　Ｓｓ）
を生成する。もし、テークＸａに単−誤りが発生してい
ると、誤り訂正信号Ｓにより誤りの位置を知ることがで
きる。誤り訂正信号Ｓは、誤り訂正許可回路１１と、誤
り訂正回路１２に送られる。

なお、誤り訂正信号Ｓは前述の（３）式より、以下のよ
うに生成される。

５＝（Ｓｓ　　８２５３） Ｓ　Ｉ＝Ｃａｌ　ｏ　ｅｂ。

Ｓ　２　＝（：３２０ｃｂ２ ８３＝Ｃａ３■Ｃｂ３ ８　ｓ　＝　Ｓ　ｔ　＝　８３＝　００時は、誤り（誤
り訂正・検出能力範囲内の）は無かったものと考えられ
、Ｓの要素に１つでも１があれば、誤りが発生している
と考えられる。

パリティ生成器８は、パリティ生成器３と同様の回路で
あるため、誉込時、読出時ともに１つの回路を時分割で
用いることができる。パリティ生成器８は、読出しデー
タＸａに対するパリティｐｂを生成し、パリティチェッ
ク回路１０に送る。パリティチェック回路１０は、パリ
ティビットＰａ。

Ｐｂ＝ｉ入力し、以下のように比較し、その結果をパリ
ティエラー信号ｍとして誤り訂正許可回路１１へ送る。

ｍ　＝　Ｐ　ａ■Ｐｂ もし、ｍ　＝　０ならばＰａ、Ｐｂは一致しており、ｍ
＝１ならばＰａ、Ｐｂが異なり読み出しデータＸａにエ
ラーが発生していると考えられる。

誤り訂正許可回路１１は、誤り訂正信号Ｓとパリティエ
ラー信号ｍｆ入力する。誤り訂正信号Ｓから誤りを検出
し、また誤り訂正符号とは独立にパリティエラー信号ｍ
からパリティエラーを検出する。これらＳおよびｍの両
方が訂正可能な読出しデータＸａの誤りを検出した時の
み、誤り訂正回路１２に対し、誤り訂正許可信号ｎで訂
正を許可する。

誤り訂正回路１２は、誤り訂正信号Ｓを復号化し、誤り
訂正許可信号ｎが削正許可をしているときのみ読み出し
データＸａに対し、１正操作を行なう。誤り訂正許可信
号ｎが訂正を指示しでいないときは、読み出しデータＸ
ａをそのまま無操作でＸＱとし又出力する。読み出しデ
ータＸａの訂正操作は以下のように行なわれる。まず、
（４）式に従って、誤り位置指定ベクトルＸを生成し誤
り引止許可信号ｎに応じて、読み出しデータＸａと誤り
位置指定ベクトルＸの排他的論理和全数り、引止済デー
タをテークＸｏとして出力する。

Ｘ６＝Ｘａ■Ｘ ここで注意すべきことは、前述のように誤り訂正信号Ｓ
が単−誤りを示し、かつパリティエラー信号ｍがパリテ
ィエラーを示しでいるとき以外は、誤り訂正回路１２は
訂正動作しないことである。

以下にその理由を述べる。

誤り削正ＯＮ号Ｓが−１りを検出し、バリティエラ信号
が誤りを検出していない場合、読出しデータＸａは削正
されない。それは、誤り訂正信号が示しているエラーに
は、誤り削正関連の回路のエラーが含まれており、誤り
訂正を実行すると致命的なデータ情報の損失を招く可能
性があるからである。１むしろ、不確実または誤った訂
正操作をしない方が、全体への悪影響が少なくて済む場
合が多いからである。

また、誤り削正信号Ｓが５ｌ＝８．＝８３＝０で誤りを
検出しておらすパリティエラー信号が誤りを検出してい
る場合も同様に、訂正操作をせずに読み出しデータＸａ
をＸｏとして出力する。誤り訂正信号Ｓおよびパリティ
エラー信号ｍともに誤りを検出していない場合、誤り訂
正操作はなされない。これらの関係を第３図にまとめた
。

次に、第４図において、誤り訂正動作条件の詳細を示す
。ここで、Ｘａ、Ｃａ、Ｐａの′″０”及び“Ｘ”はそ
れぞれ正しい場合と岨りが含まれている場合を示す。ｍ
、ｎのゝゝ１“および０”は、それぞれパリティエラー
の有無と誤り引止許可の有無を示す。Ｓのｌ“およびゝ
ゝ０″は誤り削正符号による誤り検出で、誤り訂正信号
ＳがＮｊ正を指示しているかどうかを示す。第４図から
明らかなように、誤り訂正許可信号ｎは、Ｆ　、Ｇ　、
Ｈの場合にのみ訂正１−可をする。しかし、Ｆ、（Ｊ＜
ｏ場合には読み出しデータＸａ、読出し誤り削正符号Ｃ
ａ、読出しパリティＰａの構成の１飴につき、全体で単
−糾りのみが発生し、そｒが岨り訂正符号Ｃａ内の場合
、（４）式によって生成さｉした誤り位置指定信号Ｓで
実際には誤り位置指定はされず、誤り訂正回路１２は誤
り訂正許可信号ｎに従って訂正動作をするが、睨み出し
データＸａは無操作のままｘｏとして出力される。従っ
て、Ｈの場合に限って畝り訂正回路１２ｒｉ、有効な誤
り訂正を行なう。これらにより１本発明の実施例の回路
では、正しいデータおよび単−誤りの発生したデータを
、誤り訂正関連回路や符号の誤りによる致命的なデータ
の破壊・誤訂正から保護できるように構成されている。

以上、単−誤り訂正・二Ｉｆ［誤り検出可能な４ビット
データ士誤り訂正符号十パリティを扱うメモ゛　　り回
路例について述べた。

このようにして、多くのデータビ、トに少量の冗長ビッ
トを付加するたけで、可能な範囲の誤り訂正を行ない、
かつ誤り訂正回路および符号の誤りによる本来のデータ
の損失を防ぐことができる。

また、第１図に示す実施例では、メモリ５について適用
例を述べたが、出力バッファ４からデータｘ４ａり訂正
符号Ｃ，パリティＰｉ送信ラインまたは外部回路に送信
し、入力バッファ６へＸａ。

Ｃａ　、Ｐａをそれぞれ受信するような回路にも適用可
能である。

〔発明の効果〕

本発明の誤り訂正回路は、誤妙訂正符号による誤り検出
回路と誤り訂正符号とは独立のパリティエラー検出回路
との組み合せ構成により、これら双方がデータの誤りを
検出している場合に限って、誤り訂正回路が引止動作を
行なうことにより、比較的少量のハードウェアおよび冗
長ビットを追加するたけで、誤り削正回路自身または誤
り訂正符号そのものにビットエラーが発生した場合でも
訂正動作を抑制し、本来の正しいデータが誤訂正・破壊
されるのを防止することができるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を含むデータ処理システムの
一例を示すプロ、り図、第２図は第１図に示すメモリに
記憶される記憶情報のフォーマツ１ｉ−示す構成図、第
３図は第２図に示す誤り訂正杓号による誤り検出及びパ
リティチェックによる誤り検出の結果と第１図に示す誤
り訂正回路における引止動作との関係を示す説明図、第
４図は第１図に示すデータＸ　ａ　、　誤り訂正符号Ｃ
ａ、パリティＰａにおけるそれぞれのビットエラーの発
生状況と誤り削正信号Ｓ、パリティエラー信号ｍおよび
誤り書］正許可信号ｎとの関係および誤り訂正動作条件
を示す説明図でめる。 １゛°゛°゛ラータレシスタ、２°°°゛°”誤り側止
符号生成器、３・・・・・・パリティ生成器、４°゛°
・′出力パッファ、５・・・・・・メモリ、６・・・・
・・入力バッファ、７・・・・・・岨り訂正符号生成器
、８・・・・・・パリティ生成器、９・・・・・・誤す
訂正信号生成器、１ｏ・・・・・・パリティチェック回
路、１１・・・・・・誤り訂正許可回路、１２・・・・
・・誤り１正回路、１３・・・・・・テークバス、Ｘ・
・・・・・テーク、Ｃ・・・・・・誤り副圧符号、Ｐ・
・・・・・パリティ、Ｘａ・・・・・・受信テーク、Ｃ
ａ・・・・−・受信誤り訂正符号、Ｐａ・・・・・・受
信パリティ、ｃｂ・・・・・・誤り訂正符号、ｐｂ・・
・・・・パリティ、Ｓ・・・・・・娯り訂正信号、ｍ・
・・・・・パリティエラー信号、ｎ・・°・・・誤り訂
正許可信号。 代理人　弁理士　　内　原　　　音 躬ｆ図 Ｘ　　　　　　　　　　ＣＰ 詰３図

Claims (1)

【特許請求の範囲】
1. ディジタルデータに誤り訂正符号を付加する方式の誤り
   訂正回路において、パリティチェックの手法を併用し、
   誤り訂正符号に基づくエラー検出とパリティエラー検出
   の双方が同時になされたときのみデータを訂正すること
   を特徴とする誤り訂正回路。