JPS62194566A - Bus function adapting device - Google Patents
Bus function adapting deviceInfo
- Publication number
- JPS62194566A JPS62194566A JP3506886A JP3506886A JPS62194566A JP S62194566 A JPS62194566 A JP S62194566A JP 3506886 A JP3506886 A JP 3506886A JP 3506886 A JP3506886 A JP 3506886A JP S62194566 A JPS62194566 A JP S62194566A
- Authority
- JP
- Japan
- Prior art keywords
- board
- decoder
- data
- output
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006870 function Effects 0.000 claims description 24
- 230000006978 adaptation Effects 0.000 claims description 8
- 230000005540 biological transmission Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 229920001342 Bakelite® Polymers 0.000 description 2
- 239000004637 bakelite Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はバス機能適合装置に関する吃のであり、例え
ばパーソナルコンピュータやミニコンピユータのような
、所要のマイクロプロセッサを組込んでなるデータ処理
装置の入出力部のために使用すれるインタフェースボー
ドの融通性を高めるようにされたバス機能適合装置に関
するものである。[Detailed Description of the Invention] [Industrial Application Field] This invention relates to a bus function adaptation device, and is suitable for use in data processing devices incorporating a required microprocessor, such as personal computers and minicomputers. The present invention relates to a bus function adaptation device designed to increase the flexibility of an interface board used for an output section.
第4図は従来からのデータ入出力機能部を含むインタフ
ェースボード(lIl)の概略構成図であり、この第4
図において、(lI2)は例えばベークライト板等から
なるボード本体、(1I3)は接栓部であ 、って、
ボード本体(ダλ)の適所に6設されているもの、(t
lI)は適当なIC等からなる回路機能部であり、これ
らの回路機能部(lI弘)と接栓部(り3)の各種端子
との間はバス(図示されない)によって適宜接続されて
いる。そして、このようなインク7エースポード(II
I)は、パーソナルコンピュータ等の本体部に用意され
たオプションスロットのコネクタに挿入される使用態様
がとられている。FIG. 4 is a schematic diagram of a conventional interface board (lIl) including a data input/output function section.
In the figure, (lI2) is the board body made of, for example, a Bakelite board, and (1I3) is the plug part, so that
Six pieces are installed at appropriate locations on the board body (daλ), (t
1I) is a circuit function section consisting of a suitable IC, etc., and these circuit function sections (II Hiro) and various terminals of the plug section (RI3) are appropriately connected by a bus (not shown). . And like this Ink 7 Acepod (II
I) is used by being inserted into a connector of an option slot provided in the main body of a personal computer or the like.
ところで、前記オプションスロットのコネクタには、電
源バスに加えて、データ入出力のための対象テハイスに
対するアドレスバスやデータバス、そして、各種の制御
信号用の制御信号バス等が集中されている。また、この
オプションスロットは、適用されるデータ処理装置の機
種の如何により、使用されるコネクタの形状や各種パス
の整列のし方といった物理的な条件や、前記各種バス上
を流れる信号に対する有意レベルの設定や前記データ処
理装置内の各種機能部に対するアドレスの付与のし方と
いった論理的な条件が異なっていることがある。Incidentally, in addition to the power supply bus, the connector of the option slot includes an address bus and a data bus for the target technology for inputting and outputting data, and a control signal bus for various control signals. In addition, depending on the model of the data processing device to which this option slot is applied, physical conditions such as the shape of the connector used and the arrangement of various paths, and the significance level for the signals flowing on the various buses mentioned above may be determined. The logical conditions, such as the setting of the data processing apparatus and the method of assigning addresses to various functional units within the data processing apparatus, may be different.
従来のインタフェースボードは上記のように構成されて
おり、ある特定の機種のもののために用意されたものは
別異の機種のために使用することができず、このため1
機種の変更のさいには、該変更された機種における諸種
の物理的な条件や論理的な条件にしたがって新らしいイ
ンタフェースポードを必要な種類だけ用意しなければな
らないことになり、そのために多大の手間と費用とが必
要になるという問題点があった。Conventional interface boards are configured as described above, and those prepared for a specific model cannot be used for a different model.
When changing the model, it is necessary to prepare only the necessary types of new interface ports according to the various physical and logical conditions of the changed model, which requires a lot of effort. There was a problem in that it required additional costs.
この発明は上記のような問題点を解決するためになされ
たものであって、従来機種のために用意されているイン
タフェースポードに格別な変更を施すことなしに、これ
を別異の機種のために転用できるよう忙されたバス機能
適合装置を得ることを目的とする。This invention was made in order to solve the above-mentioned problems, and it can be used for a different model without making any special changes to the interface board prepared for the conventional model. The purpose is to obtain a bus function compatible device that can be used for other purposes.
この発明に係るバス機能適合装置は、データ処理機能部
を含むメインボードとデータ入出力機能部を含むインタ
フェースポードとの間でアダプタボードが電気的に接続
されているものである。In the bus function adaptation device according to the present invention, an adapter board is electrically connected between a main board including a data processing function section and an interface board including a data input/output function section.
この発明によれば、インタフェースポードに備えられて
いる論理機能に代えてアダプタボードに備えられている
別異の論理機能に基づいて所要のデータ入出力処理が行
なわれる。According to this invention, required data input/output processing is performed based on a different logic function provided in the adapter board instead of the logic function provided in the interface board.
第1図は、この発明の一実施例であるバス機能適合装置
の適用例を示す一部分解斜視図、第2図は、上記実施例
の適用例を示す側面図、そして、第3図は、上記実施例
の動作を説明する論理ブロック図である。FIG. 1 is a partially exploded perspective view showing an application example of a bus function adaptation device which is an embodiment of the present invention, FIG. 2 is a side view showing an application example of the above embodiment, and FIG. FIG. 2 is a logical block diagram illustrating the operation of the above embodiment.
先ず、第1図において、(//)はアダプタボードであ
って、この発明により提案されたパス適合装置の主要部
となるもの、(/、2)は例えばベークライト板等から
なるボード本体、(/J)Aita)は夫々に#/、#
コ接橙部であって、いずれもボード本体(/2)の適所
忙凸役されているものである。First, in FIG. 1, (//) is an adapter board, which is the main part of the path adaptation device proposed by the present invention, (/, 2) is a board body made of, for example, a Bakelite board, ( /J) Aita) are #/ and # respectively.
These are square-shaped and orange-shaped parts, and all of them are raised and raised in appropriate places on the board body (/2).
(−)ハスペーサであって、前記アダプタボード(/l
)とインタフェースポード(り/)との間に介挿されて
おり、かつ、前記インタフェースポード(III)の隅
部に設けられた孔部(グ3)において、ビス止め等によ
って固着されている。また、(3)はケーブルであって
、インタフェースポード(り/)をアダプタボード(/
/)と接続させるものであり、その#lコネクタ(3/
)はインタフェースポード(<tl)における接栓部(
ダ3)に接続され、#lコネクタ(32)はアダプタボ
ード(//)における#/接(全部(/3)に接続され
ている。なお、インタフェースポード(ll/)は、第
9図で説明された従来のものと同様のものであり、ここ
ではこれ以上の説明を必要としない、
次に、第2図において、第1図の場合と同一の符号が付
されているものは、同一または相当のものを表わしてい
る。この第2図において、(5)はいわゆるメインボー
ドであって、これには、CPUやメモリのようなデータ
処理機能部が含まれている。(-) spacer, the adapter board (/l
) and the interface board (RI/), and is fixed with screws or the like in a hole (3) provided at a corner of the interface board (III). Also, (3) is a cable that connects the interface board (RI/) to the adapter board (/).
/), and its #l connector (3/
) is the connection part (
The #l connector (32) is connected to the #/ connector (all (/3)) on the adapter board (//).The interface port (ll/) is It is similar to the conventional one explained and does not require any further explanation here.Next, in Fig. 2, the same reference numerals as in Fig. 1 refer to the same parts. In FIG. 2, (5) is a so-called main board, which includes data processing functional units such as a CPU and memory.
そして、(6)は前記メインボード(3)におけるコネ
クタであって、このコネクタ(61にはアダプタボード
(/l)における#コ接栓部(ハ・が挿入されている。Reference numeral (6) is a connector on the main board (3), into which the # connector (c) of the adapter board (/l) is inserted.
また、第3図において−(/lA)はアダプタボード(
//)に対応する論理ブロックであって、16本のアド
レスバス(kO)〜(Alg)が夫々に分岐され、一方
は後述のインタフェースポード(q/)に対応する論理
ブロック(IIIA)に導入され、他方は論理ブロック
(//A)内のデコーダ(///)を介して、制御信号
パス(CR)、(CW)K対−するゲート(/lコ)、
および、データバス(Do)呵D?)に対応するゲート
(/13)に加わるようだされている。一方、論理ブロ
ック(IIIA)においては、アドレスを部分的に受入
れるデコーダ(III/)と。Also, in Figure 3, -(/lA) is the adapter board (
16 address buses (kO) to (Alg) are branched into the logic block corresponding to the interface port (q/), which will be described later. and the other is a control signal path (CR), (CW), a pair of gates (/l),
And data bus (Do)? ) is added to the gate (/13) corresponding to the gate (/13). On the other hand, in the logical block (IIIA), there is a decoder (III/) that partially accepts the address.
前記制御信号バス(CR)、 (cW)およびデータバ
ス(Dθ)〜(D7)に夫々に対応するゲート(グ/2
)および(&/、?)であって、夫kに前記デコーダ(
グ//)からの信号を受入れるようにされたものが設け
られている。こ\で、デコーダ(グ//)は論理ブロッ
ク(//A)からのアドレスバス(*0)〜(Af)。Gates (g/2) corresponding to the control signal buses (CR), (cW) and data buses (Dθ) to (D7), respectively.
) and (&/, ?), and the husband k has the decoder (
A device is provided which is adapted to accept signals from the computer. Here, the decoder (G//) is the address bus (*0) to (Af) from the logical block (//A).
(kg )〜(A/s)の中の(八〇)〜(A7)だけ
と接続やるようにされている。It is designed to connect only to (80) to (A7) in (kg) to (A/s).
こ\で、上記実施例の動作について説明する。Here, the operation of the above embodiment will be explained.
いま、従来からの、インタフェースボード(II/)に
よれば、その割当て可能なデバイスアドレスが、例えば
、ootto” 〜oo!rF” (Hは76通成金意
味する)であるものとされていたが、適用機種を更新し
て、その割当て可能なデバイスアドレスがoitto”
〜0/3FHであるようにされたものとする。Now, according to the conventional interface board (II/), the assignable device address was, for example, ootto" ~ oo!rF" (H means 76 days money). , update the applicable model and change the assignable device address to "oitto"
˜0/3FH.
論理ブロック(//A)におけるアドレスバス(AO)
〜(A/h)は所要のデバイスアドレスを受入れ、この
デバイスアドレスが0/’lθ9から0/A;F”の範
囲にあるときには、デコーダ(//l)から所定の信号
が出力されてゲート(//、2)および(//、7)を
開き、一方、デコーダ(l/ll)はアドレスバス(k
O)〜(A7 )からの信号を受入れ、これに応じて所
定の信号をゲート(q/s)bよび(a/、y)に加え
て、所要の制御信号およびデータが伝送される。これに
対して、前記デバイスアドレスがoo<toHから00
!;FHであるときには、デコーダ(t//)からの出
力はあるけれどもデコーダ(///)からの出力がない
ことから、制御信号パス(CR)。Address bus (AO) in logical block (//A)
~(A/h) accepts the required device address, and when this device address is in the range from 0/'lθ9 to 0/A;F'', a predetermined signal is output from the decoder (//l) and the gate is activated. (//, 2) and (//, 7), while the decoder (l/ll) opens the address bus (k
Signals from O) to (A7) are accepted, and corresponding predetermined signals are applied to gates (q/s)b and (a/, y), thereby transmitting necessary control signals and data. On the other hand, if the device address is 00 from oo<toH
! ;When FH, there is an output from the decoder (t//) but no output from the decoder (///), so the control signal path (CR).
(CW)およびデータバス(DO)〜(Dり)のいずれ
からの出力も伝送されることはない。(CW) and no output from any of the data buses (DO)-(Dri) is transmitted.
このようにして、上記実施例によれば、適用機種が変更
されても、従来のインタフェースポードに手を加えるこ
となく、必要なデータ入出力が行なわれる。In this manner, according to the above embodiment, even if the applicable model is changed, necessary data input/output can be performed without modifying the conventional interface board.
なお、上記実施例においてはインタフェースポードとア
ダプタボードとをケーブルで接続するものとして説明さ
れたが、これに限らず、例えば、所定形状のプリント基
板にコネクタを適当に設け、これによって前記両者を接
続するようにしてもよい。Although the above embodiment has been described as connecting the interface board and the adapter board with a cable, the invention is not limited to this. You may also do so.
以上説明されたように、この発明に係るパス機能適合装
置は、データ処理機能部を含むメインボードとデータ入
出力機能部を含むインタフェースポードとの間でアダプ
タボードが電気的に接続されており、前記インタフェー
スポードに備えられている論理機能に代えて前記アダプ
タボードに備えられている別異の論理機能に基づいて所
要のデータ入出力処理が行なわれることから、既存のイ
ンタフェースポードに手を加えることなく、異なる機種
のデータ処理装置におけるデータ入出力のために高度の
柔軟性をもって使用することができるという効果が奏せ
られる。As explained above, in the path function adaptation device according to the present invention, the adapter board is electrically connected between the main board including the data processing function section and the interface board including the data input/output function section, Since the required data input/output processing is performed based on a different logic function provided in the adapter board instead of the logic function provided in the interface board, it is not necessary to modify the existing interface board. The advantage is that it can be used with a high degree of flexibility for data input/output in data processing devices of different models.
第1図は、この発明の一実施例であるパス機能適合装置
の適用例を示す一部分解斜視図、第2図は、上記実施例
の適用例を示す側面図、第3図は。
上記実施例の動作を説明する論理ブロック図、第4図は
、従来からのインタフェースポードの概略構成図である
。
(//)はアダプタボード、(/2)はボード本体。
(/、7)、(ハ・は#l、#コ接栓部、(2)はスペ
ーサ、(31はケーブル、(t/)、(3コ)は#/I
#コ コネクタ+ (lIt)はインタフェースポード
、(ダコ)はボード本体、 (4’、7)Fi接栓部、
(5)はメインボード。
なお、各図中、同一符号は同一または相当部分を示す。
11 = アダプタボード
13:#I 接卆を含h
+4:#2接栓部
2 : ス公−サ
3 : ケーフフレ
31:#I コネクタ
32:+2 コネクタ
41 : インタフェースボ゛−ド
43:接栓部
5: メインボード
6: コネクタ
尼3図FIG. 1 is a partially exploded perspective view showing an application example of a path function adaptation device which is an embodiment of the present invention, FIG. 2 is a side view showing an application example of the above embodiment, and FIG. 3 is a side view showing an application example of the above embodiment. FIG. 4, a logical block diagram illustrating the operation of the above embodiment, is a schematic configuration diagram of a conventional interface port. (//) is the adapter board, (/2) is the board itself. (/, 7), (C is #l, #co plug, (2) is spacer, (31 is cable, (t/), (3) is #/I
#Co Connector + (lIt) is the interface board, (dako) is the board body, (4', 7) Fi connection part,
(5) is the main board. In each figure, the same reference numerals indicate the same or corresponding parts. 11 = Adapter board 13: #I connection included h +4: #2 connection part 2: Spokesperson 3: KFC connector 31: #I connector 32: +2 Connector 41: Interface board 43: Connection part 5: Main board 6: Connector figure 3
Claims (1)
能部を含むインタフェースボードとの間でアダプタボー
ドが電気的に接続されているバス機能適合装置であつて
、前記インタフェースボードに備えられている論理機能
に代えて前記アダプタボードに備えられている別異の論
理機能に基づいて所要のデータ入出力処理が行なわれる
ようにしたバス機能適合装置。A bus function compatible device in which an adapter board is electrically connected between a main board including a data processing function unit and an interface board including a data input/output function unit, the logic function provided in the interface board A bus function adaptation device in which required data input/output processing is performed based on different logical functions provided in the adapter board instead of the adapter board.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3506886A JPS62194566A (en) | 1986-02-21 | 1986-02-21 | Bus function adapting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3506886A JPS62194566A (en) | 1986-02-21 | 1986-02-21 | Bus function adapting device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62194566A true JPS62194566A (en) | 1987-08-27 |
Family
ID=12431699
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3506886A Pending JPS62194566A (en) | 1986-02-21 | 1986-02-21 | Bus function adapting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62194566A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04259052A (en) * | 1990-10-12 | 1992-09-14 | Internatl Business Mach Corp <Ibm> | Data transfer apparatus |
JPH04286047A (en) * | 1990-10-12 | 1992-10-12 | Internatl Business Mach Corp <Ibm> | Data transfer device |
-
1986
- 1986-02-21 JP JP3506886A patent/JPS62194566A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04259052A (en) * | 1990-10-12 | 1992-09-14 | Internatl Business Mach Corp <Ibm> | Data transfer apparatus |
JPH04286047A (en) * | 1990-10-12 | 1992-10-12 | Internatl Business Mach Corp <Ibm> | Data transfer device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5649128A (en) | Multiple bus interface adapter for connection to a plurality of computer bus architectures | |
US5101498A (en) | Pin selectable multi-mode processor | |
JPS6126103B2 (en) | ||
US5025414A (en) | Serial bus interface capable of transferring data in different formats | |
US5446848A (en) | Entry level data processing system which is expandable by a factor of two to a partitionable upgraded system with low overhead | |
JPS62194566A (en) | Bus function adapting device | |
US7099966B2 (en) | Point-to-point electrical loading for a multi-drop bus | |
US5335340A (en) | Byte-swap hardware simulator for a sixteen bit microprocessor coupled to an eight bit peripheral unit | |
CN101169767B (en) | Access control device and access control method | |
KR20050120341A (en) | Memory card share method of multiple cpu | |
JPS60256868A (en) | One-chip microcomputer capable of writing to incorporated eprom | |
JPS5824813B2 (en) | data processing equipment | |
JP2821123B2 (en) | Microcomputer | |
KR100204806B1 (en) | Keyboard and mouse connection device for personal computer | |
KR100308148B1 (en) | Apparatus for Sharing Memory | |
JP2518461B2 (en) | Data verification method | |
KR100387940B1 (en) | Real-Time I/O Simulator | |
JPS60181957A (en) | Adaptor machine number setting system | |
KR900008959Y1 (en) | Input/output port transfer circuit for computer peripheral apparatus | |
JP2001273241A (en) | Information processor, card type adapter and external equipment connecting method | |
JPH03168855A (en) | Personal computer | |
JPS6385958A (en) | System control system | |
JP2006093924A (en) | Sharing method of communication line and board | |
JPS63188241A (en) | Integrated circuit device | |
JPS63140361A (en) | Data processor |