KR900008959Y1 - Input/output port transfer circuit for computer peripheral apparatus - Google Patents
Input/output port transfer circuit for computer peripheral apparatus Download PDFInfo
- Publication number
- KR900008959Y1 KR900008959Y1 KR2019870018065U KR870018065U KR900008959Y1 KR 900008959 Y1 KR900008959 Y1 KR 900008959Y1 KR 2019870018065 U KR2019870018065 U KR 2019870018065U KR 870018065 U KR870018065 U KR 870018065U KR 900008959 Y1 KR900008959 Y1 KR 900008959Y1
- Authority
- KR
- South Korea
- Prior art keywords
- input
- output
- output port
- terminal
- state
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
- Information Transfer Systems (AREA)
Abstract
내용 없음.No content.
Description
제 1 도는 종래 입/출력 포트전환회로.1 is a conventional input / output port switching circuit.
제 2 도는 본 고안에 따른 입/출력 포트전환회로.2 is an input / output port switching circuit according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1, 10 : 입/출력 디코더 2, 3 : 입/출력포트1, 10: input / output decoder 2, 3: input / output port
4-7 : 3-스테이트버퍼 8, 9 : 앤드게이트4-7: 3-state buffer 8, 9: Endgate
11 : D-플립플롭11: D-flip flop
본 고안은 메인 입출력 디코더의 출력이 각 입출력 제어장치의 인에이블단자에 선택적으로 가해지도록 하여 컨넥터의 상호교환없이 입/출력포트의 할당레벨을 자동으로 전환시키기 위한 컴퓨터 주변장의 입/출력포트 전환회로에 관한 것이다.The present invention allows the output of the main input / output decoder to be selectively applied to the enable terminal of each input / output controller so that the input / output port switching circuit of a computer peripheral for automatically switching the allocation level of the input / output port without interchange of connectors. It is about.
컴퓨터 주변장치에 있어서, 각각의 입/출력포트(즉 주변장치에 있어서)에는 고유의 포트레벨(예컨대 터미널 1, 터미널 2 … 프린터 1, 프린터 2 ……)이 할당되어 있는바, 각각의 입/출력포트에 연결되어 있는 주변장치의 포트레벨을 바꾸어서 사용할때에는 연결된 컨넥터를 서로 바꾸어 연결해야 한다.In computer peripherals, each input / output port (i.e., in a peripheral device) is assigned a unique port level (e.g., terminal 1, terminal 2, printer 1, printer 2, ...). When changing the port level of the peripheral device connected to the output port, connect the connected connectors to each other.
즉, 제 1 도에 도시한 바와같이, 입/출력디코더(1)의 출력단자(Q1, Q2)에는 입/출력포트(2, 3)의 인에이블단자가 연결되어 있는바, 평상시 입/출력포트(2)를 선택하고자할 경우에 입/출력디코더(1)의 출력단자(Q1)에서는 로우상태의 신호가 출력되어 입/출력포트(2)가 선택되고, 입/출력 포트(3)를 선택하고자할 경우에는 입/출력디코더(1)의 출력단Q2)에서는 로우상태의 신호가 출력되어 입/출력포트(3)의 인에이블단자에 인가되어 입/출력포트(3)가 선택되었다.That is, as shown in FIG. 1 , enable terminals of the input / output ports 2 and 3 are provided at the output terminals Q 1 and Q 2 of the input / output decoder 1. When the input / output port 2 is normally selected, a low signal is output from the output terminal Q 1 of the input / output decoder 1 so that the input / output port 2 When the input / output port 3 is selected, a low signal is output from the output terminal Q 2 of the input / output decoder 1 to enable the input terminal of the input / output port 3. Was applied to the input / output port 3.
그러나, 입/출력디코더(1)의 출력단자(Q1)가 입/출력포트(3)를, 출력단자(Q2)가 입/출력포트(2)를 선택하고자할 경우에는 사람이 컨넥터(도시하지 않았음)을 조작하여 이들 입/출력포트를 서로 바꾸어 연결해야만 하므로 전환시간이 상당히 소요될 뿐만 아니라 매우 번거로운 문제점이 있었다.However, when the output terminal Q 1 of the input / output decoder 1 selects the input / output port 3 and the output terminal Q 2 selects the input / output port 2, a human is connected to the connector ( (Not shown), so that the input / output ports must be connected to each other, so that the switching time is considerably time-consuming and very troublesome.
따라서, 본 고안은 이러한 사정을 감안하여 안출한 것으로서 입/출력포트 전환회로부를 구성하여 입/출력디코더의 출력을 각각의 입/출력포트의 인에이블단자에 선택적으로 가해지도록 하여 컨넥터의 상호 교환없이 매우 용이하게 포트의 할당레벨을 자동으로 전환시키기 위한 컴퓨터 주변장치의 입/출력포트 전환장치를 제공하는데 그 목적이 있다.Therefore, the present invention has been devised in view of the above circumstances, and constitutes an input / output port switching circuit so that the output of the input / output decoder can be selectively applied to the enable terminals of the respective input / output ports without interchange of connectors. It is an object of the present invention to provide an input / output port switching device of a computer peripheral device for automatically switching a port's allocation level very easily.
이러한 목적을 달성하기 위한 본 고안은 입/출력디코더(1)의 출력단(Q1)(Q2)에는 3-스테이트버퍼(4)(5)의 입력단과 3-스테이트버퍼(6)(7)의 입력단을 각각 연결하고, 상기 3-스테이트버퍼(4)과 (5)의 출력단에는 앤드게이트(8)과 (9)의 일측 입력단을 각각 연결하고, 또한 3-스테이트버퍼(6)와 (7)의 출력단을 앤드게이트(8)과 (9)의 타측 입력단에 연결함과 더불어 상기 앤드게이트(8)과 (9)의 출력단은 입/출력포트(2)(3)의 입력인에이블단자에 연결한다.The present invention for achieving this purpose is the output stage (Q 1) (Q 2 ) of the input / output decoder 1, the input stage of the three-state buffer (4) (5) and the three-state buffer (6) (7) Connect the input terminals of and connect the input terminals of the end gates (8) and (9) to the output terminals of the 3-state buffers (4) and (5), respectively, and the 3-state buffers (6) and (7). Is connected to the other input terminal of the end gates (8) and (9), and the output terminals of the end gates (8) and (9) are input enable terminals of the input / output ports (2) and (3). Connect to
입/출력디코더(10)의 출력단(Qx)에는 D-플립플롭(11)의 입력 클럭(CLK)단자가 연결되며 D-플립플롭(11)의 출력단(Q0)에는 3-스테이트버퍼(4-7)의 제어단가가 각각 연결된다.The input clock CLK terminal of the D-flop flop 11 is connected to the output terminal Qx of the input / output decoder 10, and the three-state buffer 4 is connected to the output terminal Q 0 of the D-flop flop 11. The control costs of -7) are connected respectively.
이와같이 구성된 본 고안의 동작을 설명하면 다음과 같다.Referring to the operation of the present invention configured as described above is as follows.
우선, 출력디코더(10)는 어드레스신호를 입력받아 그의 출력단자(Qx)를 통해 소정의 신호를 출력하여 플립플롭(11)의 클럭단자(CLK)에 제공하는바, 이때 플립플롭(11)은 출력단자(Q0)을 통해 소정 레벨의 신호를 출력시킨다.First, the output decoder 10 receives an address signal and outputs a predetermined signal through its output terminal Qx and provides it to the clock terminal CLK of the flip-flop 11. A signal of a predetermined level is output through the output terminal Q 0 .
만약에 플립플롭(11)의 출력이 로우상태일 경우에는 이후 상술하는 바와같이 입/출력디코더(1)의 출력(Q1)은 입/출력포트(2)를 선택하고, 입/출력디코더(1)의 출력(Q2)은 입/출력포트(3)를 선택하는 반면에, 플립플롭(11)의 출력이 하이상태일 경우에는 입/출력디코더(1)의 출력(Q1)이 입/출력포트(3)를 선택하고 입/출력디코더(1)의 출력(Q2)은 입/출력포트(2)를 선택하게 되는바, 각각의 경우를 상세히 설명한다.If the output of the flip-flop 11 is in a low state, as described later, the output Q 1 of the input / output decoder 1 selects the input / output port 2 and the input / output decoder ( The output Q 2 of 1) selects the input / output port 3, while the output Q 1 of the input / output decoder 1 is input when the output of the flip-flop 11 is high. The / output port 3 is selected and the output Q 2 of the input / output decoder 1 selects the input / output port 2, and each case will be described in detail.
우선 플립플롭(11)의 출력이 로우일 경우, 3-스테이트버퍼(4, 5, 6, 7)의 제어단자에는 로우상태의 제어신호가 입력되므로, 3-스테이트버퍼(4, 7)가 인에이블되고 3-스테이트버퍼(5, 6)는 디스에이블된다.First, when the output of the flip-flop 11 is low, since the control signal of the low state is input to the control terminals of the 3-state buffers 4, 5, 6, and 7, the 3-state buffers 4, 7 are The 3-state buffers 5 and 6 are enabled and disabled.
3-스테이트버퍼(4, 7)가 인에이블 됨에따라 입/출력디코더(1)의 출력단(Q1)에서 출력되는 로우상태의 신호는 3-스테이트버퍼(4)를 통해 앤드게이트(8)의 일측입력단자에 인가되고, 입/출력디코더(1)의 출력단(Q1)에서 출력되는 로우상태의 신호는 3-스테이트버퍼(7)를 통해 앤드게이트(9)의 일측입력단자에 인가된다. 한편, 3-스테이트버퍼(5, 6)의 출력은 하이 임피던스상태로서 각각의 앤드게이트(8, 9)의 타측입력단자에 입력된다.As the 3-state buffers 4 and 7 are enabled, the low-state signal output from the output terminal Q 1 of the input / output decoder 1 passes through the 3-state buffer 4 of the AND gate 8. The low state signal applied to one input terminal and output from the output terminal Q 1 of the input / output decoder 1 is applied to the one input terminal of the AND gate 9 through the 3-state buffer 7. On the other hand, the output of the 3-state buffers 5 and 6 is input to the other input terminal of each of the AND gates 8 and 9 in a high impedance state.
이때, 앤드게이트(8)는 3-스테이트버퍼(4)를 통과한 로우상태의 신호와 3-스테이트버퍼(6)에서 발생되는 하이상태의 신호를 논리조합 하는데 이 경우 앤드게이트(8)의 출력은 로우상태가 되어 입/출력포트(2)의 인에이블단자에 인가된다. 이와 마찬가지로 앤드게이트(9)에서 논리조합된 로우상태의 신호는 입/출력포트(3)의 인에이블단자에 입력된다.At this time, the AND gate 8 logically combines a low state signal passing through the 3-state buffer 4 and a high state signal generated from the 3-state buffer 6. In this case, the output of the AND gate 8 is generated. Becomes low and the enable terminal of the input / output port (2) Is applied to. Similarly, the low-state signal logically combined at the AND gate 9 is the enable terminal of the input / output port 3. Is entered.
각각의 입/출력포트(2, 3)는 액티브 로우방식으로 동작하기 때문에 이 입/출력포트(2, 3)는 데이터 신호를 전송하게 된다. 결국, 플립플롭(11)의 출력이 로우상태일경우에는 종래의 기술(제 1 도)와 같이 입/출력디코더(1)의 출력(Q1)이 입/출력포트(2)를 선택하고, 입/출력디코더(1)의 출력(Q2)이 입/출력포트(3)를 선택하게 된다.Since each input / output port 2, 3 operates in an active low mode, the input / output ports 2, 3 transmit data signals. As a result, when the output of the flip-flop 11 is in a low state, the output Q 1 of the input / output decoder 1 selects the input / output port 2 as in the prior art (Fig. 1 ). The output Q 2 of the input / output decoder 1 selects the input / output port 3.
한편, 플립플롭(11)에서 출력되는 신호가 하이상태일 경우에는 3-스테이트버퍼(4-7)의 제어단자에는 하이신호가 인가되므로 전술한 것과는 달리 3-스테이트버퍼(4-7)는 디스에이블되고, 3-스테이트버퍼(5-6)가 인에이블 된다.On the other hand, when the signal output from the flip-flop 11 is in a high state, a high signal is applied to the control terminal of the three-state buffer (4-7), unlike the above-described three-state buffer (4-7) Is enabled, and the 3-state buffer 5-6 is enabled.
따라서, 입/출력디코더(1)의 출력단(Q1)에서 발생된 로우상태의 신호는 3-스테이트버퍼(5)를 경유하여 앤드게이트(9)에 인가되고, 입/출력디코더(1)의 출력단(Q2)에서 발생된 로우상태의 신호는 3-스테이트버퍼(6)를 경유하여 앤드게이트(8)에 입력된다.Therefore, the low-state signal generated at the output terminal Q 1 of the input / output decoder 1 is applied to the AND gate 9 via the 3-state buffer 5, and the input / output decoder 1 The low state signal generated at the output stage Q 2 is input to the AND gate 8 via the 3-state buffer 6.
이때 앤드게이트(8)(9)는 로우생태의 신호를 각각 발생시켜 입/출력포트(2, 3)의 인에이블단자에 제공하게 되는바, 입/출력포트(2, 3)는 작동하게 된다. 결국, 플립플롭(11)의 출력이 하이상태일 경우에는 입/출력디코더(Q1)의 출력이 3-스테이트버퍼(5)를 통해 앤드게이트(9)에 의해 논리조합된 입/출력포트(3)를 선택하고 입/출력디코더(1)의 출력(Q2)이 3-스테이트버퍼(6)와 앤드게이트(8)를 통해 입/출력포트(2)를 선택할 수가 있다.At this time, the AND gates 8 and 9 generate low-energy signals, respectively, and enable terminals of the input / output ports 2 and 3. The input / output ports 2 and 3 are operated. As a result, when the output of the flip-flop 11 is high, the output of the input / output decoder Q 1 is logically combined by the AND gate 9 through the 3-state buffer 5. 3) and the output Q 2 of the input / output decoder 1 can select the input / output port 2 through the 3-state buffer 6 and the end gate 8.
이와같이 종래에는 각각의 입/출력포트에 연결되어 있는 주변장치의 포트레벨을 바꾸어서 사용하고자할 때는 연결되어 있던 컨넥터를 서로 바꾸어 주어야만 했으나, 본 고안에서는 입/출력디코더의 출력을 각각의 입/출력포트에 선택적으로 인가해 줌으로써 컨넥터의 상호 교환이 없더라도 입/출력포트를 용이하게 자동으로 전환시킬 수 있는 특징을 지닌 것이다.As described above, when a port level of a peripheral device connected to each input / output port is used in the related art, the connected connectors have to be interchanged with each other. However, in the present invention, the input / output decoder outputs each input / output port. By selectively applying it, the input / output port can be easily and automatically switched even if there is no interchange of connectors.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019870018065U KR900008959Y1 (en) | 1987-10-23 | 1987-10-23 | Input/output port transfer circuit for computer peripheral apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019870018065U KR900008959Y1 (en) | 1987-10-23 | 1987-10-23 | Input/output port transfer circuit for computer peripheral apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR890009325U KR890009325U (en) | 1989-05-30 |
| KR900008959Y1 true KR900008959Y1 (en) | 1990-09-29 |
Family
ID=19268831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019870018065U KR900008959Y1 (en) | 1987-10-23 | 1987-10-23 | Input/output port transfer circuit for computer peripheral apparatus |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR900008959Y1 (en) |
-
1987
- 1987-10-23 KR KR2019870018065U patent/KR900008959Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR890009325U (en) | 1989-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910001327B1 (en) | Cmos type input-output circuit | |
| US4513283A (en) | Latch circuits with differential cascode current switch logic | |
| KR880010365A (en) | Bus Interface Circuits for Digital Data Processors | |
| JPH0219015A (en) | Multifunctional flip-flop circuit | |
| JPH0411124B2 (en) | ||
| US4728822A (en) | Data processing system with improved output function | |
| US4932027A (en) | Single-level multiplexer | |
| JPH0559457B2 (en) | ||
| KR960042413A (en) | Data processing system | |
| EP0408353B1 (en) | Semiconductor integrated circuit | |
| US5291080A (en) | Integrated circuit device having tristate input buffer for reducing internal power use | |
| KR900008959Y1 (en) | Input/output port transfer circuit for computer peripheral apparatus | |
| US4910703A (en) | Data processing unit having multiple-purpose port used as a resonator connection port in first mode and as a data i/o port in second mode | |
| KR920002666B1 (en) | Bidirectional parallel port | |
| JPH0413715Y2 (en) | ||
| JPH0254617A (en) | Input/output buffer circuit | |
| KR100204806B1 (en) | Keyboard and mouse connection device for personal computer | |
| JP2637734B2 (en) | Output circuit | |
| KR970007157Y1 (en) | Interface apparatus between system bus and multiple parallel port | |
| JPS62266645A (en) | Serial interface circuit | |
| JPH07225640A (en) | Printed board sharing circuit | |
| KR960008250Y1 (en) | Circuit for controlling input/output data for controller | |
| KR940001801Y1 (en) | Invert signal generating circuit of a plc i/o card | |
| JPS6072318A (en) | Logical lsi | |
| JPS60215266A (en) | Information processor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20010830 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |