JPS62190908A - Differential amplifier - Google Patents
Differential amplifierInfo
- Publication number
- JPS62190908A JPS62190908A JP61033268A JP3326886A JPS62190908A JP S62190908 A JPS62190908 A JP S62190908A JP 61033268 A JP61033268 A JP 61033268A JP 3326886 A JP3326886 A JP 3326886A JP S62190908 A JPS62190908 A JP S62190908A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- transistor
- input
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 2
- 101150003214 ILL2 gene Proteins 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は差動増幅器に関し、特に交流信号を増幅する差
動増幅器に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a differential amplifier, and particularly to a differential amplifier for amplifying alternating current signals.
二つの入力信号の差を増幅する差動増幅器は増幅装置の
入力段その他に広く使われている。Differential amplifiers that amplify the difference between two input signals are widely used in input stages of amplifiers and other applications.
第３図は、従来の差動増幅器の第一の例を示す回路図で
ある。FIG. 3 is a circuit diagram showing a first example of a conventional differential amplifier.
第３図に示す従来例は１対のトランジスタを有する基本
的な差動増幅回路として構成されており、入力電圧Ｖｉ
、・Ｖｉ２を増幅し出力電圧Ｖｏ１＊Ｖｏ２をして出力
する。The conventional example shown in FIG. 3 is configured as a basic differential amplifier circuit having a pair of transistors, and the input voltage Vi
, ·Vi2 is amplified and the output voltage Vo1*Vo2 is output.
第４図は、従来の差動増幅器の第二の例を示す回路図で
ある。FIG. 4 is a circuit diagram showing a second example of a conventional differential amplifier.
第４図に示す従来例は、第３図に示す従来例の二つのト
ランジスタのそれぞれのエミッタにエミッタ抵抗比。を
付加して構成されている。The conventional example shown in FIG. 4 has an emitter resistance ratio of each emitter of the two transistors of the conventional example shown in FIG. It is constructed by adding.
第４図に示す従来例は、エミッタ抵抗Ｒ，を有するので
入力電圧ｖｉ１・ｖ、２のダイナミックレンシカ広いと
いう長所があるが、反面エミッタ抵抗ＦＬ、の負帰還作
用により利得が低下し、またエミッタ抵抗のために雑音
性能も劣化するという欠点がある。The conventional example shown in FIG. 4 has an emitter resistance R, so it has the advantage of wide dynamic range of the input voltage vi1·v,2, but on the other hand, the gain decreases due to the negative feedback effect of the emitter resistance FL, and The drawback is that noise performance is also degraded due to the emitter resistance.
第５図は、従来の差動増幅器の第三の例を示す回路図で
ある。FIG. 5 is a circuit diagram showing a third example of a conventional differential amplifier.
第５図に示す従来例は、トランジスタＱ、・Ｑ。The conventional example shown in FIG. 5 is transistors Q, .Q.
と、それぞれ（ＩＯ個程度の）同数のトランジスを有し
これらトランジスタのコレクタ同志・ペース同志・エミ
ッタ同志をそれぞれ共通に接続したトランジスタ群ＱＧ
１・Ｑ Ｇ ｔ と、抵抗値がたがいに等しい抵抗’Ｆ
Ｌｔ、ｔ ・”Ｌ２と、供給電流がそれぞれ電流Ｉ。で
ある電流源Ｃ８４・Ｃ８ｓとを備えて構成されている。and a group of transistors QG each having the same number of transistors (approximately IO) and having the collectors, paces, and emitters of these transistors connected in common.
1・Q G t and resistance 'F with equal resistance value
Lt, t.''L2, and current sources C84 and C8s each supplying current I.
トランジスタＱ、のペースとトランジスタ群ＱＧ１の共
通ベースとに入力電圧ｖｉ１を、トランジスタＱ、のベ
ースとトランジスタ群ＱＧ、の共通ベースとに入力電圧
ｖｉ２を入力する。 トランジスタＱ、のコレクタとト
ランジスタ群Ｑ Ｇ ｔの共通コレクタとから出力電圧
ｖｏ、を、トランジスタＱ、のコレクタとトランジスタ
群ＱＧ、の共通コレクタとから出力電圧ｖｏ！を取出す
。トランジスタＱ７のコレクタとトランジスタ群ＱＧＩ
の共通コレクタとに抵抗ＲＬ□を介し、トランジスタＱ
。An input voltage vi1 is input to the base of the transistor Q and the common base of the transistor group QG1, and an input voltage vi2 is input to the base of the transistor Q and the common base of the transistor group QG. An output voltage vo, is output from the collector of the transistor Q and the common collector of the transistor group QG, and an output voltage vo! is output from the collector of the transistor Q and the common collector of the transistor group QG. Take out. Collector of transistor Q7 and transistor group QGI
A transistor Q is connected to the common collector of the transistor Q through a resistor RL□.
.
のコレクタとトランジスタ群Ｑ Ｇ ｔの共通コレクタ
とに抵抗ＲＬｚを介して、電源電圧Ｖ。Ｃが加えられて
いる。トランジスｊＩＱｑのエミッタとトランジスタ群
Ｑｑ、の共通エミッタとは定電流源Ｃ８゜を介して、ト
ランジスタＱ、のエミッタとトランジスタ群ＱＧ、の共
通エミッタとけ定電流Ｃ８゜を介して接地されている。and the common collector of the transistor group Q G t via a resistor RLz, the power supply voltage V. C is added. The emitter of the transistor jIQq and the common emitter of the transistor group Qq are grounded via a constant current source C8°, and the emitter of the transistor Q and the common emitter of the transistor group QG are grounded via a constant current C8°.
トランジスタＱ、・Ｑ、のコレクタ電流を電流■、・■
８．トランジスタ群ＱＧ、・ＱＧｔの各トランジスタの
コレクタ電流の和を電流■９・’１０＊抵抗Ｒ１・Ｒ４
を流れる電流を電流Ｉ。３・ＩＯＡとする。The collector current of the transistor Q,・Q, is the current■,・■
8. The sum of the collector currents of each transistor in the transistor group QG, QGt is the current ■9・'10*Resistance R1・R4
The current flowing through is the current I. 3. IOA.
Ｉ、＋Ｉ、。ン■。 ・・・・・・・
・・・・・（１）Ｉ、＋Ｉ、 ；Ｉ。
・・・・・・・・川・（２）Ｉ、＋Ｉ、： Ｉ。３
・・・・・・・・・・・・（３）Ｉ 、
＋Ｉ ｒｏ ＝ Ｉｎ２ −−−−（４
）の関係式が成立つので、第５図に示す従来例は、トラ
ンジスタＱ、とトランジスタ群Ｑ Ｇ ｔ とを有する
差動増幅回路と、トランジスタＱ、とトランジスタ群Ｑ
Ｇ ｔ とを有する差動増幅回路とが抵抗Ｒ４・”
Ｌ２を共有して並列に接続されたものになっている。I, +I,. ■.・・・・・・・・・
...(1) I, +I, ;I.
・・・・・・・・・River・(2) I, +I,: I. 3
・・・・・・・・・・・・(3)I,
+I ro = In2 -----(4
) holds true, so the conventional example shown in FIG. 5 consists of a differential amplifier circuit having a transistor Q and a transistor group Q
G t and a differential amplifier circuit having a resistor R4.
They share L2 and are connected in parallel.
第６図は、第５図に示す従来例の動作を説明するための
グラフである。FIG. 6 is a graph for explaining the operation of the conventional example shown in FIG.
第６図は、第５図における入力差動電圧ＣＶｉ ｔＶｉ
２＞と電流■、〜■、。・ ■ｏ、・ＩＯ□ との関係
を図示するグラフであり、縦軸は電流１．で正規化しで
ある。FIG. 6 shows the input differential voltage CVi tVi in FIG.
2> and the current ■, ~■,. This is a graph illustrating the relationship between ・■o,・IO□, and the vertical axis is the current 1. It is normalized by .
トランジスタ群ＱＧ、を一つのトランジスタと見ればこ
のトランジスタのエミッタ面積はトランジスｐＱｔのエ
ミッタ面積より大きいので、入力差動電圧（Ｖｉｘ −
Ｖｉｘ）が電圧ΔＶ（〉ｏ）のとき電流■、・１１゜が
バランスしそれぞれ■。／２になる。同時にして入力電
圧（Ｖｊｔ Ｖｉｚ）が電圧−ΔＶのとき電流■６・
■。がバランスしそれぞれ電流Ｉ。／２になる。If we consider the transistor group QG as one transistor, the emitter area of this transistor is larger than the emitter area of the transistor pQt, so the input differential voltage (Vix −
When the voltage (Vix) is ΔV (〉o), the current ■ and ・11° are balanced and become ■, respectively. /2. At the same time, when the input voltage (Vjt Viz) is -ΔV, the current ■6.
■. are balanced and the current I respectively. /2.
電流■、・１つの和である電流■。、と電流■。Current ■, ・Current ■ which is one sum. , and current■.
・Ｉ８゜の和である電流Ｉ。４ とが出方電圧ｖｏ１と
出力電圧ｖｏ２とをきめるので第６図に見られるように
、第５図に示す従来例の入力差動電圧（ＶｉｔＶｉｚ＞
のダイナミックレンジは第３図に示す従来例のそれより
（ｌぼ電圧２ΔＶだけ広くなる。第５図に示す従来例は
エミッタ抵抗を用いないので雑音性能も良好である。し
かしトランジスタ群ＱＧ１・ＱＧ２の各トランジスタは
電流密度の小さい動作点で使用されることになるので、
これらトランジスタの遮断周波数が低くなり、またこれ
らトランジスタのコレクターサブストレート間容量のコ
レクタ電流に対する比も大きくなり、その結果第５図に
示す従来例の周波数特性は劣化する。・Current I which is the sum of I8°. 4 determines the output voltage vo1 and output voltage vo2, so as shown in FIG. 6, the input differential voltage (VitViz>
The dynamic range of the transistor group QG1 and QG2 is wider than that of the conventional example shown in FIG. Since each transistor in will be used at an operating point with low current density,
The cutoff frequency of these transistors becomes low, and the ratio of the collector-substrate capacitance of these transistors to the collector current becomes large, and as a result, the frequency characteristics of the conventional example shown in FIG. 5 deteriorate.
〔発明が解決しようとする問題点３
以上説明したように、従来の差動増幅器は入力差動電圧
ダイナミックレンジ・雑音性能・周波数特性のいずれか
が劣るという欠点がある。[Problem to be Solved by the Invention 3] As explained above, conventional differential amplifiers have the disadvantage of being inferior in any of the input differential voltage dynamic range, noise performance, and frequency characteristics.
本発明の目的は、入力差動電圧のダイナミックレンジが
広く、かつ雑音性能・周波数特注も良好な交流信号用の
差動増幅器を提供することにある。An object of the present invention is to provide a differential amplifier for AC signals that has a wide dynamic range of input differential voltage and has good noise performance and frequency customization.
本発明の差動増幅器は、それぞれの第一の入力端子を交
流入力信号源の一力の端子に接続し、それぞれの第二の
入力端子を前記交流人力１５号源の他方の端子に接続し
、そｔぞれの前記第一・第二の入力端子間の直流電位差
をたがいに異なる値に設定し、それぞれの出力端子を共
通に接続した複数の差動増幅回路を備えて構成される。The differential amplifier of the present invention has each first input terminal connected to one terminal of the AC input signal source, and each second input terminal connected to the other terminal of the AC input signal source. , t, the DC potential difference between the first and second input terminals of each of the first and second input terminals is set to a different value, and includes a plurality of differential amplifier circuits whose respective output terminals are connected in common.
以下実施例を示す図面を参照して本発明について詳細に
説明する。The present invention will be described in detail below with reference to drawings showing embodiments.
第１図は、本発明の差動増幅器の第一の実施例を示す回
路図である。FIG. 1 is a circuit diagram showing a first embodiment of the differential amplifier of the present invention.
第１図に示す実施例は、トランジスタＱ１〜Ｑ６と、抵
抗値がたがいに等しい抵抗ＲＬＩ−ＲＬ□と、抵抗Ｒ３
〜Ｒ１と、容ｔＣｔ〜Ｃ６と、 供給電流がそれぞれ電
流Ｉ０である定電流源Ｃ８８〜Ｃ８゜と、定電圧源ｖＳ
ｌとを備えて構成されている。The embodiment shown in FIG. 1 includes transistors Q1 to Q6, resistors RLI-RL□ having equal resistance values, and resistor R3
~R1, capacity tCt~C6, constant current sources C88~C8° whose supply currents are current I0, and constant voltage source vS
It is configured with:
トランジスタＱ、−Ｑ、・Ｑｌｌの、コレクタに抵抗Ｒ
Ｌｌ を介して電源電圧Ｖ。０を加え、ペースに容量Ｃ
Ｉを介して入力電圧■ｉ１ を入力する。トランジスタ
Ｑ、・Ｑ４・Ｑ６のコレクタに抵抗ＲＬ□を介して電源
電圧ＶＣＣを加える。トランジスタＱ、・Ｑ、のエミッ
タを定電流源Ｃ８１を介し、トランジスタＱ、・Ｑ４の
エミッタを定電流源Ｃ８，を介し、トランジスタＱｓ−
Ｑ、の エミッタを定電流源Ｃ８，を介して接地する。Resistor R is connected to the collector of transistors Q, -Q, and Qll.
Supply voltage V through Ll. Add 0 to the pace and the capacity C
Input voltage ■i1 via I. Power supply voltage VCC is applied to the collectors of transistors Q, Q4, and Q6 via resistor RL□. The emitters of the transistors Q, .Q, are connected to each other via a constant current source C81, the emitters of the transistors Q, .Q4 are connected to each other via a constant current source C8, and the transistor Qs-
The emitter of Q is grounded via a constant current source C8.
定電圧源ＶＳ、の、負側端を接地し、正側端を抵抗Ｒ１
〜Ｒ１の直列回路を介して接地する。トランジスタＱ。The negative end of the constant voltage source VS is grounded, and the positive end is connected to the resistor R1.
~ Grounded via a series circuit of R1. Transistor Q.
のペースを抵抗Ｒ１の定電圧源ＶＳ、側端に接続しコン
デンサＣ２を介して接地する。トランジスタＱ４のペー
スを、容ｔＣｓを介して接地し、また抵抗Ｒ４を介して
抵抗Ｒ１・Ｒ１の共通接続点に接続する。抵抗Ｒ８・Ｒ
１・Ｒ３の共通接続点を抵抗Ｒ５を介してトランジスタ
Ｑ１・Ｑ、・Ｑ、のペースに接続する。トランジスタＱ
、のペースを容量Ｃ４を介して接地し、また抵抗Ｒ１・
Ｒ３の共通接続点に接続する。トランジスタＱ、・Ｑｓ
・Ｑ、のコレクタから出力電圧■。、を、トランジスＩ
Ｑｓ・Ｑ４・Ｑ６のコレクタから出力電圧Ｖヮを取出す
。is connected to the side end of the constant voltage source VS of the resistor R1 and grounded via the capacitor C2. The pace of the transistor Q4 is grounded via a capacitor tCs, and is also connected to the common connection point of the resistors R1 and R1 via a resistor R4. Resistance R8・R
The common connection point of 1.R3 is connected to the pace of transistors Q1.Q, .Q through a resistor R5. transistor Q
, is grounded via capacitor C4, and resistor R1.
Connect to the common connection point of R3. Transistor Q, Qs
・Output voltage from the collector of Q■. , the transistor I
The output voltage Vwa is taken out from the collectors of Qs, Q4, and Q6.
トランジスタＱ１〜Ｑ６のコレクタ電流を電流■１〜”
６ｅ抵抗ＲＬ□・ＲＬ□を流れる電流を電流１０１・Ｉ
ｏ２ とする。The collector current of transistors Q1 to Q6 is current ■1~”
The current flowing through the 6e resistors RL□ and RL□ is the current 101・I
Let it be o2.
Ｉ、−）−Ｉ、：Ｉ。 ・・・・・・
・・・（５）Ｉ、−）−Ｉ、’：Ｉ。
・・・・・・・・・（６）ｉ、＋Ｉ６ ＝ Ｉｏ
・・・・・・・・・（７）１１＋Ｉ、
＋Ｉ、 ＝ Ｉｏｓ ・・・・・・・・・（８
）Ｉ、＋１．＋Ｉ、 ＝ Ｉ。２ ・・・・
・・・・・（９）の関係式が成立つので、第１図に示す
実施例は、トランジスタＱ、・Ｑ、を有する差動増幅回
路と、トランジスタＱ、・Ｑ４を有する差動増幅回路と
、トランジスタＱ、・Ｑ６を有する差動増幅回路と、が
抵抗ＲＬ□・ＲＬ２を共有し並列に接続されたものにな
っている。I,-)-I,:I.・・・・・・
...(5)I,-)-I,':I.
・・・・・・・・・(6) i, +I6 = Io
・・・・・・・・・(7) 11+I,
+I, = Ios (8
) I, +1. +I, =I. 2...
...Since the relational expression (9) holds true, the embodiment shown in FIG. 1 consists of a differential amplifier circuit having transistors Q, . and a differential amplifier circuit having transistors Q, Q6, are connected in parallel, sharing the resistors RL□ and RL2.
定電圧源■３、の供給電圧と抵抗Ｒ１〜Ｒ１の抵抗値と
を調整して、トランジスタＱ、・Ｑ４のペースが直流的
に同電位になり、トランジスタＱ、のペースがトランジ
スタＱ、のペースよりｔ圧ｖ。By adjusting the supply voltage of constant voltage source 3 and the resistance values of resistors R1 to R1, the paces of transistors Q and Q4 become the same DC potential, and the pace of transistor Q becomes the same as the pace of transistor Q. More t pressure v.
だけ低く、トランジスタＱ、のペースがトランジスタＱ
６のペースより電圧ＶＢだけ高くバイアスされるように
する。The pace of transistor Q is lower than that of transistor Q.
The voltage VB is biased higher than the pace of 6.
第２図は、第１図に示す実施例の動作を説明するだめの
グラフである。FIG. 2 is a graph for explaining the operation of the embodiment shown in FIG.
第２図は、第１図における入力電圧ＶＬ１と電流１１〜
Ｉ６・１０１・ＩＯ２との関係を図示するグラフであり
、縦軸は電流■。で正規化しである。Figure 2 shows the input voltage VL1 and current 11~ in Figure 1.
This is a graph illustrating the relationship between I6, 101, and IO2, and the vertical axis is current ■. It is normalized by .
トランジスタＱ、〜Ｑ６のペース直流電位が上記したよ
うに設定されているので、入力電圧ｖＬｌが、［圧Ｖｎ
（＞０ ）ノトキ！ＡＩ、 ・Ｉ、 ２＞ｉ、０のと
き電流Ｉ、・工。が、また電圧−ｖＢ のとき電流Ｉ
、・Ｉ６がバランスして、それぞれ電流−／２になる。Since the pace DC potentials of the transistors Q and -Q6 are set as described above, the input voltage vLl becomes [voltage Vn
(>0) Notoki! AI, ・I, When 2>i, 0, the current I, ・k. However, when the voltage is −vB, the current I
, ·I6 are balanced and the current becomes -/2, respectively.
電流■、・■、・Ｉ、の和である電流Ｉ（１１と電流ｌ
、・Ｉ、・工、の和である電流Ｉ０．とが出力電圧Ｖ。Current I (11 and current l, which is the sum of current ■,・■,・I
, ·I, ·k, the current I0. is the output voltage V.
１と出力電圧ｖ０．と金きめるので第２図に見られるよ
うに、第１図に示す実施例の入力電圧Ｖｉ□のダイナミ
ックレンジ（ケ第３図に示す従来例のそれよりほぼ電圧
２ｖＢだけ広くなる。1 and output voltage v0. Therefore, as shown in FIG. 2, the dynamic range of the input voltage Vi□ of the embodiment shown in FIG. 1 is wider by about 2 vB than that of the conventional example shown in FIG.
第１図に示す実施例は、以上説明したように入力電圧ｖ
ｉ１のダイナミックレンジが広く、エミッタ抵抗を用い
ないので雑音性能が良好であり、まタトランジスタＱ１
〜Ｑ、のコレクタ電ａｆｔ〜ｌ。In the embodiment shown in FIG. 1, as explained above, the input voltage v
The dynamic range of i1 is wide and the noise performance is good because no emitter resistor is used.
~Q, collector electric aft~l.
を遮断周波数が最高になるように設定できコレクタ・サ
ブストレート間容量のコレクタ電流に対する比も大きく
ならないので周波数特性も良好である。can be set so that the cut-off frequency is the highest, and the ratio of collector-substrate capacitance to collector current does not become large, resulting in good frequency characteristics.
第７図は、本発明の差動増幅器の第二の実施例を示す回
路図である。FIG. 7 is a circuit diagram showing a second embodiment of the differential amplifier of the present invention.
第７図に示す実施例は、トランジスタＱ、〜Ｑ１゜と、
抵抗値がたがいに等しい抵抗”Ｌｌ・ＲＬ２と、抵抗Ｒ
６・Ｒ７と、容量Ｃ１・Ｃ６と、供給電流がそれぞれ電
流Ｉ０である定電流源ＣＲ，〜Ｃ８８と、定ｍｉ源ＣＳ
＠ ・ＣＳ ｔｏ （！：、定電圧ｓｖｓ、 〜ＶＳ
。The embodiment shown in FIG. 7 has transistors Q, ~Q1°,
Resistances “Ll and RL2” and resistance R whose resistance values are equal to each other
6.R7, capacitances C1 and C6, constant current sources CR, ~C88 whose supply currents are respectively current I0, and constant mi source CS.
@ ・CS to (!:, constant voltage svs, ~VS
.
と全備えて構成されている。It is fully equipped.
トランジスタＱ、−ＱＩｌ＠Ｑ１！のコレクタに抵抗１
（、Ｌｌ を介し、トランジスタＱ１゜・Ｑ、・Ｃ１４
のコレクタに抵抗ＲＬ□を介して電源電圧Ｖ。Ｃが加え
られている。トランジスタＱ９・Ｑｌ。のエミッタが定
電流源Ｃ８６を介し、トランジスタＱ、、・Ｑｌｌのエ
ミッタが定電流源Ｃ８，を介し、トランジスタＱ。Transistor Q, -QIl@Q1! resistor 1 to the collector of
(Through Ll, transistors Q1°・Q,・C14
The power supply voltage V is applied to the collector of the resistor RL□. C is added. Transistor Q9/Ql. The emitters of the transistors Q, .
・Ｃ４のエミッタが定電流源Ｃ８，ｆ介して接地されｔ
いる。トランジスタＱ４・Ｑｓａのコレクタに電源電圧
ｖｃｃが加えられている。トランジスタＱ１．・Ｃ８，
のベース団が抵抗Ｉｔ、・Ｉｔ、の直列回路を介してた
がいに接続され、抵抗（（、・ル、の接続点は定電圧源
ＶＳ、を介して接地されている。・The emitter of C4 is grounded via constant current source C8, f.
There is. A power supply voltage vcc is applied to the collectors of the transistors Q4 and Qsa. Transistor Q1.・C8,
The base groups of are connected to each other via a series circuit of resistors It, .It, and the connection point of the resistors ((, .ru) is grounded via a constant voltage source VS.
トランジスタＱ０．のエミッタが、トランジスタＱ、・
Ｑｔｔのペースに直接、定電圧ＶＳ、を介してトランジ
スタＱ、！のペースに接続され、また定’ｔ４圧源ＶＳ
、・定電流源Ｃ８，の直列回路を介して接地されている
。トランジスタ（之、６のエミッタが、トランジスタＱ
１゜・Ｃ１４のペースに直接、 定電圧源ＶＳ、を介し
てトランジスタＱ１２のペースに接続され、また定電圧
源ｖＳ４・定電流源Ｃ８１゜の直列回路を介して接地さ
れている。入力電圧Ｖｉ１・Ｖ！２を容ＷｋＣｓ・Ｃ６
を介してトランジスタＱ４・ＱＣｓのペースに入力する
。トランジスタＱ、・Ｑｌｌ・ＱＣｓのコレクタから出
力電圧ｖＩ）１を、トランジスタ（９，。・Ｃ１４のコ
レクタから出力電圧Ｖ。！を取出す。Transistor Q0. The emitter of is the transistor Q,
Transistor Q, through a constant voltage VS, directly to the pace of Qtt! connected to the pace of and also a constant 't4 pressure source VS
, and a constant current source C8, which are connected to the ground via a series circuit. The emitter of transistor (6) is transistor Q
It is directly connected to the pace of the transistor Q12 through the constant voltage source VS, and is grounded through a series circuit of the constant voltage source vS4 and the constant current source C81. Input voltage Vi1・V! 2 to WkCs・C6
It is input to the pace of transistors Q4 and QCs through. The output voltage vI)1 is taken out from the collectors of the transistors Q, .Qll, QCs, and the output voltage V.! is taken out from the collector of the transistors (9, . . .C14).
第７図に示す夷楕例は、トランジスタＱ、・（Ｊ＋。The elliptical example shown in FIG. 7 is the transistor Q, .(J+).
を有する差動増幅回路と、トランジスタＱ１ｍ・Ｃ４を
有する差動増幅回路と、トランジスタＱｔｓ・Ｃ１４を
有する差動増幅回路とがエミッタフォロワＱ□・ＱＣｓ
により並列に駆動され、またこれら三つの差動増幅回
路が抵抗ＲＬｌ ・”Ｌｌを共有したものになっている
。, a differential amplifier circuit having transistors Q1m and C4, and a differential amplifier circuit having transistors Qts and C14 are emitter followers Q□ and QCs.
These three differential amplifier circuits share the resistor RLl.Ll.
エミッタフォロワＱ□・Ｑｌａによる入力電圧ｖｉ１・
ｖｉｔのレベルシフトがたがいに等しくなるように定電
流源Ｃ８，・Ｃ３Ｉ０と定電圧源ＶＳ、と抵抗Ｒ６ψＲ
１とを調整する。また定電圧源ｖＳ、・ＶＳ、の供給電
圧を電圧ＶＢに設定する。 これらの設定の結果、入力
差動電圧ＣＶｉ１Ｖｉｚ）が、０のときトランジスタＱ
、・Ｑ、。のコレクタ電流が、電圧ＶＢのときトランジ
スタＱＣｓ・Ｃ１４のコレクタ電流が、また電圧−ｖＢ
のときトランジスタ Ｃ８□・Ｃ１Ｉのコレクタ電流が
バランスして、それぞれ電流Ｉ０／２になる。Input voltage vi1 due to emitter follower Q□・Qla
Constant current sources C8, C3I0, constant voltage source VS, and resistor R6ψR are used so that the level shifts of vit are equal to each other.
Adjust 1. Further, the supply voltage of the constant voltage sources vS, ·VS, is set to the voltage VB. As a result of these settings, when the input differential voltage CVi1Viz) is 0, the transistor Q
,・Q,. When the collector current of transistor QCs C14 is voltage VB, the collector current of transistor QCs C14 is also voltage -vB
When , the collector currents of transistors C8□ and C1I are balanced and each becomes a current I0/2.
したがってトランジスタＱ０・Ｑ、。のコレクタ電流と
入力差動電圧（ＶＬｔ ＶＬｚ）との関係は第１図に
おけるトランジスタＱ、−Ｑ、 のコレクタ電流と入
力差動電圧（Ｖｚ 、’ｔ ２ ）との関係と同じよう
になる。同様にして入力差動電圧（ｖｉｔ−ｖｉｚ）の
変化に対し、トランジスタＱ１１−Ｑ１！ のコレク
タＱ、・Ｃ６のコレクタ電流と同じように、またトラン
ジスタＱｔａ・Ｃ１４のコレクタ電流はトランジスタＱ
□・Ｑ、のコレクタ電流と同じように変化する。その結
果、抵抗ＲＬｌ・ＩＬＬ２を流れる電流は入力差動電圧
ＣＶｉ１Ｖｉ□）の変化に対し第２図に図示する電流Ｉ
０．・Ｉ（Ｉ２と同じように変化するので、第７図に示
す実施例の入力差動電圧（ｖ、１Ｖｉｚ）のダイナミッ
クレンジは第１図に示す実施例のそれと同じになる。Therefore, transistor Q0.Q,. The relationship between the collector current of the transistors Q, -Q, and the input differential voltage (VLt VLz) is the same as the relationship between the collector current of the transistors Q, -Q, and the input differential voltage (Vz, 't2) in FIG. Similarly, when the input differential voltage (vit-viz) changes, the transistors Q11-Q1! Similarly to the collector current of the collector Q, C6, the collector current of the transistor Qta・C14 is the same as the collector current of the transistor Q, C6.
It changes in the same way as the collector current of □・Q. As a result, the current flowing through the resistors RLl and ILL2 changes as shown in FIG.
0. - Since I (I2 changes in the same manner as I2), the dynamic range of the input differential voltage (v, 1Viz) in the embodiment shown in FIG. 7 is the same as that in the embodiment shown in FIG.
第７図に示す実施例は、以上説明したように入力差動電
圧（Ｖ□−ｖｉｚ）のダイナミックレンジが広く、また
エミッタ抵抗を用いず、トランジスタＱ、〜ＱＩ４ の
コレクタ電流の設定も自由であるから雑音特性・周波数
特性も第１図に示す実施例と同様に良好である。As explained above, the embodiment shown in FIG. 7 has a wide dynamic range of the input differential voltage (V□-viz), and also allows free setting of the collector current of transistors Q, ~QI4 without using an emitter resistor. Therefore, the noise characteristics and frequency characteristics are as good as the embodiment shown in FIG.
以上１対のトランジスタを有する差動増幅回路を三つ備
える場合について本発明の詳細な説明したが、本発明は
１対のトランジスタを有する差動増幅回路を任意の複数
個備える場合にも適用できる。たとえば第１図に示す実
施例からトランジスタＱ、・Ｃ４と定電流源Ｃ８２と抵
抗■（４と容量Ｃ３とを取除けばかかる差動増幅回路を
二つ備える本発明の差動増幅器が得られる。Although the present invention has been described in detail above for the case where three differential amplifier circuits having one pair of transistors are provided, the present invention can also be applied to a case where any plurality of differential amplifier circuits each having one pair of transistors are provided. . For example, by removing transistors Q, C4, constant current source C82, resistor ■4, and capacitor C3 from the embodiment shown in FIG. .
以上詳細に説明したように本発明を差動増幅器に用いる
ことによシ、入力差＠電圧のダイナミックレンジが広く
、かつ雑音性能・周波数特性も良好な交流信号用の差動
増幅器を提供することができるという効果がある。As explained in detail above, by applying the present invention to a differential amplifier, it is possible to provide a differential amplifier for AC signals that has a wide dynamic range of input difference @ voltage and has good noise performance and frequency characteristics. It has the effect of being able to.
第１図は、本発明の差動増幅器の第一の実施例を示す回
路図、
第２図は、第１図に示す実施例の動作を説明するための
グラフ、
第３図〜第５図は、従来の差動増幅器の第一〜第三の例
を示す回路図、
第６図は、第５図に示す従来例の動作を説明するための
グラフ。
第７図は、本発明の差動増幅器の第二の実施例を示す回
路図である。
Ｃ１〜Ｃ４・・・・・・容量、Ｃ８，〜Ｃ８，・・・・
・・定電流源、Ｑ、、−Ｑ、・・・・・・トランジスタ
、Ｒ８−Ｒ５・”Ｌｌ ・ＲＬ□・・・・・・抵抗、
ｖＳ□・・・・・・定電圧源。
代理人 弁理士 内 原 晋、 １ｏ〜１６°
ＪＱ／ °１ａ２ ：電＊−ｖＣＣ：電Ｊ％”ｆｆ１Ｖ
ＬＴ −人ｎ電足 ｏｌ°Ｖθ２ 雷か電だ尋１
図
−Ｖ、 ｏ ｖＢ
人７７電丘ｔｌ
磐２ 図
Ｖ２１ ・Ｖｔ ２−入力端子 ｏ ｔ −ＶＯ２
”；！Ｂ ｊｙ ｉ’／ｆ−第３図
帛４ ■
Ｉ、・１７へＪｌｏ Ｉ、３ ｌ、４ ・ 電′ｉＬ
（ｌＧｒ・Ｑ、Ｑ￥ｈｆ−ジスク群Ｖｃｃ：電源電
７ｆｆ−ＶｉｒＶｉ２入ｆｙ電疋 Ｖ６１Ｖｏ２：出か
電圧第５ 凹
ＡＶｏａＶ
）ｓｆＪ差４Ｉ！ｆ７ｔ＆（Ｖｉｔ Ｖ（：２）１図FIG. 1 is a circuit diagram showing a first embodiment of the differential amplifier of the present invention, FIG. 2 is a graph for explaining the operation of the embodiment shown in FIG. 1, and FIGS. 3 to 5 are circuit diagrams showing first to third examples of conventional differential amplifiers; FIG. 6 is a graph for explaining the operation of the conventional example shown in FIG. 5; FIG. 7 is a circuit diagram showing a second embodiment of the differential amplifier of the present invention. C1~C4...Capacity, C8,~C8,...
・・Constant current source, Q, , -Q, ・・・Transistor, R8-R5・”Ll ・RL□・・・・・・Resistance,
vS□・・・・・・ Constant voltage source. Agent: Susumu Uchihara, patent attorney, 1o~16°
JQ/ °1a2:Electric*-vCC:Electric J%”ff1V
LT - person n electric foot ol°Vθ2 thunder or electricity 1
Figure-V, ovB Person 77 Electric hill tl Iwa 2 Figure V21 ・Vt 2-input terminal o t -VO2
";!B jy i'/f-Figure 3 4 ■ I, ・Jlo to 17 I, 3 l, 4 ・ Den'iL
(lGr・Q, Q\hf-disc group Vcc: power supply voltage 7ff-VirVi2 input fy power supply V61Vo2: output voltage 5th concave AVoaV) sfJ difference 4I! f7t&(Vit V(:2)1 figure
Claims (1)
子に接続し、それぞれの第二の入力端子を前記交流入力
信号源の他方の端子に接続し、それぞれの前記第一・第
二の入力端子間の直流電位差をたがいに異なる値に設定
し、それぞれの出力端子を共通に接続した複数の差動増
幅回路を備えることを特徴とする差動増幅器。Each first input terminal is connected to one terminal of the AC input signal source, each second input terminal is connected to the other terminal of the AC input signal source, and each of the first and second input terminals is connected to the other terminal of the AC input signal source. 1. A differential amplifier comprising a plurality of differential amplifier circuits in which DC potential differences between input terminals are set to different values, and each output terminal is commonly connected.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61033268A JPS62190908A (en) | 1986-02-17 | 1986-02-17 | Differential amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61033268A JPS62190908A (en) | 1986-02-17 | 1986-02-17 | Differential amplifier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62190908A true JPS62190908A (en) | 1987-08-21 |
Family
ID=12381775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61033268A Pending JPS62190908A (en) | 1986-02-17 | 1986-02-17 | Differential amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62190908A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0481631A2 (en) * | 1990-10-15 | 1992-04-22 | Analog Devices, Incorporated | Wide dynamic range transconductance stage |
| WO2008026528A1 (en) * | 2006-08-28 | 2008-03-06 | Asahi Kasei Emd Corporation | Transconductance amplifier |
| US7768349B2 (en) | 2006-08-21 | 2010-08-03 | Asahi Kasei Emd Corporation | Transconductance amplifier |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57141110A (en) * | 1981-02-25 | 1982-09-01 | Sanyo Electric Co Ltd | Differential amplifier |
-
1986
- 1986-02-17 JP JP61033268A patent/JPS62190908A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57141110A (en) * | 1981-02-25 | 1982-09-01 | Sanyo Electric Co Ltd | Differential amplifier |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0481631A2 (en) * | 1990-10-15 | 1992-04-22 | Analog Devices, Incorporated | Wide dynamic range transconductance stage |
| US7768349B2 (en) | 2006-08-21 | 2010-08-03 | Asahi Kasei Emd Corporation | Transconductance amplifier |
| WO2008026528A1 (en) * | 2006-08-28 | 2008-03-06 | Asahi Kasei Emd Corporation | Transconductance amplifier |
| US7847635B2 (en) | 2006-08-28 | 2010-12-07 | Asahi Kasei Emd Corporation | Transconductance amplifier |
| KR101113378B1 (en) | 2006-08-28 | 2012-03-13 | 아사히 가세이 일렉트로닉스 가부시끼가이샤 | Transconductance amplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58213514A (en) | N-p-n arithmetic amplifier | |
| KR890001892B1 (en) | Voltage adder circuit | |
| JPS58105611A (en) | Differential amplifier | |
| JPS62190908A (en) | Differential amplifier | |
| JPH0547868B2 (en) | ||
| JPS5827411A (en) | Differential amplifier circuit | |
| JPH0344103A (en) | Voltage/obsolute value current converter circuit | |
| JP3106584B2 (en) | Multiplication circuit | |
| JPS5840370B2 (en) | Zoufuku Cairo | |
| US3699469A (en) | Differential amplifier | |
| JPH0527282B2 (en) | ||
| JPS6145314A (en) | Absolute value voltage-to-current converting circuit | |
| JPH0478044B2 (en) | ||
| JPS61140210A (en) | Signal processing circuit | |
| JPS62168403A (en) | Differential current source | |
| JP2725290B2 (en) | Power amplifier circuit | |
| JPS584327Y2 (en) | amplifier circuit | |
| JPH0227620Y2 (en) | ||
| JPS59112713A (en) | Impedance converting circuit | |
| JPS628043B2 (en) | ||
| JPS6229924B2 (en) | ||
| JPH02134908A (en) | Voltage controlled amplifying circuit | |
| JPH01180108A (en) | Gain control amplifier | |
| JPS6341084A (en) | Peak-hold circuit | |
| JPS60107118A (en) | Voltage/current converting circuit |