JPS628043B2

JPS628043B2 -

Info

Publication number: JPS628043B2
Application number: JP55170076A
Authority: JP
Inventors: Hisashi Sotokari
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1980-12-02
Filing date: 1980-12-02
Publication date: 1987-02-20
Also published as: JPS5793709A

Description

[Detailed description of the invention]

本発明は、同一の半導体基板上に、一対の電力
増幅器を形成し、この一対の電力増幅器を用いて
一つの負荷に出力を供給する電力増幅装置に関す
る。出力トランスレス方式の直接結合電力増幅器
を一対用いて一つの負荷に出力を供給する構成の
動作をB.T.L（バランスドトランスフオーマレス
（BALANCED TRANSFORMERLESS））動作と
いい、第１図、第２図に従来例としてのB.T.L回
路例を示す。第１図は半導体集積回路に形成した従来の
BTL回路を示すもので、Ampは同相の負帰還
電力増幅器、Ampは、逆相の負帰還電力増幅
器である。増幅器Ampの入力を１番端子
に、入力を抵抗R₁を介して２番端子に接続
し、増幅器Ampの入力を接地端子である４
番端子に、入力を３番端子に接続している。増
幅器Ampの出力は６番端子を通してスピーカ
ーRLに接続しスピーカーRLの他端は５番端子を
介して増幅器Ampの出力端子に接続されてい
る。増幅器AmpとAmpは電源ライン（電源
端子である７番端子）とアースライン（接地端子
である４番端子）との間に並列に配置接続されて
いる。ここで、１番端子には容量C₁を介して入
力信号源が接続され、２番端子は増幅器Amp
の帰還端子として接地点との間に容量C₂が接続
され、３番端子は増幅器Ampの入力端子及び
帰還端子として接地点との間に容量C₃と抵抗Ra
との直列回路が接続されている。容量C₃と抵抗
Raとの接続点には６番端子から抵抗Rbを介して
出力が負帰還されている。抵抗R₁，R₂，R₁₀₁，
R₁₀₂は同一半導体基板上に形成される帰還抵抗で
R₁＝R₁₀₁，R₂＝R₁₀₂の値を有している。又、抵抗
Ra，Rbは外付の炭素皮膜抵抗器で、Ra≪R₁＝
R₁₀₁でR₂／（R₁＋R₂）＝R₁₀₂／（R₁₀₁＋R₁₀₂）＝
Rb／（Ra＋Rb）なる抵抗値に設定されている。
図中における波形表示は位相のみを示している。第１図において、一般に知られているように増
幅器Ampの入力端子（１番端子）に通常のオ
ーデイオ信号（Vsinωｔ）とする）が入力され
ると、出力端子（６番端子）に入力コンデンサ
C₁と増幅器Ampの入力インピーダンスＺ_I及び
帰還端子（２番端子）の交流バイパス用コンデン
サC₂と帰還用抵抗R₂により、入力信号と比較し
て位相がθ_１分だけ進んだ出力信号V₀₁＝A₁Vsin
（ωｔ＋θ_１）なる出力信号が出力される。ここで、第１図のAmpにおいて、出力信号
をV₀₁、入力信号ViをVsinωｔ、１番端子におけ
る信号をVi′，Ampの端子の信号をＶ_E、入
力コンデンサをC₁，Ampの入力インピーダン
スをZ₁、２番端子のコンデンサをC₂、帰還抵抗
をR₁，R₂とすると、 Vo＝Ａ〓_pI（Vi′−Ｖ_E） ………(3) 但し、Ａ〓_pIはAmpの示放電圧利得を示
し、Ａ〓_pI≫１である。 (1)，(2)，(3)式でここでＡ〓_pI≫１のため、分母中の１／Ａ〓_pI
は削除し、(4)式を実数部と虚数部にととのえると (4)式より上式の分子、分母に（１−jwc₂R₁）・（１−
jwc₁z₁）をかけると、さらに右辺、第１項と第２項を整理するとＶ_OI
は、ここで、第４頁記載の式のA₁は、(5)式の右辺
の実数部と虚数部の各々２乗の和の平行根にな
り、θ_１は、実数部と虚数部の比になる。故にで無視出来るとする。さらに逆相増幅器Ampの入力信号は、増幅
器Ampの出力信号をRa／（Ra＋Rb）倍して、
増幅器Ampの入力端子及び帰還端子（３番端
子）に入力しているため、出力端子（５番端子）
に、コンデンサC₃と増幅器Ampの入力インピ
ーダンスＺ及び交流バイパス用コンデンサC₃
と帰還用抵抗R₂′により増幅器Ampの出力信号
V₀₁より、さらに位相がθ₁′分だけ進んだ出力信
号V₀₂＝−A₂Vsin（ωｔ＋θ_１＋θ₁′）なる出力
信号が出力される。 Ampの出力信号をV₀₂、入力信号は、同相増
幅器Ampの出力信号Ｖ_OIをRa／（Ra＋Rb）
倍、Ampの入力インピーダンスをZ₂、入力端
子及び帰還端子の交流バイパス用コンデンサ
C₃、帰還抵抗R₁₀₁，R₁₀₂とすると、Ampは逆相
増幅器であるから、一般的にV₀₂は、（但し、Z₂≫｛（R₁₀₁＋１／ｊｗｃ_３）R₁₀₂｝とする）ここで The present invention relates to a power amplifier device in which a pair of power amplifiers are formed on the same semiconductor substrate, and the pair of power amplifiers are used to supply an output to one load. The operation in which a pair of output transformerless directly coupled power amplifiers is used to supply output to one load is called BTL (Balanced Transformerless) operation, and Figures 1 and 2 show the conventional A BTL circuit example is shown as an example. Figure 1 shows the conventional structure formed in a semiconductor integrated circuit.
This shows a BTL circuit, where Amp is an in-phase negative feedback power amplifier and Amp is an anti-phase negative feedback power amplifier. The input of the amplifier Amp is connected to the 1st terminal, the input is connected to the 2nd terminal via the resistor _R1 , and the input of the amplifier Amp is connected to the ground terminal 4.
The input is connected to the terminal No. 3, and the input is connected to the No. 3 terminal. The output of the amplifier Amp is connected to the speaker RL through the No. 6 terminal, and the other end of the speaker RL is connected to the output terminal of the amplifier Amp through the No. 5 terminal. The amplifiers Amp and Amp are arranged and connected in parallel between a power line (terminal No. 7, which is a power supply terminal) and an earth line (terminal No. 4, which is a ground terminal). Here, the input signal source is connected to the first terminal via the capacitor _C1 , and the second terminal is connected to the amplifier Amp.
A capacitor C ₂ is connected between the ground point and the feedback terminal of the amplifier Amp, and a capacitor C ₃ and a resistor Ra are connected between the third terminal and the ground point as the input terminal and feedback terminal of the amplifier Amp.
A series circuit with is connected. Capacitance C ₃ and resistance
The output from the No. 6 terminal is negatively fed back to the connection point with Ra via a resistor Rb. Resistance R ₁ , R ₂ , R ₁₀₁ ,
_R102 is a feedback resistor formed on the same semiconductor substrate.
They have the values of R ₁ =R ₁₀₁ and R ₂ =R ₁₀₂ . Also, resistance
Ra and Rb are external carbon film resistors, and Ra≪R ₁ =
At R ₁₀₁ , R ₂ / (R ₁ + R ₂ ) = R ₁₀₂ / (R ₁₀₁ + R ₁₀₂ ) =
The resistance value is set to Rb/(Ra+Rb).
The waveform display in the figure shows only the phase. In Figure 1, as is generally known, when a normal audio signal (Vsinωt) is input to the input terminal (terminal 1) of the amplifier Amp, the input capacitor is connected to the output terminal (terminal 6).
C ₁ , the input impedance Z _I of the amplifier Amp, the AC bypass capacitor C ₂ of the feedback terminal (terminal 2), and the feedback resistor R ₂ produce an output signal V whose phase is advanced by θ ₁ minute compared to the input signal. ₀₁ = A ₁ Vsin
An output signal of (ωt+θ ₁ ) is output. Here, in the Amp shown in Fig. 1, the output signal is V ₀₁ , the input signal Vi is Vsinωt, the signal at the 1st terminal is Vi′, the signal at the terminal of the Amp is V _E , the input capacitor is C ₁ , and the input impedance of the Amp is Assuming that Z ₁ is the capacitor at the second terminal, C ₂ is the feedback resistor, and R ₁ and R ₂ are the feedback resistors. Vo=A〓 _pI (Vi'-V _E ) (3) However, A〓 _pI indicates the discharge voltage gain of Amp, and A〓 _pI ≫1. In equations (1), (2), and (3), Here, since A〓 _pI ≫1, 1/A〓 _pI in the denominator
By deleting and converting equation (4) into real and imaginary parts, we get from equation (4) The numerator and denominator of the above formula are (1-jwc ₂ R ₁ ) and (1-
jwc ₁ z ₁ ), we get Further rearranging the right-hand side, the first term and the second term, V _OI
teeth, Here, A ₁ in the equation described on page 4 is the parallel root of the sum of the squares of the real and imaginary parts on the right side of equation (5), and θ ₁ is the ratio of the real and imaginary parts. Become. Therefore Assume that it can be ignored. Furthermore, the input signal of the anti-phase amplifier Amp is obtained by multiplying the output signal of the amplifier Amp by Ra/(Ra+Rb).
Since it is input to the input terminal and feedback terminal (terminal 3) of the amplifier Amp, the output terminal (terminal 5)
In addition, the capacitor C ₃ and the input impedance Z of the amplifier Amp and the AC bypass capacitor C ₃
The output signal of the amplifier Amp _is
An output signal V ₀₂ =-A ₂ Vsin (ωt+ _θ ₁ +θ ₁ ') whose phase is further advanced by θ ₁ ' from V 01 is output. The output signal of Amp is V ₀₂ , and the input signal is the output signal V _OI of common-mode amplifier Amp as Ra/(Ra + Rb)
Double the input impedance of the Amp to Z ₂ , and add AC bypass capacitors to the input and feedback terminals.
Assuming C ₃ and feedback resistors R ₁₀₁ and R ₁₀₂ , since Amp is an anti-phase amplifier, generally V ₀₂ is (However, Z ₂ ≫ {(R ₁₀₁ + 1/jwc ₃ ) R ₁₀₂ }) Here

【式】であるため右辺分母の第１項は削除できる。故に、 Vo₂＝ｊｗｃ_３Ｒ_１０２／１＋ｊｗｃ_３Ｒ_１０１・Ｒ
ａ／Ｒａ＋Ｒｂ・Vo₁ 分子、分母に（１−jwc₃R₁₀₁）をかけると、ここで、第５頁，６頁記載の式のA₂は(7)式右
辺の実数部と虚数部の各々の２集の和の平方根に
なりθ^１ _１は実数部と虚数部の比になる。故に、 θ^１ _１＝tan^-1１／ｗｃ_３Ｒ_１０１但し、Ampの開放電圧利得Avoが
Since [Formula] is satisfied, the first term of the denominator on the right side can be deleted. Therefore, Vo ₂ = jwc ₃ R ₁₀₂ /1 + jwc ₃ R ₁₀₁・R
a/Ra+Rb・Vo ₁ numerator, multiplying the denominator by (1-jwc ₃ R ₁₀₁ ), Here, A ₂ in the equation described on pages 5 and 6 is the square root of the sum of the two sets of the real part and imaginary part on the right side of equation (7), and θ ¹ ₁ is the ratio of the real part and the imaginary part. Become. Therefore, θ ¹ ₁ = tan ^-1 1/wc ₃ R ₁₀₁ However, the open circuit voltage gain Avo of Amp is

【式】、Ra≪R₁＝R₁₀₁で無視出来るとする。故に、負荷Ｒ_Lの両端には、増幅器Ampの出
力信号V₀₁と増幅器Ampの出力信号V₀₂の合成
出力信号Ｖ_ORL＝V₀₁−V₀₂＝A₁Vsin（ωｔ＋θ
_１）＋A₂Vsin（ωｔ＋θ_１＋θ₁′）＝A₁V・2sin
（ωｔ＋θ_１＋θ₁′／２）・cos（θ₁′／２）（ここ
でAmpとAmpの電圧増幅率A₁・A₂はA₁＝A₂
とする）が出力される。ところが、出力信号Ｖ_OR
_Ｌは、増幅器AmpI，Ampの出力信号の位相の
相違θ₁′によつて入力信号VsinWtと比較して、
歪んだ合成信号となり聴感上の不快感等の悪影響
があつた。さらに増幅器Ampの入力系路とし
ての炭素皮膜抵抗器Ra，Rbが外付であるため、
コンデンサ以外に外付素子として炭素皮膜抵抗器
が２ケ余分に必要である。次に他の従来例を第２図に示した。やはり半導
体集積回路に形成するものであり、第１図におけ
る増幅器Ampの入力系路である抵抗Ra，Rbを
増幅器Amp，Ampと同一の半導体基板上に
抵抗Ra′，Rb′として形成し、抵抗Ra′，Rb′の交
点を８番端子に抵抗Ra′の一方の端を４番端子
に、抵抗Rb′の一方の端を６番端子に接続してい
る。回路としては第１図のものと同じである。第
２図においても、第１図と同様に増幅器Amp
の入力信号を増幅器Ampの出力信号から得て
いる為、第１図におけると同様の特性悪化があ
る。さらに抵抗Ra′，Rb′を同一半導体基板上に
形成したことにより、第１図における外付端子が
多くいるという欠点は改善されるが、新たに８番
端子が必要となり半導体基板から外部接続端子数
の増加をともない半導体集積回路化する場合不利
となる事がある。上述のごとく、従来技術によるBTL構成回路
には、(1)増幅器Amp，Ampの出力信号の位
相差により、負荷Ｒ_Lの両端には歪んだ合成信号
が出力される為、聴感上の不快感を生じる、(2)コ
ンデンサ以外の外付素子としての抵抗が必要とな
りその分コスト高又は(3)外付素子を同一半導体基
板上に形成した場合、新たに外部接続端子数の増
加が必要となり、端子数当りの機能低下、ボンデ
イングパツド増加に伴うコスト高という問題があ
る。本発明の目的は出力歪みがない半導体集積回路
に適したBTL構成の電力増幅器を提供すること
にある。本発明によれば、入力端子にコレクタ接地の
PNPトランジスタのベースを接続し、該PNPトラ
ンジスタのエミツタ出力を同相増巾器としての負
帰還電力増幅器の入力段に印加し、該PNPトラ
ンジスタのコレクタを接地し、前記入力端子に、
エミツタ接地のNPNトランジスタのベースを接
続し、該NPNトランジスタのコレクタ出力を逆
相増巾器としての負帰還電力増巾器の入力段に
印加し、該NPNトランジスタのエミツタを接地
又は抵抗を介して接地し同相増幅器の出力端子と
逆相増幅器の出力端子間に、負荷を接続した電力
増幅器を得る。次に、図面を参照して本発明をよ
り詳細に説明す。第３図は本発明の一実施例を示
すもので、Ampは同相の負帰還増幅器、Amp
は逆相の負帰還増幅器で、増幅器Ampの正
相入力端子（入力）をPNPトランジスタQ₁の
エミツタに、PNPトランジスタQ₁のコレクタを
接地端子である４番端子にPNPトランジスタQ₁
のベースを入力端子である１番端子及び抵抗R₃
の一端に、抵抗R₃の他端は、ダイオードD₁のカ
ソード及びダイオードD₂のアノードに、ダイオ
ードD₂のカソードは４番端子に、増幅器Amp
の正相入力（入力）はダイオードD₁のアノー
ド及び増幅器Ampに、NPNトランジスタQ₂の
コレクタを増幅器Ampの初段差動増幅器を構
成するトランジスタQ₁₀₃とQ₁₀₄の共通エミツタに
NPNトランジスタQ₂のエミツタを４番端子に、
トランジスタQ₄のベースを１番端子と抵抗R₃と
PNPトランジスタQ₁のベースの交点に接続する
以外は、増幅器AmpとAmpは電源ライン
（電源端子である７番端子に接続されている）と
アースライン（接地端子である４番端子に接続さ
れている）との間に並列に配置接続されている。
ここで１番端子は増幅器Amp，Ampの共通
の入力端子であり容量C₁を通して入力信号源に
接続されており、２番端子は増幅器Ampの帰
還端子として容量C₂を介して接地されており、
３番端子は増幅器Ampの帰還端子として容量
C₃を介して接地されており、４番端子は増幅器
Amp，Ampの共通の接地端子として接地さ
れており、５番端子は増幅器Ampの出力端子
６番端子は増幅器Ampの出力端子で、これら
５番端子と６番端子の間に負荷Ｒ_Lとしてスピー
カーが接続されている。容量C₂，C₃はC₂＝C₃に
選ばれ交流信号のバイパスコンデンサの役をす
る。抵抗R₁…R₄，R₁₀₁，R₁₀₂は同一半導体基板上
に形成される抵抗で、R₁＝R₁₀₁，R₂＝R₁₀₂と設
定、抵抗Rc，Rdは同一半導体基板に形成される
各増幅器Amp，Ampの初段差動増幅器の負
荷で、Rc／（γｅ_Q3＋γｅ_Q4）＝Rd／γｅ_Q2なる
関係に設定する。尚、γｅ_Q2，γｅ_Q3，γｅ_Q4は
トランジスタQ₂，Q₃，R₄のエミツタ導通抵抗を
表わしている。図中における波形表示は位相のみ
を示している。第３図において回路動作を簡単に
説明すると、Ampに対しては、同一の入力端
子である１番端子より入力信号が印加すると、ト
ランジスタQ₁のベース・エミツタを介して、
Ampの非反転入力端子に入力信号と同相の
信号が印加される。ここでAmpは入力段が差
動回路構成の負帰還同相増幅器であるため、
Ampの出力である出力端子６番には、入力信
号と同相の信号が出力される。次にAmpに対しては、同一の入力端子であ
る一番端子より入力信号が印加するとカスケード
接続されたトランジスタQ₂のベース・コレクタ
を介してAmpの差動回路構成の入力段である
トランジスタQ₁₀₃とQ₁₀₄の共通エミツタに入力信
号と逆相の信号が印加される。ここでAmp
は、入力段が差動回路構成の負帰還逆相増幅器で
あるためAmpの出力端子である出力端子５番
には、入力信号と逆相の信号が出力される。第３図において、同一の入力端子である１番端
子より、オーデイオ信号（Vsinωｔとする）が
トランジスタQ₁，Q₂を介して増幅器Amp，
Ampに入力される。そのため５，６番端子に
おける出力信号V₀₁，V₀₂は入力コンデンサC₁
と、１番端子からみた入力インピーダンスZi及
び、帰還端子の交流バイパス用コンデンサC₂，
C₃（C₂＝C₃）と帰還用抵抗R₂，R₁₀₂（R₂＝R₁₀₂）
により、同等の位相進み分θ_１を含んだ出力信号
V₀₁＝A₁Vsin（ωｔ＋θ_１），V₀₂＝−A₂Vsin（ω
ｔ＋θ_１）が出力される。第３図のAmpにおいて、出力信号をV₀₁、入
力信号をVi＝Vsinωｔ、１番端子における入力
信号をVi′、トランジスタQ₃のベースでの入力信
号をVi₁′、トランジスタQ₄のベースでの信号をＶ
_E1、入力コンデンサをC₁、１番端子から見た入力
インピーダンスをZi、２番端子のコンデンサを
C₂、帰還抵抗をR₁，R₂とすると、 V₀₁＝Av₀₁（Vi′₁−Ｖ_E1） ……(10) （但し、Av₀₁は、Ampの開放電圧利得を示
し、Av₀₁≫１である。）トランジスタQ₁のベースからエミツタへの信
号伝達でのロス分は、トランジスタQ₁のエミツ
タ抵抗分とトランジスタQ₃のベース側を見たイ
ンピーダンスＺ_Q3との比になるが、Ｚ_Q3≫γｅ_Q1
のため、 Vi＝Vi₁′ ………(11) となる。 (8)，(9)，(10)，(11)式からここで、Av₀₁≫１のため、分母中の１／Av₀₁
は削除し、(12)式を実数部と虚数部にととのえる
と、(12)式より上式の分子、分母に（１−ｊωC₂R₁）・（１−
ｊωC₁Zi）をかけると、 V₀₁＝｛１＋ｊωＣ_２（Ｒ_１＋Ｒ_２）｝・（１−ｊωＣ_２Ｒ_４）／１＋ω^２Ｃ_２ ^２・Ｒ_１ ^２・ｊωＣ_１Ｚｉ・（１−ｊωＣ_１Ｚｉ）／１＋ω^２Ｃ_１ ^２Ｚｉ^２・Vi さらに右辺第１項と第２項を整理すると、V₀₁
は、 V₀₁＝ ωＣ_１Ｚｉ／（１＋ω^２Ｃ_２ ^２・Ｒ_１ ^２）・（１＋ω^２Ｃ_１ ^２・Ｚｉ^２）・〔ωC₁Zi・｛１＋ω²C₂ ²・R₁・（R₁＋R₂）｝ −ωC₂R₂＋ｊ｛１＋ω²C₂ ²・R₁・（R₁＋R₂）＋ω²C₁C₂R₂Zi｝〕・Vi ……（13）ここで、A₁は（13）式の右辺の実数部と虚数
部の各々２乗の和の平方根になる。又、位相差の
θ₁₁は実数部と虚数部の比になる。故に、次に、第３図のAmpにおいて、出力信号
V₀₂、入力信号Vi＝Vsinωｔ、１番端子における
入力信号をVi′、トランジスタQ₂のコレクタ（ト
ランジスタQ₁₀₃とQ₁₀₄の共通エミツタ）での入力
信号をVi₂′、トランジスタQ₁₀₄のベースでの信号
をＶ_E2、入力コンデンサC₁、１番端子から見た入
力インピーダンスをZi、３番端子のコンデンサを
C₃、帰還抵抗R₁₀₁，R₁₀₂とすると、 V₀₂＝Av₀₂（Vi₂′−Ｖ_E2） ………（16）（但し、Av₀₂は、Ampの開放電圧利得を示
し、Av₀₂≫１である。）但し、トランジスタQ₂のベースからコレクタ
への信号伝達でのロス分は、トランジスタQ₂の
エミツタ抵抗γｅ_Q2とトランジスタQ₂のコレク
タ側にエミツタが共通に接続されているトランジ
スタQ₁₀₃とQ₁₀₄各々のエミツタ抵抗γｅ_Q103，γ
ｅ_Q104の並列和との比になり、 γｅ_Q2＝ＫＴ／ｑ・１／Ｉｅ，γｅ_Q103 ＝γｅ_Q104＝ＫＴ／ｑ・１／Ｉｅ／２のため、 γｅ_Q2＝（１／γｅ_Q103＋１／γｅ_Q104）となり、 Vi′＝Vi₂′ ………（17）となる。ここでIeはトランジスタQ₃のエミツタ
に流れる電流を示す。（14），（15），（16），（17）式でここでAv₀₂≫１のため、分母中の１／Av₀₂は
削除し、（18）式も実数部と虚数部にととのえる
と、（18）式より上式の分母、分子に（１−ｊωC₃R₁₀₁）・（１−
ｊωC₁Zi）をかけると V₀₂＝｛１＋ｊωＣ_３（Ｒ_１０１＋Ｒ_１０２）｝・（１−ｊωＣ_３Ｒ_１０１）／１＋ω^２Ｃ_３ ^２・Ｒ_１０１ ^２・ｊω
Ｃ_１Ｚｉ・（１−ｊωＣ_１Ｚｉ）／１＋ω^２Ｃ_１ ^２Ｚｉ^２Vi さらに右辺第１項と第２項を整理するとV₀₂は V₀₂＝ ωＣ_１Ｚｉ／（１＋ω^２Ｃ_３ ^２Ｒ_１０１ ^２）・（１＋ω
^２Ｃ_１ ^２・Ｚｉ^２）・〔ωC₁Zi・｛１＋ω²C₃ ²・R₁₀₁・（R₁₀₁ ＋R₁₀₂）｝−ωC₃R₁₀₂＋ｊ｛１＋ω²C₂ ²・R₁₀₁ ・（R₁₀₁＋R₁₀₂）＋ω²C₁C₂R₁₀₂・Zi｝〕・Vi
………（19）ここでA₂は、（19）式の右辺の実数部と虚数部
の各々２乗の和の平方根になり、位相差θ₁₂は実
数部と虚数部の比になる。故に、 A₂＝ ωＣ_１Ｚｉ／（１＋ω^２Ｃ_３ ^２Ｒ_１０１ ^２）・（１＋ω
^２Ｃ_１ ^２・Ｚｉ^２）・√〔₁・｛１＋² ₃ ²・₁₀₁・（₁₀₁ ＋₁₀₂）｝−₃・₁₀₂〕²＋｛１＋² ₃ ² ₁₀₁ ・（₁₀₁＋₁₀₂）＋² ₁ ₃・₁₀₂・｝^２ θ₁₂＝tan^-1１＋ω^２Ｃ_３ ^２・Ｒ_１０１・（Ｒ_１０１＋Ｒ_１０２）＋ω^２Ｃ_１Ｃ_３Ｒ_１０２・Ｚｉ／ωＣ_１Ｚｉ・｛
１＋ω^２Ｃ_３ ^２・Ｒ_１０１・（Ｒ_１０１＋Ｒ_１０２）｝−ωＣ_３Ｒ_１０ ^２ここで、R₁＝R₁₀₁，R₂＝R₁₀₂，C₂＝C₃のた
め、A₁＝A₂，θ_１＝θ₁₁＝θ₁₂となる。この結果、負荷Ｒ_Lの両端には、増幅器Amp
の出力信号V₀₁と増幅器Ampの出力信号V₀₂の
位相差による歪のない合成出力Ｖ_ORL＝V₀₁−V₀₂
＝2A₁Vsin（ωｔ＋θ）が出力される。従来例における出力端子の合成出力は、Ｖ_ORL
＝V₀₁−V₀₂＝A₁Vsin（ωｔ＋θ_１）＋A₂Vsin（ω
ｔ＋θ_１＋θ₁′）＝2sin（ωｔ＋θ_１＋θ₁′／２）
×cos（θ₁′／２）であり、実施例の回路構成時
においては、合成出力は、Ｖ_ORL＝V₀₁−V₀₂＝
2A₁Vsin（ωｔ＋θ_１）であり、従来例に比して
AmpとAmpでの位相差θ₁′がなくなつてお
り、AmpとAmpの出力信号の位相差によつ
て生じる歪を小さくしている。さらに従来例のご
とく増幅器Ampの入力信号を増幅器Ampよ
り得るための外付抵抗又は外部接続端子数の増加
が不必要である。故に本発明によつて従来技術に
おける増幅器Amp，Ampの出力信号合成時
において位相差に起因する信号の歪みや、外付素
子の増加又は外部接続端子数の増加によるコスト
upが防止できる。次に、第４図に本発明の具体的実施例を示す。
第４図において、Q₁…Q₁₅，Q₁₀₅…Q₁₁₄はトラン
ジスタ、D₁…D₈，D₁₀₃…D₁₀₈はダイオード、R₁…
R₁₃，R₁₀₃…R₁₁₂は抵抗、Ｒ_Lは負荷、C₁…C₃はコ
ンデンサ（但し、C₂＝C₃）I₀，I₀′は定電流源、
は増幅器Amp，Ampの共通の入力端子、
は増幅器Ampの帰還端子、は増幅器Amp
の出力端子、は増幅器Amp，Amp共通の
接地端子、は増幅器Ampの出力端子、は
増幅器Ampの出力端子、は増幅器Amp，
Amp共通の電源端子を示している。ここで、
増幅器Amp，Ampの開放電圧利得を同一に
するには、入力段以降が同一並列接続であるた
め、入力段の電圧利得を一致させるため、R₃／
（γｅ_Q4＋γｅ_Q5）＝R₁₀₃／（γｅ_Q15＋R₁₃）になる
ように、抵抗R₁₃の抵抗値を設定する。ここでγ
ｅ〓₄，γｅ_Q3，γｅ_Q15は、トランジスタQ₁，
Q₅，Q₁₅のエミツタ導通抵抗を表わしている。
尚、図中のAmp，Ampで素子番号下２ケタ
の番号が同一の素子は、同等のトランジスタ、ダ
イオード、抵抗値を示している。又、図中におけ
る波形表示は、位相のみを示している。第４図に
おいては、Amp，Ampの構成が第３図より
も具体的に示されているだけであり、その動作は
前述のとおりである。第４図においても第３図と同様に、同一の入力
端子より、オーデイオ入力信号がトランジスタ
Q₁，Q₂を介して増幅器Amp，Ampに入力し
ているため、増幅器Amp，Ampにおける出
力信号は同等の位相進み分θ_１を有している。故
に、負荷Ｒ_Lの両端には位相差による歪のない合
成出力が出力され、かつ従来例のごとく、Amp
の入力信号をAmpより得るための外付抵抗
又は外部接続端子数の増加が不必要である。故
に、本発明によつて、従来技術における増幅器
Amp，Ampの出力信号合成時において位相
差に起因する信号の歪みや外付素子の増加、又は
外部接続端子数の増加を防止できる。[Formula], Ra≪R ₁ = R ₁₀₁ and can be ignored. Therefore, the combined output signal V ₀₁ of the output signal V 01 of the amplifier Amp and _the output _signal _V ₀₂ of the amplifier Amp is present _at both ends of the load _RL .
₁ ) +A ₂ Vsin (ωt+θ ₁ +θ ₁ ′) = A ₁ V・2sin
(ωt+θ ₁ +θ ₁ ′/2)・cos(θ ₁ ′/2) (Here, the voltage amplification factor A ₁・A ₂ of Amp and Amp is A ₁ = A ₂
) is output. However, the output signal V _OR
_L is compared with the input signal VsinWt due to the phase difference θ ₁ ' of the output signals of the amplifiers AmpI and Amp,
This resulted in a distorted composite signal, which had negative effects such as auditory discomfort. Furthermore, since the carbon film resistors Ra and Rb, which serve as the input path for the amplifier Amp, are external,
In addition to the capacitor, two additional carbon film resistors are required as external elements. Next, another conventional example is shown in FIG. It is also formed in a semiconductor integrated circuit, and the resistors Ra and Rb, which are the input path of the amplifier Amp in FIG. 1, are formed as resistors Ra′ and Rb′ on the same semiconductor substrate as the amplifiers Amp and The intersection of Ra' and Rb' is connected to the No. 8 terminal, one end of the resistor Ra' is connected to the No. 4 terminal, and one end of the resistor Rb' is connected to the No. 6 terminal. The circuit is the same as that shown in FIG. In Fig. 2, as in Fig. 1, the amplifier Amp
Since the input signal of is obtained from the output signal of the amplifier Amp, there is a deterioration in characteristics similar to that in FIG. Furthermore, by forming the resistors Ra' and Rb' on the same semiconductor substrate, the disadvantage of having many external terminals in Figure 1 is improved, but a new terminal No. 8 is required, and the external connection terminal is not connected to the semiconductor substrate. There may be disadvantages when implementing semiconductor integrated circuits as the number increases. As mentioned above, in the conventional BTL configuration circuit, (1) due to the phase difference between the output signals of the amplifiers Amp and Amp, a distorted composite signal is output to both ends of the load R _L , resulting in auditory discomfort; (2) A resistor is required as an external element other than a capacitor, which increases the cost, or (3) When external elements are formed on the same semiconductor substrate, an increase in the number of external connection terminals is required. However, there are problems such as decreased functionality per number of terminals, and increased cost due to increased number of bonding pads. An object of the present invention is to provide a power amplifier with a BTL configuration suitable for a semiconductor integrated circuit without output distortion. According to the present invention, the input terminal is connected to the collector ground.
The base of the PNP transistor is connected, the emitter output of the PNP transistor is applied to the input stage of a negative feedback power amplifier as a common mode amplifier, the collector of the PNP transistor is grounded, and the input terminal is connected to the base of the PNP transistor.
Connect the base of the NPN transistor whose emitter is grounded, apply the collector output of the NPN transistor to the input stage of a negative feedback power amplifier as a negative phase amplifier, and connect the emitter of the NPN transistor to the ground or through a resistor. A power amplifier is obtained in which a load is grounded and connected between an output terminal of an in-phase amplifier and an output terminal of an anti-phase amplifier. Next, the present invention will be explained in more detail with reference to the drawings. Figure 3 shows an embodiment of the present invention, where Amp is an in-phase negative feedback amplifier;
is an anti-phase negative feedback amplifier, the positive phase input terminal (input) of the amplifier Amp is connected to the emitter of PNP transistor Q ₁ , and the collector of PNP transistor Q ₁ is connected to the ground terminal No. 4 terminal of PNP transistor Q _1.
Connect the base to the input terminal No. 1 terminal and resistor R ₃
The other end of the resistor R ₃ is connected to the cathode of the diode D ₁ and the anode of the diode D ₂ , and the cathode of the diode D ₂ is connected to the terminal 4 of the amplifier Amp.
The positive phase input (input) of the diode D ₁ is connected to the anode of the amplifier Amp, and the collector of the NPN transistor Q ₂ is connected to the common emitter of the transistors Q ₁₀₃ and Q ₁₀₄ that constitute the first stage differential amplifier of the amplifier Amp.
Connect the emitter of NPN transistor Q ₂ to terminal 4,
Connect the base of transistor Q ₄ to terminal 1 and resistor R ₃ .
Other than connecting to the intersection of the bases of PNP transistor Q ₁ , the amplifiers Amp and Amp are connected to the power line (connected to terminal 7, which is the power terminal) and the ground line (connected to terminal 4, which is the ground terminal). ) are arranged and connected in parallel.
Here, the No. 1 terminal is the common input terminal of the amplifiers Amp and Amp, and is connected to the input signal source through the capacitor C ₁ , and the No. 2 terminal is the feedback terminal of the amplifier Amp, and is grounded through the capacitor C ₂ . ,
Terminal 3 is a capacitor as the feedback terminal of the amplifier Amp.
It is grounded through C ₃ , and terminal 4 is connected to the amplifier.
It is grounded as a common ground terminal for Amp, Amp, and the 5th terminal is the output terminal of the amplifier Amp. The 6th terminal is the output terminal of the amplifier Amp, and the speaker is used as a load R _L between these 5th and 6th terminals. is connected. Capacitors C ₂ and C ₃ are selected such that C ₂ =C ₃ and serve as bypass capacitors for AC signals. Resistors R ₁ ...R ₄ , R ₁₀₁ , and R ₁₀₂ are resistors formed on the same semiconductor substrate, and R ₁ = R ₁₀₁ and R ₂ = R ₁₀₂ are set. Resistors Rc and Rd are formed on the same semiconductor substrate. The load of each amplifier Amp and the first-stage differential amplifier of Amp is set to the relationship Rc/(γe _Q3 +γe _Q4 )=Rd/γe _Q2 . Note that γe _Q2 , γe _Q3 , and γe _Q4 represent emitter conduction resistances of transistors Q ₂ , Q ₃ , and R ₄ . The waveform display in the figure shows only the phase. To briefly explain the circuit operation in Fig. 3, when an input signal is applied to Amp from the same input terminal, No. 1, it passes through the base and emitter of transistor _Q1 .
A signal in phase with the input signal is applied to the non-inverting input terminal of the Amp. Here, Amp is a negative feedback common mode amplifier with a differential circuit configuration in its input stage, so
A signal in phase with the input signal is output to output terminal No. 6, which is the output of the Amp. Next, for Amp, when an input signal is applied from the first terminal, which is the same input terminal, it passes through the base and collector of the cascade-connected transistor Q ₂ , and then passes through the transistor Q, which is the input stage of the differential circuit configuration of Amp. A signal with the opposite phase to the input signal is applied to the common emitter of _Q103 and _Q104 . Amp here
Since the input stage is a negative feedback anti-phase amplifier having a differential circuit configuration, a signal having an anti-phase with the input signal is output to output terminal No. 5, which is the output terminal of the Amp. In Fig. 3, an audio signal (assumed Vsinωt) is input from the same input terminal No. 1 through transistors Q ₁ and Q ₂ to the amplifier Amp,
Input to Amp. Therefore, the output signals V ₀₁ and V ₀₂ at terminals 5 and 6 are input capacitor C ₁
, the input impedance Zi seen from the No. 1 terminal, and the AC bypass capacitor C ₂ of the feedback terminal,
C ₃ (C ₂ = C ₃ ) and feedback resistor R ₂ , R ₁₀₂ (R ₂ = R ₁₀₂ )
As a result, the output signal containing the equivalent phase advance θ ₁
V ₀₁ = A ₁ Vsin (ωt + θ ₁ ), V ₀₂ = −A ₂ Vsin (ω
t+θ ₁ ) is output. In the Amp shown in Figure 3, the output signal is V ₀₁ , the input signal is Vi = Vsinωt, the input signal at terminal 1 is Vi ′, the input signal at the base of transistor Q ₃ is Vi ₁ ′, and the input signal at the base of transistor Q ₄ is signal of V
_E1 is the input capacitor, C ₁ is the input impedance seen from terminal 1, Zi is the input impedance seen from terminal 2, and the capacitor at terminal 2 is
Assuming C ₂ and feedback resistances R ₁ and R ₂ , V ₀₁ = Av ₀₁ (Vi' ₁ - V _E1 ) ...(10) (However, Av ₀₁ indicates the open circuit voltage gain of Amp, and Av ₀₁ ≫ 1.) From the base to the emitter of transistor Q ₁ The loss in signal transmission is the ratio of the emitter resistance of transistor Q ₁ to the impedance Z _Q3 when looking at the base side of transistor Q ₃ , and Z _Q3 ≫γe _Q1
Therefore, Vi=Vi ₁ ′ (11). From equations (8), (9), (10), and (11), Here, since Av ₀₁ ≫ 1, 1/Av ₀₁ in the denominator
By deleting and converting equation (12) into real and imaginary parts, we get from equation (12) In the numerator and denominator of the above formula, (1-jωC ₂ R ₁ )・(1-
jωC ₁ Zi), V ₀₁ = {1+jωC ₂ (R ₁ + R ₂ )}・(1−jωC ₂ R ₄ )/1+ω ² C ₂ ²・R ₁ ²・jωC ₁ Zi・(1−jωC ₁ Zi)/1+ω ² C ₁ ² Zi ²・Vi Further rearranging the first and second terms on the right side, V ₀₁
is, V ₀₁ = ωC ₁ Zi/(1+ω ² C ₂ ²・R ₁ ² )・(1+ω ² C ₁ ²・Zi ² ) ・[ωC ₁ Zi・{1+ω ² C ₂ ²・R ₁・(R ₁ +R ₂ )} −ωC ₂ R ₂ +j{1+ω ² C ₂ ²・R ₁・(R ₁ +R ₂ ) +ω ² C ₁ C ₂ R ₂ Zi}]・Vi ... (13) Here, A ₁ is the square root of the sum of the squares of the real part and imaginary part on the right side of equation (13). Further, the phase difference θ ₁₁ is the ratio of the real part and the imaginary part. Therefore, Next, in the Amp shown in Figure 3, the output signal
V ₀₂ , input signal Vi = Vsinωt, input signal at terminal 1 is Vi ′, input signal at the collector of transistor Q ₂ (common emitter of transistors Q ₁₀₃ and Q ₁₀₄ ) is Vi ₂ ′, at the base of transistor Q ₁₀₄ . The signal is V _E2 , the input capacitor C ₁ is the input impedance seen from terminal 1, Zi is the capacitor at terminal 3
Assuming C ₃ , feedback resistors R ₁₀₁ and R ₁₀₂ , V ₀₂ = Av ₀₂ (Vi ₂ '-V _E2 ) ...... (16) (However, Av ₀₂ indicates the open circuit voltage gain of Amp, and Av ₀₂ ≫ 1.) However, from the base of transistor Q ₂ The loss in signal transmission to the collector is the emitter resistance γe _Q2 of the transistor Q ₂ and the emitter resistance _γe Q103 , γ of each of the transistors Q ₁₀₃ and Q ₁₀₄ whose emitters are commonly connected to the collector side of the transistor _{Q 2} .
Since γe _Q2 = KT/q・1 _/ Ie, γe _Q103 = γe _Q104 = KT/q・1/Ie/2, γe _Q2 = (1/γe _Q103 +1/ γe _Q104 ), and Vi′=Vi ₂ ′ (17). Here, Ie indicates the current flowing through the emitter of transistor _Q3 . In equations (14), (15), (16), and (17), Here, since Av ₀₂ ≫ 1, 1/Av ₀₂ in the denominator is deleted, and formula (18) is also divided into real and imaginary parts. From formula (18), In the denominator and numerator of the above formula, (1-jωC ₃ R ₁₀₁ )・(1-
V ₀₂ = {1+jωC ₃ (R ₁₀₁ + R ₁₀₂ )}・(1−jωC ₃ R ₁₀₁ )/1+ ^{ω 2} _C ₃ ²・R ₁₀₁ ²・jω
C ₁ Zi・(1−jωC ₁ Zi)/1+ω ² C ₁ ² Zi ² Vi Further, rearranging the first and second terms on the right side, V ₀₂ becomes V ₀₂ = ωC ₁ Zi/(1+ω ² C ₃ ² R ₁₀₁ ² )・(1+ω
² C ₁ ²・Zi ² ) ・[ωC ₁ Zi・{1+ω ² C ₃ ²・R ₁₀₁・(R ₁₀₁ +R ₁₀₂ )}−ωC ₃ R ₁₀₂ +j{1+ω ² C ₂ ²・R ₁₀₁・(R ₁₀₁ ＋R ₁₀₂ )＋ω ² C ₁ C ₂ R ₁₀₂・Zi}〕・Vi
......(19) Here, A ₂ is the square root of the sum of the squares of the real and imaginary parts on the right side of equation (19), and the phase difference θ ₁₂ is the ratio of the real and imaginary parts. Therefore, A ₂ = ωC ₁ Zi/(1+ω ² C ₃ ² R ₁₀₁ ² )・(1+ω
² C ₁ ²・Zi ² ) ・√[ ₁・{1+ ² ₃ ²・₁₀₁・( ₁₀₁ + ₁₀₂ )} − ₃・₁₀₂ ] ² + {1+ ² ₃ ² ₁₀₁・( ₁₀₁ + ₁₀₂ ) + ² ₁ ₃・₁₀₂・} ² θ ₁₂ =tan ^-1 1+ω ² C ₃ ²・R ₁₀₁・(R ₁₀₁ +R ₁₀₂ )+ω ² C ₁ C ₃ R ₁₀₂・Zi/ωC ₁ Zi・{
1+ω ² C ₃ ²・R ₁₀₁・(R ₁₀₁ +R ₁₀₂ )}−ωC ₃ R ₁₀ ^2Here , since R ₁ = R ₁₀₁ , R ₂ = R ₁₀₂ , C ₂ = C ₃ , A ₁ = A ₂ , θ ₁ = θ ₁₁ = θ ₁₂ . As a result, the _amplifier Amp
Synthetic output without distortion due to the phase difference between the output signal V ₀₁ of the amplifier Amp and the output signal V ₀₂ of the amplifier Amp V _ORL = V ₀₁ −V ₀₂
=2A ₁ Vsin (ωt+θ) is output. The composite output of the output terminal in the conventional example is V _ORL
=V ₀₁ −V ₀₂ =A ₁ Vsin(ωt+θ ₁ )+A ₂ Vsin(ω
t+θ ₁ +θ ₁ ′)=2sin(ωt+θ ₁ +θ ₁ ′/2)
×cos(θ ₁ ′/2), and in the circuit configuration of the embodiment, the combined output is V _ORL =V ₀₁ −V ₀₂ =
2A ₁ Vsin (ωt+θ ₁ ), compared to the conventional example.
The phase difference θ ₁ ' between the Amp and the Amp is eliminated, and the distortion caused by the phase difference between the output signals of the Amp and the Amp is reduced. Further, unlike the conventional example, there is no need to increase the number of external resistors or external connection terminals for obtaining the input signal of the amplifier Amp from the amplifier Amp. Therefore, the present invention eliminates signal distortion caused by the phase difference when synthesizing the output signals of the amplifiers Amp and Amp in the prior art, and costs due to an increase in the number of external elements or the number of external connection terminals.
Up can be prevented. Next, FIG. 4 shows a specific embodiment of the present invention.
In Fig. 4, _Q1 ... _Q15 , _Q105 ... _Q114 are transistors, _D1 ... _D8 , _D103 ... _D108 are diodes, _R1 ...
R ₁₃ , R ₁₀₃ ... R ₁₁₂ are resistors, R _L is load, C ₁ ... C ₃ are capacitors (C ₂ = C ₃ ), I ₀ , I ₀ ' are constant current sources,
is the common input terminal of amplifier Amp, Amp,
is the feedback terminal of the amplifier Amp, is the amplifier Amp
output terminal, is the amplifier Amp, Amp common ground terminal, is the output terminal of the amplifier Amp, is the output terminal of the amplifier Amp, is the amplifier Amp,
Shows the common power supply terminal for the amplifier. here,
In order to make the open circuit voltage gains of the amplifiers Amp and Amp the same, the input stage and subsequent stages are connected in parallel, so in order to match the voltage gains of the input stages, R ₃ /
The resistance value of the resistor R ₁₃ is set so that (γe _Q4 + γe _Q5 )=R ₁₀₃ /(γe _Q15 + R ₁₃ ). Here γ
e〓 ₄ , γe _Q3 , γe _Q15 are transistors Q ₁ ,
It represents the emitter conduction resistance of Q ₅ and Q ₁₅ .
Note that the elements with the same last two digits of the element number in Amp and Amp in the figure indicate equivalent transistors, diodes, and resistance values. Moreover, the waveform display in the figure shows only the phase. In FIG. 4, the structure of Amp and Amp is only shown more specifically than in FIG. 3, and its operation is as described above. In Fig. 4, as in Fig. 3, the audio input signal is connected to the transistor from the same input terminal.
Since the signals are input to the amplifiers Amp and Amp via Q ₁ and Q ₂ , the output signals from the amplifiers Amp and Amp have the same phase lead θ ₁ . Therefore, a combined output without distortion due to phase difference is output to both ends of the load R _L , and as in the conventional example, the Amp
It is unnecessary to increase the number of external resistors or external connection terminals to obtain the input signal from the amplifier. Therefore, according to the present invention, the amplifier in the prior art
When combining the output signals of the amplifiers, it is possible to prevent signal distortion caused by phase differences, an increase in the number of external elements, or an increase in the number of external connection terminals.

[Brief explanation of the drawing]

第１図、第２図はそれぞれ従来例を示すブロツ
ク図、第３図および第４図は本発明の一実施例を
示すブロツク図および回路図である。Ampは
正相の負帰還増幅器、Ampは逆相の負帰還増
幅器、は入力端子、は帰還端子、は帰還端
子、は接地端子、，は出力端子、は電源
端子、Q₁…Q₁₅，Q₁₀₄…Q₁₁₄はトランジスタ、D₁
…D₈，D₁₀₃…D₁₀₈はダイオード、R₁…R₁₂，R₁₀₃
…R₁₁₂は抵抗、Ｒ_Lは負荷、I₀，I₀′は定電流源、
図中における波形表示は位相のみを示している。 1 and 2 are block diagrams showing a conventional example, and FIGS. 3 and 4 are a block diagram and a circuit diagram showing an embodiment of the present invention, respectively. Amp is a positive-phase negative feedback amplifier, Amp is a negative-phase negative feedback amplifier, is the input terminal, is the feedback terminal, is the feedback terminal, is the ground terminal, , is the output terminal, is the power supply terminal, Q ₁ ...Q ₁₅ , Q ₁₀₄ ...Q ₁₁₄ is a transistor, D ₁
…D ₈ , D ₁₀₃ …D ₁₀₈ is a diode, R ₁ …R ₁₂ , R ₁₀₃
...R ₁₁₂ is a resistance, R _L is a load, I ₀ , I ₀ ' are constant current sources,
The waveform display in the figure shows only the phase.

Claims

[Claims]

1 A non-inverting input terminal of a negative feedback power amplifier as a common-mode amplifier whose input terminal is connected to the base of a first transistor whose collector is common, and whose input circuit is composed of a differential amplifier circuit. , the inverting input terminal of the amplifier is connected to the output terminal of the amplifier via a feedback circuit, the collector of the first transistor is grounded, and the base of a second transistor whose emitter is grounded is connected to the input terminal. and the collector of the second transistor is connected to a common emitter of a differential amplifier circuit of a negative feedback power amplifier as an anti-phase amplifier whose input circuit is constituted by a differential amplifier circuit, and
The emitter of the transistor is grounded or grounded via a resistor, a bias voltage is applied to the non-inverting input terminal of the amplifier, the inverting input terminal is connected to the output terminal of the amplifier via a feedback circuit, and the first and second A power amplifier characterized in that a base of a transistor is connected to a bias circuit via a resistor, and a load is connected between an output terminal of the in-phase amplifier and an output terminal of the anti-phase amplifier.