JPS62188981A - 実部品を用いる論理装置シミユレ−シヨン方法 - Google Patents

実部品を用いる論理装置シミユレ−シヨン方法

Info

Publication number
JPS62188981A
JPS62188981A JP61029904A JP2990486A JPS62188981A JP S62188981 A JPS62188981 A JP S62188981A JP 61029904 A JP61029904 A JP 61029904A JP 2990486 A JP2990486 A JP 2990486A JP S62188981 A JPS62188981 A JP S62188981A
Authority
JP
Japan
Prior art keywords
real
simulation
data
component mounting
lsi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61029904A
Other languages
English (en)
Inventor
Kimio Oe
大江 公夫
Nobutaka Amano
天野 亘孝
Takashige Kubo
久保 隆重
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP61029904A priority Critical patent/JPS62188981A/ja
Publication of JPS62188981A publication Critical patent/JPS62188981A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、論理装置(例えばプリント板ユニットfx、
、!l(Dコンピュータによるシミュレーションに関し
、特に、内部論理が不明な部品(例えば市販LSIなど
)を含む論理装置の論理シミュレーション及び故障シミ
ュレーションに関する。論理シミュレーションは設計の
検証などにとって、また、故障シミュレーションはテス
トデータの作成にとってほとんど不可欠のツールである
〔従来の技術〕
一般に、自社で設計したもの以外は%LSI等の論理部
品の内部論理は不明なことが多い。内部論理が不明な部
品を含む論理装置のコンピュータによるシミュレーショ
ンを行う方法の一つは、そユレートするソフトウェアモ
デルを用いることである。内部論理が不明のLSIでも
、入力に対す般に可能である。しかし、実際には、ソフ
トウェアモデルの作成は、動作記述言語の開発を含む高
度の知識と熟練と時間を要する非常に困難な作業であり
、更に、得られたソフトウェアモデルの挙動が果たして
実際のLSIのそれと完全に一致するかどうかのチェッ
クにも、莫大な工数を必要とする。
これに代る方法は、内部論理が不明の部品について実際
の部品を使うことである。例えば論理シミュレーション
ヲ行つコンピュータシステムニ。
I10接続装置を通して実際の部品を接続する。
論理シミュレーションの過程で実際の部品の入力ビンに
あたる部分に変化が生じたときには、実際の部品をサブ
ルーチンの様に呼び出し、その実際の部品の出力をソフ
トウェア論理シミュレータに引渡すことによシ、内部論
理の不明な論理部品を含む論理装置の論理シミュレーシ
ョンが行われる。
実際の部品を使って論理シミュレーションを行う装置と
しては、既に市販されている1)aisy社のPiII
I(Xシステムや、■alid Logic社のRea
lchip システムガどかある。また、特開昭56−
2046号公報には、プリント板ユニットの診断用テス
トデータを作成するための一種の論理シミュレーション
である故障シミュレーションにおいて、内部論理が不明
の部品に実際の部品を使用する方法が記載されており、
この方法では、ソフトウェア故障シミュレータと、実際
の部品からなるエミュレータとが設けられて、その入力
と出力を互に補充し合うように動作し、テストデータの
作成を可能にしている。
〔発明が解決しようとする問題点〕
実際の部品(以下実部品というンを用いて論理シミュレ
ーション又ハ故障シミュレーションヲ行う場合、対象と
なる論理装置が変われば、シミュレーションに必要な実
部品も変わる。そのたびに。
ソフトウェア論理シミュレータ又はソフトウェア蔚1倍
、・ノタユl/ −A−A:栄蔗島ちヂ11田手入膿1
7r殊昭手すべき、実部品の実部品保持装置上における
位置や種類などを示す情報を与え直す必要があり、これ
が繁雑である。これが第1の問題点である。
また、ソフトウェア論理シミュレータ又はソフトウェア
故障シミュレータの実行と実部品の動作とのタイミング
を考慮する必要がある。特に。
MOS)ランジスタなどを用いたダイナミック回路を含
む実部品は、相次ぐ入力データがある許容最大間隔よシ
短い時間間隔で印加されなければ、内部状態が維持でき
ず、その結果、正常な出力が保障され々い。一般に、ソ
フトウェア論理シミュV−夕又はソフトウェア故障シミ
ュレータが実部品への相次ぐ入力データを発生する間隔
は、前記の許容最大間隔よシ格段に大きい。そこで、シ
ミュレーションの当初からの実部品入力データをすべて
履歴データとして記録しておき、新しい実部品入力デー
タが発生されるたびに、この戊辰データと新入力データ
の全体を、適当な時間間隔で実部品に印加するという方
法がとられる。しかし。
fk陪シミュレーションでけ、正常装置に加乗て。
多様な型の故障状態にある故障装置のシミュレーション
も行われるため、正常装置と各種故障装置のそれぞれに
対する履歴データが必要になる。したがって、記録すべ
き履歴データの量、すなわち題歴メモリの所要容量が犬
きくなシ、多数のテストデータを作成する場合には、莫
大なものとなる。
また、長い履歴データを毎回処理しなければならない実
部品の応答は遅くなり、その結果、テストデータの作成
に要する時間が長引く。これが第2の問題点である。
更に、故障シミュレーションにおいては、論理装置への
一組の人力データに対して、実部品は。
正常及び各種故障状態にあるそれぞれの装置に対応する
多数組のデータを、ソフトウェア故障シミュレータに引
渡さねばならない。そこで、これらのデータのCPUへ
の転送を能率よく行うことが望まれる。これが第3の問
題点である。
〔問題点を解決するための手段〕
前記第1の問題点を解決するために、第1の発明ハ、シ
ミュレーションの実行に先立ち、実部品の識別情報を読
取るステップと、読取った識別情報を用いて実部品の呼
出しに必要な情報(実部品の搭載位置等)を作成するス
テップを備える。
また、前記第2の問題点を解決するために、第2の発明
は、実部品リセットフェーズにおいて実部品にリセット
信号を供給するステップと、このリセット信号に応じて
履歴データを消去するステップとを備える。
更に、前記第3の問題点を解決するために、第3の発明
は、実部品からの一連の出力データを実部品搭載装置内
に一旦蓄積するステップと、全出力データが蓄積された
後にそれらの蓄積された出力データを一括してCPUに
転送するステップを備える。
〔作用〕
第1の発明によれば、ソフトウェア論理シミュレータ又
はソフトウェア故障シミュレータカ、変更された実部品
についてその呼出しに必要な情報を自動的に生成し、そ
して、シミュレーションの過程でそれを用いて所要実部
品を呼出すことになる。したがって、実部品の変更に伴
なう繁雑な作業が除かれる。
また、第2の発明によれば;履歴データは不要になった
都度消去され、実部品は必要最小限の入力データのみを
処理する。したがって、履歴メモリの所要容量は減−少
し、短期間内に実部品の出力データが得られる。
更に、第3の発明によれば、一つのテストパターンに対
応する実部品からの全出力データが、一括して実部品搭
載装置からCPUに転送される。
したがって、実部品搭載装置からCPUへのデータ転送
の能率が向上する。
〔実施例〕
第1図は、本発明が実施されるコンピュータシステムの
一例ヲ示ス。コンピュータシステム11は、CPU12
、メモリ(MEM)13及び任意の数のI10チャンネ
ル14.14’からなシ、これらはデータバス15に接
続されている。コンピュータシステム11id、I10
チャン:+ルo一つ14及びインタフェース16を通し
て実部品搭載装置17に接続する。コンピュータシステ
ム11は従来のソフトウェア論理シミュレーションが可
能なものである。実部品搭載装置17は、コンピュータ
システム11上のソフトウェア論理シミュレータよりI
10チャンネル14を通して1つのサブルーチンのよう
に呼び出され、CPU12より入力データを受信し、出
力データをCPU12へ送出する。
第2図は、第1図における実部品搭載装置17の一例の
構成図である。第1図と同じ部分については同一符号を
用いている。CPU12よシエ10チャンネル14及び
インタフェース16を通して実部品搭載装置17に送ら
れる入力データ及びLSI選択データは、データレジス
タ21及びLSI選択レジスタ22に一時記録される。
実部品搭載装置17は複数の実部品搭載サブモジュール
231〜23.を含み、それぞれが各種のLSIを保持
し、それらを入力データに応答して動作させることがで
きる。これらのサブモジュールは、LSI選択レジスタ
22からの選択信号241〜24、によす選択される。
サブモジュール23には入力ラッチ32と出力ラッチ3
5が設けられ、これらは実部品搭載アダプタ33を介し
て搭載LSI340入出力端子に接続される。履歴メモ
リ31には、CPUI2よシ送出された過去の入力デー
タ(1〜n)37が記録される。CPU12よシ新しい
入力データ(n+1)が送出されてきた場合、実部品コ
ントローラ36は、履歴メモリ31にこの入力データ(
n+1)を追加し、最初のデータ(1)から順に最後の
データ(n+1 )までを、入力ラッチ32を通してL
SI34に入力する。LSI34の出力が安定した一定
時間後、実部品コントローラ36は、LSI34の出力
を出力ラッチ35にラッチし、データレジスタ21(第
2図)を通して、入力データ(n+1 )に対する出力
データとしてCPU12に送出する。
第4図は、第3図における実部品搭載アダプタ33の一
例の構成図である。実際の部品であるLSI34は、そ
の入出力ピンをアダプタのピン41にはんだ付は等で結
線することによシ、実部品搭載アダプタ33に固着され
る。実部品搭載アダプタ33は、また、それに搭載され
た実部品の識別コード(以下部品IDという)を発生す
る部品ID発生器44を持つ。部品IDは、電源線42
と部品ID出力ピン43の間をディップスイッチ、ジャ
ンパ線等で選択的に結線することによシ形成される。C
PU12は、ピ/43を読取ることによシ、実部品搭載
装置17の任意の位置のLSIの種類を識別することが
可能である。実部品搭載アダプタ33は、実部品搭載サ
ブモジュール23の所定の位置に、取外し可能な適宜の
態様で取付けられる。異なる論理装置の論理シミュレー
ションを行う場合は、実部品搭載サブモジュール23上
の実部品搭載アダプタ33を交換することによシ、内部
論理の不明な任意のLSIを含む論理装置の論理シミュ
レーションが可能である。
次に、部品IDを利用して行われる論理シミュレーショ
ンの過程の詳細を、第1図〜第8図を用いて詳細に説明
する。
まず、論理シミュレーションの対象となる論理装置中の
LSIの内、内部論理の不明なLSIについては、実部
品搭載装置17上でシミュレーションを行うため、その
LSIの外部仕様をよく理解した上で、そのLSIが搭
載された実部品搭載アダプタ33を実部品搭載サブモジ
ュール23に取付け、その諸ピンが入力ラッチ32及び
出力ラッチ35に正しく接続されるようにする。
次に、実部品搭載アダプタ33上に用意したLSIの搭
載位置その他の情報からなる実に部品管理テーブルを生
成するために、実部品管理プログラムを実行する。
第5図は、実部品管理プログラムの実行に関連するシス
テム構成を模式的に示す。コンピュータシステム11上
で走行する実部品管理プログラム51は、実部品管理テ
ーブル52を生成するために、補助メモリ53中に予め
用意された実部品ライブラリ541〜543を参照する
。実部品管理テーブル52は、各実部品搭載サブモジュ
ール231〜23.上の実部品搭載アダプタ(第4図)
に搭載された各LSIについて、その種類、ピン配列、
搭載位置(実部品搭載サブモジュールのアドレスンなど
を示す情報を含み、論理シミュレーションの過程で実部
品を使用する時に参照される。
実部品2イブラリ541〜54.は、各種のLSIにつ
いて、その部品IDの他に、種類、ピン配列。
ディレィ特性などの、実部品管理テーブル52の生成に
必要な情報を保持し、部品IDを用いて検図のフローチ
ャートを使用して詳細に説明する。
(1)実部品管理プログラム51は、実部品搭載サブモ
ジュール231〜231の一つを選択する(60)。
(2)実部品管理プログラム51は、実部品搭載装置1
7上のステップ(1)で選択された実部品搭載アダプタ
から1部品IDを読み出す(61)。
(3)ステップ(2)で読出された部品IDを用いて実
部品ライブラリ541〜54.、を参照し、搭載されて
いるLSIに関する情報を読出す。
(62)。
(4)ステップ(3)で読出された情報から、当該LS
Iに対する実部品管理テーブル52のエントリを生成す
る(61)。
(5)上記ステップ(1)〜(4)を、実部品搭載装置
17中に用意された全LSIについて繰返す(64ン 
実部品搭載装置17上の搭載LSIを変更したときに、
上記の実部品管理プログラム51を実行して、実部品管
理テーブル52を生成することによシ、ソフトウェア論
理シミュレータは、これを参照して、利用可能なLSI
が実部品搭載装置17中の実部品搭載サブモジュール2
31〜231のどれに搭載されているかを認識すること
が可能である。これらの準備がすべて完了すると、論理
シミュレーションが開始できるようになる。
以下、ソフトウェア論理シミュレータと実部品搭載装置
17との動作の関係を、第7図及び第8図のフローチャ
ートを中心に詳細に説明する。まず、第7図を参照する
(1)ソフトウェア論理シミュレータは、全論理回路の
初期設定を行う。シミュレートョ/に使用される実部品
搭載装置17上の部品のLSIについても、必要な場合
は適当な信号を送シ、初期設定を行う(70)。
(2)次に、従来同様にソフトウェアによる論理シミュ
レーション対象う。ソフトウェア論理シミュレータは、
先ず、信号の変化(イベント)を取シ出す(71)。
(3)信号の変化(イベント)の部位が実部品搭載装置
17上で実部品によってシミュレートされるLSIの入
力ピンに相当しない場合は(72)、ソフトウェアモデ
ルによる出力データの生成が行われる(73)。
(4)しかし、信号の変化の部位が実部品搭載装置17
上で実部品によシミュレートされるLSIの入力ピンに
相当する場合は(72)、ソフトウェア論理シミュレー
タは、実部品搭載装置17に送出する入力ビンデータを
生成するとともに、使用すべきLSIが搭載された実部
品搭載サブモジュール23を選択するためのデータを、
実部品管理テーブル52を参照して入手する(76)。
(5)ソフトウェア論理シミュレータは、実部品搭載装
置17を一つのサブルーチンのように呼び出し、入力ピ
ンデータ及び搭載LSIを選択するためのデータを実部
品搭載装置17に送出する(77)。
次に1選択された実部品のLSIを用いて、ソフトウェ
ア論理シミュレータに返すべき出力データが生成される
(78)。この処理の詳細を以下に第8図を参照して説
明する。
(6)実部品搭載装置17に引渡された入力ピンデータ
及びLSI選択データは、それぞれデータレジスタ21
およびLSI選択レジスタ22に一時記録される。デー
タレジスタ21に記録された人力ピンデータは、更に、
LSI選択レジスタ22によって選択された目的の実部
品搭載サブモジュール23に転送される(80)。
(7)データレジスタ21から転送された入力ピンデー
タは、実部品搭載サブモジュール23の履歴メモリ31
中の履歴データ37の末尾に追加される(81)。
(8)実部品コントローラ36は、履歴メモリ31内の
最初の入力データの組を読出す(82)。
(9)読出されたデータは入力ラッチ32を通シテLS
I34に入力される(83)。
(lO)上記(8)〜(9)を履歴メモリ31に入力デ
ータがなくなるまで繰返しく84)、履歴メモリ31中
の最後のデータ、すなわち新入力ピンデータがLSI3
4に入力された後、実部品コントローラ36は、LSI
34の出力を出力ラッテ35に記録し、次いで、それを
ソフトウェア論理シミュレータに送出する(85ン。
(11)第7図に戻って、ソフトウェア論理シミュレー
タは、実部品搭載装置17からのデータをシミュレーシ
ョン対象LSIの出力データとして受取シ、イベント登
録を行う(74)。
(12)ソフトウェア論理シミュレータは、上記(2)
〜(11)をシミュレーションの完了まで繰返す(75
)。
以上のように、部品IDを読取ることによシ実部品管理
テーブルが自動的に生成され、ソフトウェア論理シミュ
レータは、実部品管理テーブルを参照して、所要実部品
を選択し、それを用いて論理シミュレーションを行うこ
とができる。この方法は、次に述べる故障シミュレーシ
ョンにおいても用いることができる。
次に、履歴メモリのクリアと出力バッファの使用を含む
故障シミ、ニレ−ジョンを説明する。第1図及び第2図
に示したシステムの基本構成は、変更を要しない。第9
図は、故障シミュレーション用に変更された実部品搭載
サブモジュール23′の一例を示す。第3図におけるの
と同じ符号は、基本的に同等なコンポーネントを示す。
第3図からの主な違いは、LSI34のリセット端子の
電気的状態を調べてリセット処理中か否かを監視するた
めのリセット端子監視回路38と、LSI34の出力を
蓄積してCPU12に一括転送するための出力バッファ
39が設けられた点である。
また、履歴メモリ31は、正常な論理装置と各種の型の
故障を持つ論理装置のそれぞれに対する履歴データ37
.〜37pを保持する。
故障シミュレーションを開始するまでの準備手続は、基
本的には前述の論理シミュレーションの場合と同様であ
わ、然るべき方法で実部品管理テーブルが用意される。
前述の部品IDを使用する方法が用いられてもよい。
第10図は、故障シミュレーションの過程の全体を略示
するフローチャートである。
(1)ソフトウェア故障シミュレータは、全論理回路の
初期設定を行う。シミュレーションに使用される実部品
搭載装置17上の実部品のLSIについても、リセット
パターン等の適当な信号を送って初期設定を行う(10
1)。
(2)次に、一つのテストパターン(対象となる論理装
置1例えばプリント板ユニットの、プライマリ入カパタ
ーンンを設定する(102)。テストパターンは、予め
人手又はコンピュータによシ作成されている。
(3)読いて、故障シミュレーションが実行されて、テ
ストパターンに対する各部品の応答が正常装置及び各種
故障装置についてシミュレートされる(103)。故障
シミュレーションの過程において、ソフトウェアモデル
が用意されている部品に対しては、そのソフトウェアモ
デルが使用される。しかし、実部品搭載装置17上のL
SI34の入力ピンに相当する部位の信号がシミュレー
ションの対象とする正常装置又は故障装置において変化
したときには、ソフトウェア故障シミュレータは、実部
品搭載装置17を一つのサブルーチンのように呼出す(
104)。
まず、所要LSIが搭載されている実部品搭載サブモジ
ュール23′を指定する選択データと、正常装置及び各
種故障装置における当該LSIの入力ピンデータが、実
部品搭載装置17に送られる(1041)。実部品搭載
装置17は、指定された実部品搭載サブモジュール23
′に入力ピンデータを転送して、それを起動し、その結
果、LSI34が駆動さhる(1042)。LSI34
の出力(正画装置及び各種故障装置に対する各出力)は
、出力バッファ39に蓄積された後、一括してCPUに
転送されて、ソフトウェア故障シミュレータに引渡され
る(1043)。
(4)ここで、LSI出力データを含む回路状態が安定
しない場合−すなわち、対象装置全体のどこかで信号が
変化を続ける状態であれば、安定状態が得られるまで、
ステップ(3)及び(4)が繰返される(105)。
(5)安定状態が得られれば、テストパターン並びに正
常装置及び各種故障装置に対するそれぞれのプライマリ
出力(例えばプリント板ユニットのプライマリ出力)、
更にモニタ用ピンの信号値などからなる1組のテストデ
ータを編成して、記録する(106)。
(6)ことで、対象論理装置に対する故障診断率を調べ
、それがユーザの要求する程度に達していれば終了する
(107)。
カマ (7)故障診断率〜所望値に達しない場合、実LSIに
よるシミュレーションがリセットフェーズにあるか否か
が調べられる。(108)。シミュレーション用のLS
Iは、 故11mシミュレーションの全過程を通じて連
続した動作状態にあるわけではなく、シばしば、リセッ
ト状態からの再起動をシミュレートする。そのだめのリ
セットフェーズに達すれば、それ以前の履歴データは必
ずしも必要ではないことになる。そこで、実LSIがリ
セットフェーズに達していれば、リセットパターンを該
当する実部品搭載サブモジュール宛てに送出しく109
)、後述のように、故障シミュレーションの正常装置に
対する過程を通じて、実LSIのリセットに加えて、そ
の実部品搭載サブモジ、ニール中の履歴メモリ31をク
リアする。
(8)リセットフェーズになければ、他のテストパター
ンについてステップ(2)以下が繰返される。
実部品搭載装置17における処理(前記1041〜10
43)の詳細は、第11図に示されている。
(1)実部品搭載装置17に引渡された入力ピンデータ
及び選択データは、それぞれデータレジスタ21及びL
SI選択レジスタ22(第2図)に一時記録される。次
いで、指定された実部品搭載サブモジュールがLSI選
択レジスタ22の内容に従って選択され(,115)、
そこにデータレジスタ21の内容が転送されて、正常装
置及び各種故障装置のだめの履歴データ37.〜37.
に追加される(112)。
(2)まず、曖歴メモリ31から正常装置に対する履歴
データが順次読出されて、入力ラッチ32を経てLSI
34の入力ピンに印加される(113)。
(3)最後の履歴データ、すなわち新入力ピンデータの
印加後、そのLSIに適した遅延時間が経過した時点で
、出力ピンデータが出力ラッチ35にラッチされ(11
4)、次いで、出力バッファ39に書込まれる(115
)。
(4)ここで、リセット処理に関するチェックが行\わ
れる。前述のように、リセットフェーズにおいては、故
障シミュレーション過程においてリセットパターンがプ
ライマリ入力として供給され。
その結果、実LSIのリセット端子にはリセット信号が
印加される。リセット端子監視回路38(第9図)は、
リセット端子の電圧をテストして、リセット処理が進行
中か、リセット処理がちょうど完了したのか、あるいは
それらのいずれでもないのかを判定する(116,11
7)。
(5)前記テストの結果、リセット処理中の場合は他の
処理はスキップされる。リセット処理がちょうど完了し
たときであれば、履歴メモリ31はクリアされ、以前の
履歴データは消滅する(118)。
(6ン前記のいずれでもない場合、すなわち通常状態に
おいては、各種の故障装置のための出力データの生成が
、引続いて行われる。まず、ある故障装置に対する履歴
データが順次読出されて、入力ラッチ32を経てLSI
34に印加され(119)、最終出力は、出力ラッチ3
5を経て、出力バッファ39に格納される(120,1
21)。これらの処理は、すべての故障装置に対して繰
返される(122)。
(7)すべての故障装置に対する出力ピンデータが採取
されたならば、出力バッファ39の内容、すなわちある
フェーズにおける正常装置と各種故障装置のだめの当該
実LSIの全応答が、I10チャンネル14を通ってC
PU12に送出され。
ソフトウェア故障シミュレータに引渡される(123)
以上のように、リセットフェーズに到達するたびに積層
メモリがクリアされるから、履歴メモリの所要容量が大
幅に節減されるとともに、実部品の応答の遅れが防止さ
れる。また、実部品の出力は、全部が揃った時点で出力
バッファからCPUに一括転送されるから、実部品から
ソフトウェアシミュレータへのデータの引渡しの能率が
著しく向上する。
第3図及び第9図において、各実部品搭載サブモジュー
ルに履歴メモリと実部品コントローラを設ける代シに、
共用履歴メモリ及び/又は共通実部品コントローラを設
けてもよい。
〔発明の効果〕
第1発明によれば、使用される実部品の変更に際して実
部品管理情報が自動的に作成されるから。
繁雑な作業とそれに伴って起こシ勝ちなエラーが排除さ
れる。また、第2発明によれば、履歴メモリの所要容量
とシミュレーション用実部品の応答時間が大幅に減少す
る。更に、第3発明によれば、実部品搭載装置からコン
ピュータへのデータ転送の能率が改善される。これらの
結果、内部論理の不明な部品について実部品を使う論理
シミュレーション又は故障シミュレーションの能率が向
上し、その実用的価値が大いに高められて、設計の検証
やテストデータの作成が容易になる。
【図面の簡単な説明】
第1図は本発明が適用されるハードウェアシステムのブ
ロックダイヤグラム、第2図は第1図における実部品搭
載装置のブロックダイヤグラム。 第3図は第2図における実部品搭載サブモジュールのブ
ロックダイヤグラム、第4図は第3図における実部品搭
載アダプタの概要図、第5図は実部品管理テーブルの生
成のだめのシステム構成を示すブロックダイヤグラム、
第6図は実部品管理テーブルの作成過程のフローチャー
ト、第7図は論理シミュレーションの過程のフローチャ
ート、第8図は第7図において実部品を使用する部分の
フローチャート、第9図は故障シミュレーション用の実
部品搭載サブモジュールのブロックダイヤグラム、第1
0図は故障シミュレーションの過程のフローチャート、
第11図は第10−において実部品を使用する部分のフ
ローチャートである。 11・・・コンピュータシステム、17・・・実部品搭
載装置、23・・・実部品搭載サブモジュール、34・
・・実部品としてのLSI、52・・・実部品管理テー
ブル、60〜64・・・部品ID(識別情報)を用いた
実データを出力バッファに蓄積するステップ、123・
・・出力バッファからCPUへの転送ステップ。

Claims (1)

  1. 【特許請求の範囲】 1、少なくとも1個の実部品を保持する実部品搭載装置
    が接続されたコンピュータ上で前記実部品を必要に応じ
    て呼出してシミュレーション処理の一部を分担させつつ
    遂行される論理装置のシミュレーションにおいて、シミ
    ュレーションの実行に先立つて、前記実部品搭載装置か
    らそこに保持された実部品の識別情報を読出すステップ
    と、前記実部品を呼出してシミュレーション処理の一部
    を分担させるのに必要な管理情報を前記の読取られた識
    別情報を用いて生成するステップとを含むことを特徴と
    するシミュレーション方法。 2、少なくとも1個の実部品を保持する実部品搭載装置
    が接続されたコンピュータ上で前記実部品を必要に応じ
    て呼出してシミュレーション処理の一部を分担させつつ
    遂行される論理装置の故障シミュレーションにおいて、
    前記実部品に印加される相次ぐ入力データを履歴データ
    として前記実部品搭載装置内に蓄積するステップと、前
    記実部品に対する新しい入力データが供給された時に前
    記履歴データと新しい入力データとを前記実部品に印加
    するステップと、実部品リセットフェーズにおいて前記
    実部品にリセット信号を供給するステップと、前記リセ
    ット信号に応じて前記蓄積された履歴データを消去する
    ステップとを含むことを特徴とする故障シミュレーショ
    ン方法。 3、少なくとも1個の実部品を保持する実部品搭載装置
    が接続されたコンピュータ上で前記実部品を必要に応じ
    て呼出してシミュレーション処理の一部を分担させつつ
    遂行される論理装置の故障シミュレーションにおいて、
    一つのテストパターンに対して前記実部品から順次得ら
    れる複数組の出力データを前記実部品搭載装置内に蓄積
    するステップと、全組の出力データが蓄積された後に前
    記蓄積された出力データを一括して前記コンピュータに
    転送するステップとを含むことを特徴とする故障シミュ
    レーション方法。
JP61029904A 1986-02-15 1986-02-15 実部品を用いる論理装置シミユレ−シヨン方法 Pending JPS62188981A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61029904A JPS62188981A (ja) 1986-02-15 1986-02-15 実部品を用いる論理装置シミユレ−シヨン方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61029904A JPS62188981A (ja) 1986-02-15 1986-02-15 実部品を用いる論理装置シミユレ−シヨン方法

Publications (1)

Publication Number Publication Date
JPS62188981A true JPS62188981A (ja) 1987-08-18

Family

ID=12288966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61029904A Pending JPS62188981A (ja) 1986-02-15 1986-02-15 実部品を用いる論理装置シミユレ−シヨン方法

Country Status (1)

Country Link
JP (1) JPS62188981A (ja)

Similar Documents

Publication Publication Date Title
US5515384A (en) Method and system of fault diagnosis of application specific electronic circuits
US4590581A (en) Method and apparatus for modeling systems of complex circuits
CA1065062A (en) Non-logic printed wiring board test system
US7559000B2 (en) Integrated circuit device, diagnosis method and diagnosis circuit for the same
US6074426A (en) Method for automatically generating behavioral environment for model checking
US6197605B1 (en) Method and device for test vector analysis
JP2002535684A (ja) 集積回路のリアルバージョンテストとシミュレートバージョンテストを行うシステム
JP6748671B2 (ja) テストプログラムフロー制御
US20090248390A1 (en) Trace debugging in a hardware emulation environment
JP2941135B2 (ja) 疑似lsi装置及びそれを用いたデバッグ装置
CN116500422A (zh) 一种基于系统级测试平台的芯片并行测试系统和测试方法
EP0410502B1 (en) Method and apparatus for emulating interaction between application specific integrated circuit (asic) under development and target system
US5965957A (en) Switching apparatus, in particular for systems under test
CN115421020A (zh) 一种集成电路测试信号的生成方法与测试方法
JPS62188981A (ja) 実部品を用いる論理装置シミユレ−シヨン方法
US7500165B2 (en) Systems and methods for controlling clock signals during scan testing integrated circuits
US6502051B1 (en) Method and apparatus for optimizing testing sequences for electronic equipment
JP3357567B2 (ja) プログラム評価システム
Van Treuren et al. Embedded boundary scan
CN116521468B (zh) 一种fpga在线调试方法及支持在线调试的fpga
JPS6320543A (ja) 論理シミユレ−シヨン方式
JPH0830653A (ja) 論理シミュレーション装置とその制御方法
Chen et al. A Symbolic Approach for Checking Functional and Timing Compatibility of Synthesized Designs
CN117370168A (zh) 设置逻辑系统设计的仿真还原点的方法及相关设备
JPS6120898B2 (ja)