JPS62188355A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62188355A JPS62188355A JP2896886A JP2896886A JPS62188355A JP S62188355 A JPS62188355 A JP S62188355A JP 2896886 A JP2896886 A JP 2896886A JP 2896886 A JP2896886 A JP 2896886A JP S62188355 A JPS62188355 A JP S62188355A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- input terminals
- input
- differential
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 230000005540 biological transmission Effects 0.000 claims abstract description 15
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 6
- 230000005669 field effect Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 4
- 230000008054 signal transmission Effects 0.000 description 3
- 235000009508 confectionery Nutrition 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は差動増幅器を構成する差動入力端子を有する、
特に高速の半導体装置に関する。
特に高速の半導体装置に関する。
〈従来の技術〉
近年、高度の情報の信号処理が求めらバるにつけ、より
高速の信号処理が必襞とされるようになった。一般に数
ＭＨ２から数十ＭＨ２以上の高速信号の取シ扱いの場合
には、低速の信号の場合とは異な多信号伝送線路の分布
定数が問題となって来る。伝送線路は特性インピーダン
スと伝搬速度で表わされ、特に特性インピーダンスが伝
送線路途中で変化するとその変化点で信号の反射が起り
、信号の歪を生じ、波形の乱れ、誤動作の原因となる。
高速の信号処理が必襞とされるようになった。一般に数
ＭＨ２から数十ＭＨ２以上の高速信号の取シ扱いの場合
には、低速の信号の場合とは異な多信号伝送線路の分布
定数が問題となって来る。伝送線路は特性インピーダン
スと伝搬速度で表わされ、特に特性インピーダンスが伝
送線路途中で変化するとその変化点で信号の反射が起り
、信号の歪を生じ、波形の乱れ、誤動作の原因となる。
このことは伝送線路の途中に限らず、終端においても同
じことであシ、入力信号の伝送線の終端につながれる半
導体装置の入力端子が晶インピーダンスの場合、終端部
でのインピーダンス不整合による信号の反射を伴う。こ
のため入力端子に並列に伝送線路の特性インピーダンス
と同じ値の抵抗が挿入される。
じことであシ、入力信号の伝送線の終端につながれる半
導体装置の入力端子が晶インピーダンスの場合、終端部
でのインピーダンス不整合による信号の反射を伴う。こ
のため入力端子に並列に伝送線路の特性インピーダンス
と同じ値の抵抗が挿入される。
このような半導体装置の一例を第３図に示す。第３図に
示される半導体装置はＧａＡｓ Ｆ’Ｅｆｆ’を用いた
差動増幅器の入力端子に整合抵抗を挿入した例である。
示される半導体装置はＧａＡｓ Ｆ’Ｅｆｆ’を用いた
差動増幅器の入力端子に整合抵抗を挿入した例である。
第３図に示す半導体装置によれば、差動信号は、差動信
号源の入力端子１１ 、１１’にそれぞれ接続された等
長の伝送線路１２ 、１２’を経て差動信号の入力素子
１４ 、１４’の入力端子１５ 、１５’へ入力されて
いる。１３ 、１３’はそれぞれ伝送線路１２．１２’
の特性インピーダンス５０Ωに合わされた５ｏΩの整合
用抵抗、１７は定電流電源用ＦＥＴ素子である。
号源の入力端子１１ 、１１’にそれぞれ接続された等
長の伝送線路１２ 、１２’を経て差動信号の入力素子
１４ 、１４’の入力端子１５ 、１５’へ入力されて
いる。１３ 、１３’はそれぞれ伝送線路１２．１２’
の特性インピーダンス５０Ωに合わされた５ｏΩの整合
用抵抗、１７は定電流電源用ＦＥＴ素子である。
このとき、差動信号の入力素子１４ 、１４’はＧａＡ
ｓ−シ：Ｉ ットキ接合形ＦＥＴ （以下ＱａＡＢ＠Ｍ
ＥＳ−ＦＥＴと称す）で形成しである。
ｓ−シ：Ｉ ットキ接合形ＦＥＴ （以下ＱａＡＢ＠Ｍ
ＥＳ−ＦＥＴと称す）で形成しである。
〈発明が解決しようとする問題点〉
第３図に示す差動増巾器の例においては、差動増巾器の
入力端子１１ 、１１’に一端が接続されている整合用
の抵抗１３ 、１３’の他端は電源端子１６に接続され
ておシ、したがってこの整合抵抗１３ 、１３’は差動
信号の直流バイアス電圧と電源端子１６の電圧の差電圧
による電力を無駄に消費し続けている。また、電力を供
給する差動信号源にも負担がかかっている。
入力端子１１ 、１１’に一端が接続されている整合用
の抵抗１３ 、１３’の他端は電源端子１６に接続され
ておシ、したがってこの整合抵抗１３ 、１３’は差動
信号の直流バイアス電圧と電源端子１６の電圧の差電圧
による電力を無駄に消費し続けている。また、電力を供
給する差動信号源にも負担がかかっている。
本発明はかかる従来技術の問題点に鑑みなされたもので
、整合抵抗による無駄な電力消費を減らし、信号源の負
担を軽減した半導体装置を提供することを目的とする。
、整合抵抗による無駄な電力消費を減らし、信号源の負
担を軽減した半導体装置を提供することを目的とする。
く問題点を解決するための手段〉
かかる目的を達成した本発明による半導体装置の構成は
、差動増巾器を構成する高入力インピーダンスの一対の
差動入力端子を有する半導体装置において、上記一対の
差動入力端子が整合抵抗で結ばれていることを特徴とす
るものである。
、差動増巾器を構成する高入力インピーダンスの一対の
差動入力端子を有する半導体装置において、上記一対の
差動入力端子が整合抵抗で結ばれていることを特徴とす
るものである。
く作 用〉
本発明による半導体装置においては、差動増幅器を構成
する高入力インピーダンスの一対の差動入力端子間を整
合抵抗で結んでいるため、入力信号用伝送線路と入力菓
子の入力インピーダンスの整合がとれ、整合抵抗による
直流分の電力消費及びバイアス用電源のための電力消費
がなくなる。
する高入力インピーダンスの一対の差動入力端子間を整
合抵抗で結んでいるため、入力信号用伝送線路と入力菓
子の入力インピーダンスの整合がとれ、整合抵抗による
直流分の電力消費及びバイアス用電源のための電力消費
がなくなる。
く実 施 例〉
本発明による半導体装置の一実施例を第１図に示す。第
１図に示す実施例に示すものは、一対のＧａＡｓ ＭＥ
ＳＦＥＴを用いた差動増幅器である。差動信号源端子２
１ 、２１’の信号は、特性インピーダンス５０Ωの伝
送線路２２゜２２′によってＧａＡｓ ＭＥＳＦＥＴか
らなる入力素子２４ 、２４’のｒ−ト即ち入力端子２
５．２５’に加えられる。ＧａＡａ ＭＥＳＦＥＴ入力
素子の入力端子２５ 、２５’は高いインピーダンスで
あシ、このままではインピーダンスの不整合を招くので
本実施例のものは入力菓子２４ 、２４’の入力端子２
５．２５’間に、ここでのインピーダンス不整合を防ぐ
ために整合抵抗２３が挿入されている。ここで、注意を
装することは、この整合抵抗２３が伝送線路２２ 、２
２’の特性インピーダンスの２倍程度に選ばれなければ
ならないことである。入力素子２４゜２４′の入力端子
２５ 、２５’に加わる差動信号にチャネル間の信号の
遅れあるいは位相のずれがないとすると、入力端子２５
に信号が到着した時、入力端子２５′には丁度逆相の信
号が到着している。従って整合抵抗２３には単相の場合
の２倍の振幅の信号電圧がかかつていることになり、入
力端子２５から見ると整合抵抗２３の値は実際の値の半
分に見えている。従って、特性インピーダンス５０Ωの
伝送線路２２ 、２２’に整合させるためには、整合抵
抗２３はこの値の２倍の１００Ωでなければならないこ
とが分る。整合抵抗２３には信号の交流電圧成分しか加
わらす、無駄なバイアス電圧用の電力消費を無くしてい
る。
１図に示す実施例に示すものは、一対のＧａＡｓ ＭＥ
ＳＦＥＴを用いた差動増幅器である。差動信号源端子２
１ 、２１’の信号は、特性インピーダンス５０Ωの伝
送線路２２゜２２′によってＧａＡｓ ＭＥＳＦＥＴか
らなる入力素子２４ 、２４’のｒ−ト即ち入力端子２
５．２５’に加えられる。ＧａＡａ ＭＥＳＦＥＴ入力
素子の入力端子２５ 、２５’は高いインピーダンスで
あシ、このままではインピーダンスの不整合を招くので
本実施例のものは入力菓子２４ 、２４’の入力端子２
５．２５’間に、ここでのインピーダンス不整合を防ぐ
ために整合抵抗２３が挿入されている。ここで、注意を
装することは、この整合抵抗２３が伝送線路２２ 、２
２’の特性インピーダンスの２倍程度に選ばれなければ
ならないことである。入力素子２４゜２４′の入力端子
２５ 、２５’に加わる差動信号にチャネル間の信号の
遅れあるいは位相のずれがないとすると、入力端子２５
に信号が到着した時、入力端子２５′には丁度逆相の信
号が到着している。従って整合抵抗２３には単相の場合
の２倍の振幅の信号電圧がかかつていることになり、入
力端子２５から見ると整合抵抗２３の値は実際の値の半
分に見えている。従って、特性インピーダンス５０Ωの
伝送線路２２ 、２２’に整合させるためには、整合抵
抗２３はこの値の２倍の１００Ωでなければならないこ
とが分る。整合抵抗２３には信号の交流電圧成分しか加
わらす、無駄なバイアス電圧用の電力消費を無くしてい
る。
また、第２図に本発明の他の実施例の回路構成図を示す
。第２図に示すものも入力素子３４ 、３４’としてＧ
ａＡｓ ＭＥＳＦＥＴを用いた差動増幅器の入力端子３
５ 、３５’間を第１図に示すものと同様な入力信号伝
送線路３２．３２’の特性インピーダンスの略２倍程度
の整合用抵抗３３で接続するとともに、入力端子３５゜
３５′と電源３６の間にバイアス供給用の抵抗３８ 、
３８’が接続されている。これらの抵抗３８ 、３８’
はインピーダンス整合には殆んど関係せず、入力端子の
開放時のバイアス供給が目的であるため、消費電流が殆
んど問題とならないような値例えはＩＫΩと選ぶことが
できる。尚、第１図ならびに第２図に示されているＦＥ
Ｔ２７，３７は定電流電源用ＦＥＴ素子である。
。第２図に示すものも入力素子３４ 、３４’としてＧ
ａＡｓ ＭＥＳＦＥＴを用いた差動増幅器の入力端子３
５ 、３５’間を第１図に示すものと同様な入力信号伝
送線路３２．３２’の特性インピーダンスの略２倍程度
の整合用抵抗３３で接続するとともに、入力端子３５゜
３５′と電源３６の間にバイアス供給用の抵抗３８ 、
３８’が接続されている。これらの抵抗３８ 、３８’
はインピーダンス整合には殆んど関係せず、入力端子の
開放時のバイアス供給が目的であるため、消費電流が殆
んど問題とならないような値例えはＩＫΩと選ぶことが
できる。尚、第１図ならびに第２図に示されているＦＥ
Ｔ２７，３７は定電流電源用ＦＥＴ素子である。
〈発明の効果〉
本発明による半導体装置によれば、差動増幅器を構成す
る、高入力インピーダンスの一対の差動入力端子間を入
力信号の伝送線路の特性インピーダンスの略２倍の整合
用抵抗で接続された構成を有しているため、従来のもの
の如く差動入力端子と電源の間に整合用抵抗を接続した
ものに比べて、整合用抵抗による無駄な一一力消費全減
らし、信号源の負担を軽減することができた。
る、高入力インピーダンスの一対の差動入力端子間を入
力信号の伝送線路の特性インピーダンスの略２倍の整合
用抵抗で接続された構成を有しているため、従来のもの
の如く差動入力端子と電源の間に整合用抵抗を接続した
ものに比べて、整合用抵抗による無駄な一一力消費全減
らし、信号源の負担を軽減することができた。
第１図は本発明による半導体装置の一笑施例の回路構成
図、第２図は本発明の他の実施例の回路構成図、第３図
は従来の差動増幅器の回路構成図である。 図 面 中、 ２１ 、２１’ 、 ３１ 、３１’は差動信号源端子
、２２ 、２２’ 、 ３２ 、３２’は伝送線路、２
３．３３は整合用抵抗、２４ 、２４’ 、 ３４ 、
３４’は入力素子、２５．２５’、３５．３５’は入力
端子、２６．３６は電源端子、２７．３７は定電流電源
用ＦＥＴ素子、３８ 、３８’はバイアス抵抗である。
図、第２図は本発明の他の実施例の回路構成図、第３図
は従来の差動増幅器の回路構成図である。 図 面 中、 ２１ 、２１’ 、 ３１ 、３１’は差動信号源端子
、２２ 、２２’ 、 ３２ 、３２’は伝送線路、２
３．３３は整合用抵抗、２４ 、２４’ 、 ３４ 、
３４’は入力素子、２５．２５’、３５．３５’は入力
端子、２６．３６は電源端子、２７．３７は定電流電源
用ＦＥＴ素子、３８ 、３８’はバイアス抵抗である。
Claims (7)
- （１）差動増幅器を構成する高入力インピーダンスの一
対の差動入力端子を有する半導体装置において、上記一
対の差動入力端子が抵抗で結ばれていることを特徴とす
る半導体装置。 - （２）前記差動入力端子の間の抵抗が、前記差動入力に
接続される伝送線路の特性インピーダンスの略２倍であ
ることを特徴とする特許請求の範囲第１項記載の半導体
装置。 - （３）前記差動入力端子に接続される伝送線路の特性イ
ンピーダンスが５０Ωであり、差動入力端子間の抵抗が
略１００Ωであることを特徴とする特許請求の範囲第２
項の半導体装置。 - （４）上記差動入力端子が電界効果トランジスタのゲー
ト端子であることを特徴とする特許請求の範囲第１項記
載の半導体装置。 - （５）前記電界効果トランジスタがＧａＡｓＭＥＳＦＥ
Ｔであることを特徴とする特許請求の範囲第４項記載の
半導体装置。 - （６）前記ＧａＡｓＭＥＳＦＥＴ及び抵抗がモノリシッ
クＩＣで構成されていることを特徴とする特許請求の範
囲第５項記載の半導体装置。 - （７）前記差動入力端子間が抵抗で結ばれるとともに、
それぞれの差動入力端子に上記抵抗の数倍以上のバイア
ス抵抗の一端がそれぞれ接続され、それぞれのバイアス
抵抗の他端は電源端子に接続されていることを特徴とす
る特許請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2896886A JPS62188355A (ja) | 1986-02-14 | 1986-02-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2896886A JPS62188355A (ja) | 1986-02-14 | 1986-02-14 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62188355A true JPS62188355A (ja) | 1987-08-17 |
Family
ID=12263211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2896886A Pending JPS62188355A (ja) | 1986-02-14 | 1986-02-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62188355A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002239911A (ja) * | 2001-02-19 | 2002-08-28 | Macoho Co Ltd | ワーク処理装置 |
| US9248548B2 (en) | 2010-06-21 | 2016-02-02 | I. Sintokogio, Ltd. | Drum for a shot blasting apparatus and shot blasting apparatus |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4828164A (ja) * | 1971-08-13 | 1973-04-13 |
-
1986
- 1986-02-14 JP JP2896886A patent/JPS62188355A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4828164A (ja) * | 1971-08-13 | 1973-04-13 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002239911A (ja) * | 2001-02-19 | 2002-08-28 | Macoho Co Ltd | ワーク処理装置 |
| US9248548B2 (en) | 2010-06-21 | 2016-02-02 | I. Sintokogio, Ltd. | Drum for a shot blasting apparatus and shot blasting apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100310550B1 (ko) | 적응 출력 임피던스를 구비한 라인구동기 | |
| US3970953A (en) | Distortion-free amplifiers | |
| EP0472340A1 (en) | A compensation method and apparatus for enhancing single ended to differential conversion | |
| JPS60246107A (ja) | 予歪回路 | |
| JPH07120904B2 (ja) | 対称増幅器 | |
| GB1467297A (en) | Complementary field-effect transistor differential amplifier | |
| GB1494399A (en) | Amplifier | |
| US4694201A (en) | Current-saving CMOS input buffer | |
| JPS62188355A (ja) | 半導体装置 | |
| EP1060574B1 (en) | A differential line driver | |
| KR100509190B1 (ko) | 증폭 회로 | |
| EP0374543A2 (en) | Wide bandwidth push-pull amplifier | |
| JPH10327025A (ja) | 広帯域増幅器回路を含む装置 | |
| JP2959004B2 (ja) | 半導体集積回路 | |
| GB1219933A (en) | Improvements in or relating to electric filter circuits | |
| JPH04292005A (ja) | 高周波線形増幅器 | |
| EP0753858A3 (en) | Current amplifier and data bus circuit | |
| JPH053006B2 (ja) | ||
| JPS61248608A (ja) | 差動増幅器 | |
| Parkinson et al. | Non‐reciprocal couplers using distributed amplifier topology | |
| JPH03187608A (ja) | マイクロ波用半導体素子の電源供給回路 | |
| JPS60163513A (ja) | 平衡形トランジスタ | |
| GB975834A (en) | Parametric amplifiers | |
| JP3527977B2 (ja) | 緩衝増幅回路 | |
| JPH0332244B2 (ja) |