JPS6218815A - デジタルａｆｃ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は周波数シンセサイザ方式の受信機におけるデジ
タルＡＦＣ回路に関するものである。

従来の技術 本来、周波数シンセサイザ受信機では、中間周波信号の
周波数精度は、シンセサイザ回路内に使用される基準発
振器（通常は水晶発振器）の精度と同等となるため、特
に復調器などの温度特性変化や経年変化の問題がない限
り、ＡＦＣ機能は不要なものであった。しかし近年通信
衛星や放送衛星からの電波を受信する受信システムでは
、通常、まず屋外のアンテナで受信直後に、そのアンテ
ナに取付けられている周波数コンバータで、第１中間周
波信号に変換し、この信号を屋内の受信機で今度は選局
のための周波数変換を行ない、希望信号がこの受信機内
で、第２中間周波となる。このようなシステムでは受信
機内部の局部発振器の精度がいかに高くても、屋外の周
波数コンバータ内の発振器の精度が不安定では、正確な
第２中間周波信号を得ることができない。現実の問題と
して、屋外の周波数コンバータでは数ＧＨｚから数十Ｇ
Ｈｚの信号を扱うため、受信機内で必要な周波数精度（
数十ＫＨｚ〜数百Ｋｔｌｚ）を満足することは困難であ
り、このため受信機はシンセサイザ方式のものであって
もＡＦＣ機能付きであることが必要である。

ところで、シンセサイザ受信機においてＡＦＣ機能を実
現する手法として従来例として次のようなものがある（
特開昭５５−２３６７４号公報）。第２図はこの従来例
の構成を示すブロック図で、１は受信信号入力端子、２
は高周波増幅器、３は周波数ミキサ、４は中間周波増幅
器、５はＦＭ復調器、６は復調信号出力端子、７は中間
周波数ずれ検出器、８はＰＬＬシンセサイザ部、９は電
圧制御型の局部発振器である。ここで周波数ずれ検出器
の構成は第３図の通りであり、ＦＭ復調器５の出力をＬ
ＰＦＩＯで平滑化した後、コンパレータ１１．１２でし
きい値電圧ｖ１、■２と比較している。周知のように、
ＦＭ復調器５の出力信号の平均直流電圧値より、中間周
波信号の中心周波数を知ることができるので、その直流
電圧値を第３図のように、あらかじめ設定したしきい値
電圧と比較することによって、中間周波信号のずれが所
定の範囲内に納まっているか、あるいは範囲外の場合は
、＋、−のいずれの方向にずれているかを検出すること
ができる。第３図に示した信号Ａ、Ｂがその検出信号に
相当する。ＰＬＬシンセサイザ部８はこの検出信号をも
とに、局部発振器９を微調して、中間周波信号のずれを
小さくするように動作する。

ＰＬＬシンセサイザ部８は局部発振器９の発振周波数を
決定するための可変分周器を内部に有しており、選局時
にはこの分周比を一定の間隔で変化させるが、ＡＦＣ動
作においてはこの分周比をさらに細かく区切って変化さ
せることになる。

発明が解決しようとする問題点 以上のような構成においては、ＡＦＣ動作の基準となる
情報はＦＭ復調器５の出力直流電圧値であり、ＦＭ復調
器５の特性に完全に依存している。

しかしながら、通常ＦＭ復調器５は温度依存性や経時変
化を有するものであるから、十分な精度を持ったＡＦＣ
機能の実現は困難である。復調すべき信号が、高い直線
性を要求されるアナログ信号の場合や、復調時の誤り率
が問題とされるＦＳＫ、ＰＳＫなどのデジタル変調信号
では、中間周波フィルタを通過するときの振幅、位相特
性が極めて重要であり、そのため、中間周波数の絶対値
精度を確保する必要があるが、従来例ではこういった用
途に対して不十分であると言える。

問題点を解決するための手段 本発明は上記問題点を解決するために、ＡＦＣ動作の基
準に絶対精度の高い発振周波数を用い、この基準周波数
信号と中間周波信号を適当な値で分周した信号とを位相
・周波数比較器で比較し、中間周波数の誤差方向を検出
するとともに、上記２つの信号を周波数混合器に入力し
、出力として得られる２信号間周波数差成分の周期とあ
らかじめ設定した限界周期とを比較して誤差補正必要性
の可否を検出し、これら２つの検出信号を用いて周波数
シンセサイザ部内の可変分周器の分周比を微調すること
によりＡＦＣ動作を得るものである。

作用 本発明は上記の構成によって、まず中間周波信号を分周
してから基準周波数と比較するため、信号がＦＭ変調波
の場合でも分周によって変調指数が低下し、変調の影響
を軽減させることができ、また周波数比較に位相・周波
数比較器を用いるために、簡単な積分回路を通した後に
すぐ周波数誤差方向がハイレベルまたはロウレベルの直
流電圧として検出できる。一方、周波数混合器の出力に
得られる２信号間の周波数差信号は、その周波数が低く
なるほど真の中間周波数に近いことを意味し、したがっ
てこの信号の周期と一定のしきい値周期とを比較した結
果が、現在の中間周波数があらかじめ設定した許容誤差
範囲内にあるか否か、すなわち局部発振器をさらに微調
する必要があるか否かを示すことになる。これら２つの
検出信号を用いて、極めて精度の高いＡＦＣ動作が可能
になる。

実施例 第１図は本発明のＡＦＣ回路の一実施例を示すブロック
図である。第１図において、受信信号が入力端子１から
高周波増幅器２、周波数ミキサ３、中間周波増幅器４、
復調器５を経て、出力端子６に復調出力として得られる
点は第２図の場合と同様である。また電圧制御型の局部
発振器９も第２図と同様、ＰＬＬシンセサイザ部８によ
って制御される。中間周波信号は分周器１４を経た後、
位相・周波数比較器１５と周波数混合器１７に与えられ
る。

位相周波数比較器１５と周波数混合器１７の他方の入力
には、基準発振器１３の出力信号が与えられる。

ここで、基準発振器１３の出力周波数ｆ１は、分周器１
４の分周比をＮ、中間周波増幅器４における真の中間周
波数をｆｌＦとすれば、 ｆ、＝ｆＩ、／Ｎ である。位相・周波数比較器１５の出力は、積分器１６
で平滑化されて、ハイレベルまたはロウレベルの直流信
号となる。周知のように、位相・周波数比較器１５の２
入力間の位相差と、積分器１６の出力に得られる直流信
号の関係は第４図のようになり、位相差が±πの間では
、出力電圧が連続的に変化する領域があるが、ＡＦＣ回
路では位相の周期まではかからないので、実際には、そ
の範囲の外側しか枡用しないことになる。したがって積
分器１６の出力はそのままデジタル信号として取扱える
ことになる。言うまでもなくこの信号のハイまたはロウ
が、中間周波信号が真の中間周波数に対していずれの方
向にずれているかを示している。一方、周波数混合器１
７の出力には、２入力間の差周波数信号が現われる。す
なわち、中間周波信号が真の中間周波数に近づくほど、
混合器１７の出力周波数は低下することになる。周波数
混合器１７の構成例を第５図に示す。まず２入力を排他
的論理和ゲート１９に通し、抵抗２０、コンデンサ２１
より成る積分回路で差周波数成分を取出した後、バフフ
ァゲート２２で波形整形する。受信信号がＦＭ変調波の
場合には、変調の影響を軽減するためにゲート２２はヒ
ステリシス特性を持たせることが好ましい。このように
して取出された差周波数成分のパルス信号は周期比較器
１８で所定の周期と比較される。この部分の具体例を第
６図に示す。入力されたパルス信号は、所定の出力パル
ス幅を有した再トリガ可能型の単安定マルチハイブレー
ク２３に与えられこの出力がＤフリップフロノブ２４の
データ入力端子に接続される。また上記のパルス信号は
フリップフロップ２４のクロック端子にも接続される。

このような構成で、マルチバイブレーク２３の出力パル
スはハイレベルで出力されるとすれば、まず、入力パル
ス周期がマルチバイブレータ２３で設定した出力パルス
幅より短い場合には、マルチバイブレーク２３は、出力
パルスがロウレベルに戻る前に再トリガされ続けるので
、ハイレベルを維持することになる。フリップフロップ
２４はこのハイレベル信号を繰返し読込むので、出力Ｑ
もハイレベルを維持する。次に入力パルス周期が、上記
の設定パルス幅よりも長くなると、マルチバイブレータ
２３の出力は、入力パルス周期の後半にロウレベルに戻
り、このロウレベルが次の入力パルスでフリッププロッ
プ２４に読込まれるため、今度は出力Ｑがロウレベルを
維持することになる。したがって、フリップフロップ２
４のＱ出力が、入力信号の周期とマルチバイブレーク２
３の設定パルス幅との比較結果となり、入力信号の周期
が短かく、Ｑ出力がハイレベルの場合には、中間周波数
のずれが大きく、さらに局部発振器９を微調する必要が
あることを示している。

ここでマルチバイブレーク２３の出力パルス幅は次のよ
うにして設定できる。中間周波増幅器４において許容で
きる中間周波数のずれを±ｆＬＩＭＩ’ｒ、分周器１４
の分周比をＮとすれば、出力パルス幅Ｔいは、 Ｔｗ　＝　１　／　（ｆ　ＬＩＭＩＴ　／　Ｎ　）と表
わせる。たとえば、ｆ　ＬＩＭＩＴ　＝　１００ＫＨｚ
、　Ｎ＝　２００００の場合は、Ｔい＝０．２秒となる
。

次に分周器１４の目的について、もう少し詳しく述べる
。目的は先にも述べたように、周期比較をする時点での
ＦＭ変調の影響の軽減にある。例えば衛星を使用したテ
レビジョン信号のＦＭ伝送においては、通常、低周波の
エネルギー拡散信号が重畳される。今、この拡散信号を
、３０ＨｚでＩＭＨｚｐ−ｐのＦＭ変調がかけられてい
るものとする。このとき、変調指数は５　Ｘ１０５／３
０、すなわち１７０００程度となり、このままでは、周
期比較器１７の出力が不安定で正確な比較が困難である
。分周することにより、周波数偏移量を低下させること
ができるので、上記の信号を５００００分周すれば変調
指数を、０．３まで下げることができる。変調指数０．
３のＦＭ波では、第１次側帯波底分が十分小さくなって
いるので、この場合には周期比較を安定に行なうことが
できる。一般的には、分周後の最大変調指数が、０．５
以下になるよう分周比を設定することが望ましい。また
分周後に残るＦＭ変調成分の影響は、第５図のバッファ
ゲート２２のヒステリシス特性により吸収することがで
きる。

第７図は本発明を、汎用のＰＬＬ用ｒｃを用いて実現し
た場合の主要部の構成を示すブロック図である。図中の
点線で囲んだ部分がＰＬＬ用ＩＣ３１を示す。このＩＣ
の内部には、プログラマブル分周器２６、基準周波数発
振器２７、基準周波数分周器２９、位相・周波数比較器
】５、同期検出器３０が含まれており、市民バンド用ト
ランシーバ、ＡＭ・ＦＭ受信機などの周波数シンセサイ
ザ回路に広く用いられており、同時に極めて多くの品種
が出回っている。端子３２に中間周波信号を与えるが、
分周器２５は、分周器２６の分周比が不足した場合に分
周比を補なう目的に設置したものであり、分周器２６の
みで十分な場合は不要である。両方の分周器を使用する
場合は、各々の分周比の積が、第１図の分周器１４の分
周比に対応している。一方、水晶発振子２８、発振器２
７、分周器２９によって、第１図に示すところの、基準
発振器１３を形成している。

位相・周波数比較器１５の出力が積分器１６を経て、周
波数誤差方向信号となる点は、第１図と同様である。Ｉ
Ｃ３１を使用した場合の特徴は、差周波成分を得るため
の周波数混合器を構成するために、ＩＣ内部の同期検出
器３０を用いている点にある。

周知のように、同期検出器３０は、系が位相同期とする
と、特定の直流レベルとなるが、非同期状態ではランダ
ムなパルス列が出力される。この−見ランダムに見える
パルス列は、入力信号と基準周波数信号との周波数差成
分によってパルス幅変調されているので、図に示したＣ
Ｒ積分回路とバッファゲート２２によって、周波数差に
相応するパルス信号が取出せる。２つのデジタル信号を
位相・周波数比較する場合に、図示したようなＰＬＬ用
ＩＣ３１を用いるのは、使用する部品点数を低減できる
ので極めて都合がよいが、ＩＣ内部の位相・周波数比較
器１５に入力される２信号は、通常ＩＣ外部へ端子出力
されていない。したがって、この場合には第５図に示し
たような周波数混合器が使用できないが、同３ｔＩｌ検
出器３０が上記のように、その役割りを果たしている。

なお本発明ではＡＦＣ動作を行なうのにＦＭ復調器５の
出力を用いないので、受信する信号はＦＭ変調波に限ら
ず、搬送波成分のとり出せるものであれば、いずれにも
適用できる。

発明の効果 以上のように、本発明を用いることにより、ＡＦＣ機能
の必要なシンセサイザ方式受信機において、周波数精度
の極めて高いＡＦＣ動作を簡単な構成で実現することが
できる。

【図面の簡単な説明】

第１図は本発明の一実施例におけるデジタルＡＦＣ回路
を示すブロック図、第２図はＡＦＣ回路の従来例を示す
ブロック図、第３図は従来例における周波数ずれ検出器
の構成を示すブロック図、第４図は位相・周波数比較器
の入出力特性図、第５図は本発明による周波数混合器の
構成を示す回路図、第６図は本発明による周期比較器の
構成を示す回路図、第７図は本発明の他の実施例による
デジタルＡＦＣ回路の主要部の構成を示すブロック図で
ある。 ４・・・・・・中間周波増幅器、５・・・・・・ＦＭ検
波器、８・・・・・・ＰＬＬシンセサイザ部、９・・・
・・・電圧制御型局部発振器、１４・・・・・・分周器
、１５・・・・・・位相・周波数比較器、１７・・・・
・・周波数混合器、１８・・・・・・周期比較器、２３
・・・・・・単安定マルチバイブレータ、２４・・・・
・・フリソプフロフブ、３０・・・・・・同期検出器、
３１・・・・・・ＰＬＬ用ＩＣ。 代理人の氏名　弁理士　中尾敏男　はか１名第３図 ／ｌ 出、ガ電氏

Claims (1)

【特許請求の範囲】
1. 所定値で分周された中間周波信号と基準信号とを入力す
   る位相・周波数比較器と、位相・周波数比較器の出力を
   積分して中間周波信号の基準信号に対する周波数誤差方
   向信号を得る積分器と、分周された中間周波信号と基準
   信号との周波数差信号を出力する周波数混合器と、周波
   数差信号とあらかじめ設定した限界周期とを比較しその
   結果を誤差補正可否信号として出力する周期比較器とを
   備え、少なくとも周波数誤差信号と誤差補正可否信号と
   を用いて、電圧制御型局部発振器の周波数制御を行なう
   選局用周波数シンセサイザ回路において選局ごとに設定
   される可変分周器の分周比を微調するよう構成したこと
   を特徴とするデジタルＡＦＣ回路。